JPS6126212A - Ｐｎ接合の形成方法 - Google Patents

Ｐｎ接合の形成方法

Info

Publication number
JPS6126212A
JPS6126212A JP14608784A JP14608784A JPS6126212A JP S6126212 A JPS6126212 A JP S6126212A JP 14608784 A JP14608784 A JP 14608784A JP 14608784 A JP14608784 A JP 14608784A JP S6126212 A JPS6126212 A JP S6126212A
Authority
JP
Japan
Prior art keywords
substrate
junction
molecular beam
impurities
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14608784A
Other languages
English (en)
Inventor
Hiroshi Tetsuda
鉄田　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14608784A priority Critical patent/JPS6126212A/ja
Publication of JPS6126212A publication Critical patent/JPS6126212A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は高濃度の活性キャリアを有するＰＮ接合の形
成方法に関する。
（従来の技術） 形成す゛る代表的な方法としては、Ｙ　、　Ｏｔａ　Ｔ
ｈ１ｎ５ｏｌｉｄ　Ｆｉｌｍｓ　１０６　Ｎｏ　Ｔ　（
１９８３）　ＰＰ　２２〜３５に書かれているように、
（１）分子線セルを併用した８１基板へのＳｔエピタキ
シ、　（２）低エネルギイオン注入機を併用したＳｉ基
板へのＳｔエピタキシなどの方法がある。
第２図に分子線セルを併用したＳｉ基板へのＳｔエピタ
キシの方法のシステム例を示す。この方法によると、電
子銃システム１上１Ｃ８ｌ源２を載置し、Ｓｉ源２の上
方に配置したＳｔウェハ３上に電子銃シスチムニで発生
した電子ビーム４により溶解したＳｔをこのＳｉウエハ
３上に堆積すると同時に、たとえば、石英びん５に充填
されたＳｂ　、　Ｇａ　、　Ｂ　、　Ａｌ　。
Ａｓ　、　Ｐなどの不純物を分子線セルを用いてドーピ
ングを行う。
このとき、Ｓｔウェハ３の温度を約３００℃以上に保つ
ことによ夕、Ｓｉの堆積膜は気相成長する。
この結果、　Ｓｔウェハ３上ＫＳｉウエノＳ３と異なっ
た極性の結晶Ｓｔが形成でき、ＰＮ接合となる。
キャップであり、Ｉ、Ｎ２Ｌやへい装置７上に設けられ
ておフ、このＬＮ２Ｌやへい装置７内に電子銃システム
１が収納されている。
また、８はミラー、９はシャッタ、１０はＴａ制限板、
１１はＬＮ２しやへい装置であシ、このＬＮ。
しやへい装置ｌｌ内に８１ウエハ３が収納されている。
１２は高温計である。
（発明の解決しようとする問題点） このような分子線セルを併用したＳｉ基板へのＳｉエピ
タキシの方法では、Ｓｉウェハ３の温度が高いために不
純物の付着係数が小さくなシ、十分な高濃度のエピタキ
シャル成長膜を形成することができず、たとえばｓｂで
は２Ｘ１０／ｃｄ程度のドーピングしか実現できないと
いう欠点がある。
第３図に低エネルギイオン注入機を併用したＳｉ基板へ
のＳｉエピタキシの方法のＳＹＳＴＥＭ例を示す。この
第３図において、２１はイオン銃、２２はドリフトチャ
ンバ、２３は成長チャンバであル、イオン銃２１におい
て、プラズマチャンバ２１ａからイオン２１ｂを放射し
、フィルタ２１Ｃ１減速器２’ｌｄ、高圧絶縁部２１ｅ
を経て、このイオンはドリフトチャンバ２２の偏向板２
２ａで偏向され、選択イオンビーム２２ｂは水平、垂直
スキャンプレー）２２ｃでスキャンされ、制限板２２ｄ
。
Ｐ−）パルプ２２ｅを経て、成長チャンバ２３に送られ
る。
成長チャンバ２３内に送られたイオンビーム２３ａＵＳ
ｉ基板２３ｂ上に照射され、このＳｉ基板２３ｂ上にＳ
ｉを堆積すると同時にイオン注入を行なう。これによシ
１×１０／ｃｄまでのドーピング可能である。
しかしながら、この方法によると、装置が大規模化し、
コストの点で非常にデメリットが生ずる。
（問題点を解決しようとするための手段）この発明は、
上記従来の欠点を解決するために、分子線セルを併用し
たＳｉ基板へのＳｉエピタキシャル成長を行うために高
濃度活性不純物を有するＳｉエピタキシャル膜なＳｉ基
板上に成長させることにある。
（作用） 電子銃を用いてＳｉ基板上へＳｔを堆積させるとき、Ｓ
ｉ基板を２５０℃以下にして、このとき同時に分子線セ
ルを用いて、不純物で堆積Ｓｉ中にドープして非晶質の
Ｓｉ膜を形成した後、５００〜６００℃の熱処理を行っ
て固相成長を生じさせて堆積したＳｉ膜を単結晶化させ
るものである。
（実施例） 以下、この発明のＰＮ接合の形成方法の実施例について
図面に基づき説明する。第１図（ａ）〜第１図（ｃ）は
その一実施例の工程説明図である。
まず、第１図（ａ）に示すように、Ｓｉ基板１０１を洗
浄し、Ｓｉ蒸着装置またはＳｉＭＢＥ（分子ビーム発生
）装置を用いて、その超高真空チャンバ中にローテイン
グする。この後、８００〜１２００℃ＫＳｉ基板１０１
を加熱し、表面を清浄化する。これを２５０℃以下まで
温度を下げ、電子銃によるＳｉ蒸着ビームと分子線セル
による不純物ビーム１０２（第１図（ｂ））を用いて、
８１基板１０１上に蒸着Ｓｉ膜１０３を堆積する。
このとき、同時に分子線セルヶ用いて、Ｓｂ　、　Ｇａ
などの°不純物でドープする。この結果、第１図（ｂ）
に示すように、Ｓｉ基板１０１上に生じた蒸着Ｓｌ膜１
０３はドープされた非晶質Ｓ−ｉである。
しかる後、試料をそのままチャンバ中、もしくはチャン
バよシ取り出し、不活性ガス雰囲気の炉中で５００〜６
００℃の熱処理を行うと、Ｓｉ基板１０１と非晶質Ｓｔ
の界面より固相エピタキシャルの方向１０４が生じ（第
１図（Ｃ））、蒸着Ｓｉ膜１０３は単結晶化し、Ｓｉ基
板１０１と極性の異なる不純物をＳｉ膜にドープしてお
くことにより、ＰＮ接合が形成される。
（発明の効果） この発明は以上説明したように、２５０℃以下の低温で
Ｓｔを蒸着するため、不純物の付着係数がほぼ１であ少
、分子線セルの温度のみをパラメータとして、ドーピン
グ不純物量が制御でき、さらに付着係数が大きいため、
高濃度不純物をドーピングできる。
また、蒸着アモルファスＳｌの形成後これを５００〜６
００℃の温度で同相成長するため、高活性化率を得るこ
とができるとともに、５００〜６００℃と低温の熱処理
のため、不純物の拡散が無視できシャープな階段接合ま
たは任意のプロファイルを形成できる。
【図面の簡単な説明】
第１図（ａ）ないし第１図（ｃ）はそれぞれこの発明の
ＰＮ接合の形成方法の工程説明図、第２図は分子線セル
を併用したＳｉ基板へのＳｉエピタキシの方法に適用さ
れるシステム例を示す図、第３図は低エネルギイオン注
入機を併用したＳｉ基板へのＳｉエピタキシのシステム
例を示す図である。 １０１・・・Ｓｉ基板、１０２・・・不純物ビーム、１
０３・・・蒸着Ｓｉ膜、１０４・・・固相エピタキシャ
ルの方向第１図

Claims (1)

    【特許請求の範囲】
  1. 　真空チャンバ中にローディングしたＳｉ基板を２５０
    ℃以下の基板温度で電子銃を用いて非晶質Ｓｉを蒸着す
    る工程と、この蒸着する工程と同時に分子線セルを用い
    て不純物をドーピングする工程と、この工程と同一チャ
    ンバ中もしくは不活性ガス雰囲気の炉中で５００〜６０
    ０℃の熱処理を加えて蒸着アモルファスＳｉを固相成長
    させて単結晶Ｓｉ化してＳｉ基板の極性とドーピング不
    純物の極性を変えることによりＰＮ接合を得る工程とか
    らなるＰＮ接合の形成方法。
JP14608784A 1984-07-16 1984-07-16 Ｐｎ接合の形成方法 Pending JPS6126212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14608784A JPS6126212A (ja) 1984-07-16 1984-07-16 Ｐｎ接合の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14608784A JPS6126212A (ja) 1984-07-16 1984-07-16 Ｐｎ接合の形成方法

Publications (1)

Publication Number Publication Date
JPS6126212A true JPS6126212A (ja) 1986-02-05

Family

ID=15399831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14608784A Pending JPS6126212A (ja) 1984-07-16 1984-07-16 Ｐｎ接合の形成方法

Country Status (1)

Country Link
JP (1) JPS6126212A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592836B2 (en) 2010-12-21 2013-11-26 Panasonic Corporation Light emitting device and illumination apparatus using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592836B2 (en) 2010-12-21 2013-11-26 Panasonic Corporation Light emitting device and illumination apparatus using same

Similar Documents

Publication Publication Date Title
JP3098773B2 (ja) 高絶縁性単結晶窒化ガリウム薄膜の作製及びドープ方法
US4379020A (en) Polycrystalline semiconductor processing
US5563092A (en) Method of producing a substrate for an amorphous semiconductor
US4863877A (en) Ion implantation and annealing of compound semiconductor layers
US5425860A (en) Pulsed energy synthesis and doping of silicon carbide
US4554030A (en) Method of manufacturing a semiconductor device by means of a molecular beam technique
JPS60119733A (ja) シリコン板の重金属ゲッタリング方法
JPS6126212A (ja) Ｐｎ接合の形成方法
EP0903429B1 (en) Process for producing heavily doped silicon
JPH0319218A (ja) Ｓｏｉ基板の作成方法及び作成装置
JPH0310595B2 (ja)
JP2698147B2 (ja) Ｓｏｉ構造の形成方法
CN106057963A (zh) 光电转换元件的基板及其制造方法
JP3327844B2 (ja) 太陽電池の製造方法
JPH0361335B2 (ja)
JP2705374B2 (ja) Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法
JPH05243148A (ja) デルタドーピング多層膜半導体単結晶の作製方法
Allen et al. Molecular Beam Epitaxial Growth of Silicon Devices
JPH05198506A (ja) 半導体結晶成長方法
JPH0787178B2 (ja) 単結晶半導体薄膜の形成方法
JP2000143399A (ja) 半導体ダイヤモンド及びその製造方法
JPH04212413A (ja) エピタキシャル成長方法
JPH02230719A (ja) 薄膜成長・加工装置
JPS61191014A (ja) 分子線エピタキシヤル成長法
JPS6355207B2 (ja)