JPS61257019A - 差分計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば放射線計測において、その信号成分
とバックグラウンド（ノイズ）成分との計数差をとって
放射線のみを計数する場合の如く、単位時間当たりに発
生するパルス数が互いに異なる２種類のパルス信号から
、その計数差分を取り出す差分計数回路に関する。

〔従来の技術〕

一般に、放射線を計測する場合にはバックグラウンドが
問題になる。そこで、例えば複数の検出器を用いて計測
を行ない、互いに一致したらこれを信号成分として取り
入れ（コインシデンス）、不一致ならばバックグラウン
ド成分として排除する（アンチコインシデンス）等の方
法を用いて検出感度を向上させるようにしている。しか
し、計測時のバックグラウンドが高い場合は検出感度も
相対的に低下し、上記のコインシデンスまたはアンチコ
インシデンスによっても検出感度が不充分な場合がある
。したがって、このような場合は、放射線計測と同時に
バックグラウンドも計測し、その後段の演算装置により
差分を取り出して検出感度を上げるようにしている。

第５図はこのような差分計数回路の従来例を示すブロッ
ク図である。同図において、１１．１２は単安定マルチ
バイブレータ等からなる波形整形回路、２は同時に入力
されるパルスのみを除去する同時パルス除去回路で、例
えばフリップフロップおよびアンドゲート等より構成さ
れる。６１゜３２はカウンタ、９は演算回路である。

Ａ、Ｂ入カバルスは波形整形回路Ｉｔ、１２でそれぞれ
波形整形され、同時パルス除去回路２に入力されて同時
に入ったパルスのみが除去される。

カウンタ３１はＡ入力をカウントし、カウンタ３２はＢ
入力をカウントする。これらカウンタ３１゜６２の出力
は演算回路９に導かれ、こ−でその差の演算が行なわれ
る。すなわち、Ａ入力としてノイズを含む信号を、また
Ｂ入力としてノイズだけを導入することにより、演算回
路９からはノイズ成分が除去された信号成分のみが取り
出されることになる。なお、こ又ではＡ、Ｂ入力で同時
に発生するものはノイズとみ々し、これを除去回路２で
除去するようにしている。したがって、カウンタ３２に
導かれるのは、Ａ入力とは無関係に発生するノイズ成分
だけということになる。

〔発明が解決しようとする問題点〕

しかしながら、上記の如き回路では２個のカウンタと演
算回路が必要となってコスト高になるばかりでなく、演
算を行なっている間は計測が不能となる、いわゆる不感
帯が生じるという問題がある。

したがって、この発明はこのような不感帯を生じさせる
ととなく、略実時間で上記の如き差分の計数が可能な回
路を提供することを目的とする。

〔問題点を解決するための手段〕

単位時間当たりに発生するパルス数が互いに異なる２糧
類のパルス信号の一方を取り出すゲートと、２種類のパ
ルス信号のうち同時に入力されるものだけを除去する信
号除去手段と、一方のパルス信号はアップカウントし他
方のノ棒ルス信号はダウンカウントするとともにダウン
カウントした分りはアップカウントしてキャリー信号を
出力する計数手段と、上記ゲートを介して一方のパルス
信号が出力されているときに他方のパルス信号が入力さ
れたことを検出する検出手段と、この検出々力を受けて
上記計数手段に最大値をセットするセット手段とを設け
る。

〔作用〕

上記一方のパルスのみがあって他方のパルスがないとき
は、キャリー信号により出力ゲートを開いて一方のパル
スを通過させ、この状態で他方のパルスが入力されたと
きは、カウンタに最大値をセットしてダウンカウントを
行なわせ、このダウンカウント分を一方のパルスのアッ
プカウントにて打ち消す動作を繰り返すことにより、２
つのパルス信号の計数差を略実時間で、高感度に取り出
し得るようにする。

〔実施例〕

第１図１この発明の実施例を示すブロック図、第２図は
第１図の動作を説明するためのタイムチャート、第３図
は同じく第１図の動作を説明するためのタイムチャート
である。

第１図において、３はアップダウンカウンタ、４１．４
２はアンドゲートおよびフリップフロップ等からなる第
１．第２出力ゲート制御回路、５はカウンタ５に最大値
をセットする最大値設定回路（ＦＵＬＬＳＥＴ回路）、
６はアンドゲート、７は出力ゲート、８は単安定マルチ
バイブレータ等からなる出力パルス整形回路である。

すなわち、カウンタ５はＡ入力をアップ（ＵＰ）カウン
ト、またＢ入力をダウン（ＤＯＷＮ）カウントし、計数
値が１０”になったときキャリー（ＣＡＲＲＹ；桁上げ
）信号を出力する。このＣＡＲＲＹ信号により第１．第
２出力ゲート制御回路４１．４２を通して出力ゲート７
が）（ｉｇｈ　（ＯＮ　）と表り、この間だＩＡ大入力
出力パルス整形回路８に導かれ、波形整形されて取り出
される。一方、出力ゲート７がＯＮのときＫＢ入カバル
スが入ると、アンドゲート６を介してＦＵＬＬＳＥＴ回
路５に所定の信号が与えられるので、ＦＵＬＬＳＥＴ回
路５はカウンタ３に最大値（ＦＵＬＬ値　；例えば２１
！−４０９６）をセットするとともに、第２出力ゲート
制御回路４２を介して出力ゲート７を閉じるようにする
。

と〜で、第２図も参照してその動作を説明する。

１）波形整形回路１１は第２図（イ）の如きＡ入力パル
スの立ち上がりで、同図（）・）の如くＡ入力波形整形
パルスミ１を出力する。

２）　Ａ入力の波形整形されたパルスａ１は、同時パル
ス除去回路２において同図（ホ）の如く反転され、カウ
ンタ３のＵＰ大入力入る。

３）ＵＰ入力パルスａ２の立ち上がりで、カウンタ３の
出力値が「１」増加する。

４）出力ゲート制御回路４２がａｉｇｈ　（ＯＮ　）の
時、八人カバルスは出力パルス整形回路８へ入る（第２
図（ル）の入力信号ｇ参照）。

５）出力パルス整形回路８０入カバルスｇの立ち下がり
で、同図（オ）の如く出力パルスＰが出力される。

６）一方、波形整形回路１２は同図（ロ）の如きＢ入力
パルスの立ち上がりで、同図（ニ）の如きＢ入力波形整
形パルスｂ１を出力する。

７）　　Ｂ入力の波形整形されたパルスｂ、は、同時パ
ルス除去回路２において同図（へ）の如く反転され、カ
ウンタ３のＤＯＷＮ入力へ入る。

８）カウンタ３のＤＯＷＮ入力にパルスが入った時、第
２出力ゲート制御回路４２がＯＮならばアンドゲート６
が開き、回路５よりカウンタ６へ同図（ト）の如＜ＦＵ
ＬＬ値（４０９６）がロード（ＬＯＡＤ）される。

９）カウンタのＬＯＡＤパルスｆの立ち上がりで、第２
出力ゲート制御回路４２がＬＯＷ（ＯＦＦ）になる。

１０）さらに、Ｂ入力パルスが入ると、カウンタ３は同
図（へ）の如＜　ＤＯＷＮカウントし、これにより計数
値が４０９５．４０９４と減少する。

１１）こ〜で、同図（イ）の如きＡ入力パルスが入ると
、カウンタの値は同図（ホ）の如（ＵＰカウントされ、
４０９５．４０９６と増加する。

１２）サラニ、Ａ入力パルスが入って最大値（４０９６
）ヲ越よると、ＵＰ大入力パルスの立ち下がりで同図（
チ）の如＜　ＣＡＲ［ｔＹパルスが出力され、その立ち
上がりでカランタ値は１０”になる。

１３）ＣＡＲＲＹパルスＣの立ち下がりで第１出力制御
回路４１が同図（ワ）の如＜ＬＯＷ（ＯＦＦ）になり、
八人力パルスの立ち下がりでＨｔｇｈ（ＯＮ）になる。

１４）第１出力ゲート制御回路４１から出力される負の
パルスの立ち上がりで、第２出力ゲート制御回路４２が
Ｈｌｇｈ　（ＯＮ　）になる（第２図（ヌ）参照）。

１５）このとき、Ｂ入力パルスの３個はＡ入力パルスの
３個によって打ち消され、したがってＡ入力パルスは出
力されない。

１６）すらにＡ入力パルスが入ると、カウンタの値は「
１」になり、第２出力ゲート制御回路４２は）（ｉｇｈ
　（ＯＮ　）であるため、Ａ入力パルスは出力パルス整
形回路８へ入る。

１７）出力パルス整形回路８の入力パルスの立ち下がり
で出力パルスｐが出力される。

１８）Ａ入力とＢ入力に同時にパルスが入ると、同時パ
ルス除去回路２によって互いに打ち消されるため、カウ
ンタのＵＰおよびＤＯＷＮ入力にはパルスは入らない。

１９）この時点で、八人力のパルスは合計７個、Ｂ入力
のパルスの合計は４個で、同時入力が１回であることか
ら、出力されるべきパルスの個数は、（７−１）−（４
−１）−３である。一方、出力パルスの合計も５個であ
り、結局、同時入力を除いたＡ入力パルスの計数とＢ入
力パルスの計数の差分が得られたことになる。

以上の動作をくりかえすことによって、八人力パルスの
計数とＢ入力パルスの計数との差分が略実時間で得られ
る。

なお、計数開始時および停止時の数カウントは誤差とな
るが、この誤差は計数時間を長くして計数値を大きくす
ることにより、殆んど無視することができる。また、第
２図のタイムチャートに示されるｔは、１ゲート尚たり
の遅れ時間を表わしている。

以上の動作をフローチャートで示すのが第３図である。

重複するので、詳細は避けて簡単に説明する。

まず、■でＡ入力か否かを判□別し、イエス（Ｙ）なら
ばＵＰカウントを行なう（■参照）。次に、カウント値
がＦＵＬＬ（最大値；４０９６）か否かを判別しく■参
照）、イエスならばＣＡＲＲＹパルスを出力した後（■
参照）、第２出力ゲート制御回路をＨｉｇｈにする（■
参照）。■においてカウント値がＦＵＬＬでないときは
、第２出力ゲート制御回路が）（ｔｇｈか否かを判別し
く■参照）、ノー（ＮＯ）ならば次の入力を待ち、イエ
スならばＡ入カパルスを出力する（■参照）。また、■
の判別結果がノーのときは、第２串カゲート制御回路が
）（ｉｇｈか否かを判別しく■参照）、ノーならばＤＯ
ＷＮカウントをして次の入力を待ち、■の結果がイエス
ならばカウンタにＦＵＬＬの値をセットした後（◎参照
）、第２出力ゲート制御回路をＬＯＷにして次の入力を
待つ（◎参照）。

こ〜で、この発明による差分計数回路を用し１て実験を
行なった結果について、説明する０第４図はその試験方
式を示す参照図で、２１．２２は互いに計数率の異なる
バルサ、１０はこの発明による差分計数回路、２３はパ
ルス計数器である。まず始めに、互いに計数率の異なる
ノくルサＡの出力パルスおよびバルサＢ（２２）の出力
パルスヲパルス計数器２′５でそれぞれ１０秒間ずつ５
回計数しておき、次いでバルサＡ（２１）を差分計数回
路１００Ａ入力に、またバルサＢをＢ入力にそれぞれ接
続するとともに、パルス計数器１０を出力端ＯＵＴに接
続する。そして、１０秒間ずつ５回測定すると、その結
果は表の如くなった。すなわち、Ａ入力計数値の平均は
４２９９．２、Ｂ入力計数値の平均は３５６７．２であ
り、その差は７３２である。ＯＵＴ計数値の平均は７２
９２であり、これは差の値７３２とは父一致することか
ら、良好に機能することが確かめられた。

〔発明の効果〕

この発明によれば、差の計数を略実時間で行なうように
したので、不感帯をなくすことが可能となり、したがっ
て信頼性が大幅に向上するという利点がもたらされる。

また、パックグラウンドによる影響を略完全に除去する
ことができるので、検出感度の向上を図ることが可能と
なり、したがって、従来の如きコインシデンス、アンチ
コインシデンスを必ずしも使用する必要がない。

なお、この発明は放射線計測に限らず、差分の計数を必
要とする技術分野に広く適用することができる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
第１図の動作を説明するためのタイミン図 グチヤード、第３図は同じく第１の動作を説明す△ るためのフローチャート、第４図はこの発明による差分
計数回路の試鹸方法を説明するための参照図、第５図は
差分計数回路の従来例を示すブロック図である。 符号説明 １１．１２・・・・・・波形整形回路、２・・・・・・
同時パルス除去回路、３・・・・・・アップダウンカウ
ンタ、３１ｊ３２・・・・・・カウンタ、４１．４２・
・・・・・出力ゲート制御回路、５・・・・・・最大値
設定回路（ＦＵＬＬＳＥＴ回路）、６・・・・・・アン
ドゲート、７・・・・・・出力ゲート、８・・・・・・
出力パルス整形回路、９・・・・・・演算回路、１０・
・・・・・差分計数回路、２１，２２・・・・・・バル
サ、２３・・・・・・パルス計数器。 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　　清 １　　　　　　Ｃ０ ＷＥ　４　図 第　５１ｉＡ

Claims (1)

【特許請求の範囲】
1. 単位時間当たりに発生するパルス数が互いに異なる２種
   類のパルス信号の所定一方を取り出す出力ゲートと、該
   ２種類のパルス信号のうち同時に入力されるものだけを
   除去する信号除去手段と、該一方のパルス信号はアツプ
   カウントし他方のパルス信号はダウンカウントするとと
   もに他方のパルス信号をダウンカウントした分だけ一方
   のパルス信号をアツプカウントしてキヤリー信号を出力
   する計数手段と、前記出力ゲートを介して一方のパルス
   信号が出力されているときに他方のパルス信号が入力さ
   れたことを検出する検出手段と、該検出々力を受けて前
   記計数手段に最大値をセツトするセツト手段とを備え、
   該セツト手段からの出力および計数手段からのキヤリー
   信号にもとづいて前記出力ゲートのオン、オフ制御を行
   なうことにより、該出力ゲートを介して２つのパルス信
   号の計数差を得ることを特徴とする差分計数回路。