JPS61256783A - 光・電子集積回路素子 - Google Patents
光・電子集積回路素子Info
- Publication number
- JPS61256783A JPS61256783A JP9999885A JP9999885A JPS61256783A JP S61256783 A JPS61256783 A JP S61256783A JP 9999885 A JP9999885 A JP 9999885A JP 9999885 A JP9999885 A JP 9999885A JP S61256783 A JPS61256783 A JP S61256783A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- electrode
- integrated circuit
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光・電子集積回路素子に関するものである
。
。
第２図は例えばアプライド・フィジクス・レタ゛−ズ１
９８２年第４１巻１２６頁に掲載された従来の光・電子
集積回路素子の構造の模式断面図である０図において、
１は半絶縁性ＧａＡｓ基板、２は該基板１上に形成され
、半導体レーザ部とＦＥＴ部とを接続し、かつＦＥＴの
能動層となっているｎ −ＧａＡｓ層、３はＦＥＴのコ
ンタクト層であるｎ ” −ＧａＡｓ層、４はブロック
層であるｐ−ＡｌＧａＡｓ層、５は埋込層であるｎ−Ａ
ＪＧａＡｓ層、６は下部クラッド層であるｎ−ＡｌＧａ
Ａｓ層、７は活性層であるＡＪＧａＡｓ層、８は上部ク
ラッド層であるｐ−ＡｌＧａＡｓ層、９は５ｉｎ２膜、
１０はｐ側電極であるＣｒ −Ａｕ電極、１１はドレイ
ン電極であるＡｕＧｅ −Ａｕ電極、１２はゲート電極
であるＡＩ電極、１３はソース電極であるＡｕＧｅ −
Ａｕ電極である。
９８２年第４１巻１２６頁に掲載された従来の光・電子
集積回路素子の構造の模式断面図である０図において、
１は半絶縁性ＧａＡｓ基板、２は該基板１上に形成され
、半導体レーザ部とＦＥＴ部とを接続し、かつＦＥＴの
能動層となっているｎ −ＧａＡｓ層、３はＦＥＴのコ
ンタクト層であるｎ ” −ＧａＡｓ層、４はブロック
層であるｐ−ＡｌＧａＡｓ層、５は埋込層であるｎ−Ａ
ＪＧａＡｓ層、６は下部クラッド層であるｎ−ＡｌＧａ
Ａｓ層、７は活性層であるＡＪＧａＡｓ層、８は上部ク
ラッド層であるｐ−ＡｌＧａＡｓ層、９は５ｉｎ２膜、
１０はｐ側電極であるＣｒ −Ａｕ電極、１１はドレイ
ン電極であるＡｕＧｅ −Ａｕ電極、１２はゲート電極
であるＡＩ電極、１３はソース電極であるＡｕＧｅ −
Ａｕ電極である。
次に動作について説明する。
電子はＦＥＴのソース電極１３から注入され、能動層２
を走行し、半導体レーザの下部クラッド層６から活性層
７へ注入される。一方、正孔は半導体レーザの電極１０
から注入されて上部クラフト層８を経て活性層７へ注入
され、そこで電子と発光再結合する。この時、活性層７
へ注入される電子と正孔はブロック層４．埋込層５によ
って活性層７にのみ集中する。また活性層７で発生した
光は、該活性Ｉｉｉ？よりも屈折率の小さい下部クラフ
ト層６．上部クラッド層８．ブロックｊＥｆ４及び埋込
層５によって効率よ（活性層７に閉じ込められる。この
ようにして活性層７では電流及び光の閉じ込めが効率良
く行なわれ、レーザ発振が可能となる。ゲート電極１２
はショットキ電極となっているので、逆バイアスをかけ
ることによってゲート電極１２下の能動層２の空乏層広
がりを制御することができ、これにより、半導体レーザ
の活性層７に注入される電子を制御することができる。
を走行し、半導体レーザの下部クラッド層６から活性層
７へ注入される。一方、正孔は半導体レーザの電極１０
から注入されて上部クラフト層８を経て活性層７へ注入
され、そこで電子と発光再結合する。この時、活性層７
へ注入される電子と正孔はブロック層４．埋込層５によ
って活性層７にのみ集中する。また活性層７で発生した
光は、該活性Ｉｉｉ？よりも屈折率の小さい下部クラフ
ト層６．上部クラッド層８．ブロックｊＥｆ４及び埋込
層５によって効率よ（活性層７に閉じ込められる。この
ようにして活性層７では電流及び光の閉じ込めが効率良
く行なわれ、レーザ発振が可能となる。ゲート電極１２
はショットキ電極となっているので、逆バイアスをかけ
ることによってゲート電極１２下の能動層２の空乏層広
がりを制御することができ、これにより、半導体レーザ
の活性層７に注入される電子を制御することができる。
即ち、ゲート電極１２に加える電圧を変調することによ
って、活性層７からのレーザ光強度を変調することがで
きる。
って、活性層７からのレーザ光強度を変調することがで
きる。
従来の光・電子集積回路素子は以上のように構成されて
いるので、半導体レーザ部とＦＥＴ部とが同一平面上に
なく、段差を生じており、従って素子間配線などのプロ
セスを工夫する必要があった。また光の閉じ込めをする
にはクラッド層厚が約１．５μｍ必要であるといわれて
いることから、下部及び上部クラフト層で約３μｍ程の
段差となり、他の層厚なども考慮すると全体で約４μｍ
程となり、レーザ部とＦＥＴ部とのホトリソグラフィに
困難が生じることになる。
いるので、半導体レーザ部とＦＥＴ部とが同一平面上に
なく、段差を生じており、従って素子間配線などのプロ
セスを工夫する必要があった。また光の閉じ込めをする
にはクラッド層厚が約１．５μｍ必要であるといわれて
いることから、下部及び上部クラフト層で約３μｍ程の
段差となり、他の層厚なども考慮すると全体で約４μｍ
程となり、レーザ部とＦＥＴ部とのホトリソグラフィに
困難が生じることになる。
この発明は上記のような問題点を解消するためになされ
たもので、半導体レーザ部とＦＥＴなどのその駆動電子
素子部との電極表面をほぼ同一平面上にして製造プロセ
スの容易な光・電子集積回路素子を提供することを目的
とする。
たもので、半導体レーザ部とＦＥＴなどのその駆動電子
素子部との電極表面をほぼ同一平面上にして製造プロセ
スの容易な光・電子集積回路素子を提供することを目的
とする。
この発明に係る光・電子集積回路素子は、半導体レーザ
としてｎ側、ｐ側両電極が上面にあるＴＪＳ型半導体レ
ーザを用い、さらには半導体レーザ部を一部エッチング
し、ここに選択成長によって駆動電子素子領域を形成す
る等によって半導体レーザ上部電極とその駆動電子素子
領域の電極とが同一平面上になるようにしたものである
。
としてｎ側、ｐ側両電極が上面にあるＴＪＳ型半導体レ
ーザを用い、さらには半導体レーザ部を一部エッチング
し、ここに選択成長によって駆動電子素子領域を形成す
る等によって半導体レーザ上部電極とその駆動電子素子
領域の電極とが同一平面上になるようにしたものである
。
この発明においては、半導体レーザ部とその駆動電子素
子部とはその電極表面が同一平面上にあるから、ホトリ
ソグラフィが極めて容易となり、微細なパターンを描く
ことも可能となる。
子部とはその電極表面が同一平面上にあるから、ホトリ
ソグラフィが極めて容易となり、微細なパターンを描く
ことも可能となる。
以下、この発明の一実施例を図について説明する。第１
図において、１は半絶縁性ＧａＡｓ基板、１４は該基板
１上に形成されたアンドープＡ Ｉ ＧａＡｓ層、６は
下部クランド層であるｎ型Ａ Ｉｔ ＧａＡｓｊｉｉ、
Ｚｎ拡散領域ｐ十層、１７はＺｎドライブ領域ｐ一層、
１８はＦＥＴ部４０と半導体レーザ部３０とを電気的に
絶縁する高抵抗Ａ Ｉ ＧａＡｓ層、２はＦＥＴの能動
層であるｎ型ＧａＡｓ層、３はコンタクト層＼であるｎ
”ＧａＡｓ層であり、このコンタクト層３の表面が、レ
ーザ部３０側のキャップ層１５の表面に一致するよう、
ＦＥＴ部４部側０側ャップ層１５をエツチングし、その
上に選択成長によって高抵抗Ａ Ｉｔ ＧａＡｓ層１８
．能動層２．コンタクト層３を積層させである。各層の
厚さのコントロールはかなり精密に行なう必要があるが
、これはＭＯ−ＣＶＤ法やＭＢＥ法を用いれば容易に達
成することができる。このようにして半導体レーザ部３
０表面とＦＥＴ部４０表面とを同一平面上にすることが
可能となる。その上でレーザのｐ側電極１０．ｎ側電極
１９．ＦＥＴのドレイン電極１１．ゲート電極１２．ソ
ース電極１３を形成する。
図において、１は半絶縁性ＧａＡｓ基板、１４は該基板
１上に形成されたアンドープＡ Ｉ ＧａＡｓ層、６は
下部クランド層であるｎ型Ａ Ｉｔ ＧａＡｓｊｉｉ、
Ｚｎ拡散領域ｐ十層、１７はＺｎドライブ領域ｐ一層、
１８はＦＥＴ部４０と半導体レーザ部３０とを電気的に
絶縁する高抵抗Ａ Ｉ ＧａＡｓ層、２はＦＥＴの能動
層であるｎ型ＧａＡｓ層、３はコンタクト層＼であるｎ
”ＧａＡｓ層であり、このコンタクト層３の表面が、レ
ーザ部３０側のキャップ層１５の表面に一致するよう、
ＦＥＴ部４部側０側ャップ層１５をエツチングし、その
上に選択成長によって高抵抗Ａ Ｉｔ ＧａＡｓ層１８
．能動層２．コンタクト層３を積層させである。各層の
厚さのコントロールはかなり精密に行なう必要があるが
、これはＭＯ−ＣＶＤ法やＭＢＥ法を用いれば容易に達
成することができる。このようにして半導体レーザ部３
０表面とＦＥＴ部４０表面とを同一平面上にすることが
可能となる。その上でレーザのｐ側電極１０．ｎ側電極
１９．ＦＥＴのドレイン電極１１．ゲート電極１２．ソ
ース電極１３を形成する。
次に動作について説明する。
電子はＦＥＴ部４０のソース電極１３より注入され、能
動層２を走行し、ドレイン電極１１により取り出され、
さらに半導体レーザのｐ側電極１９より半導体レーザ部
３０に注入される。そしてこの注入された電子は、半導
体レーザｐ側電極１０より注入された正孔と活性層７内
で発光再結合を行ない、レーザ発振が可能となる。この
場合、電子の閉じ込めは、バンドギャップが活性層７よ
り大きい下部クラッド層６及び上部クラッド層８で行な
われ、光の閉じ込めは界面に垂直方向には活性層７より
屈折率の小さい下部クラッド層６及び上部クラッド層８
で行なわれ、界面に平行方向には、ｐ十型領域１６．ｐ
−型領域１７．ｎ型領域活性層７の屈折率差を利用して
行なわれる。即ち、ｐ−型領域１７の屈折率が他のｐ十
型領域１６、ｎ型領域活性層７の屈折率よりも高くなっ
ていることを利用しているものである。以上より、光は
効率よく活性層７のうちｐ−型領域７と重なる狭い領域
に閉じ込められることになる。
動層２を走行し、ドレイン電極１１により取り出され、
さらに半導体レーザのｐ側電極１９より半導体レーザ部
３０に注入される。そしてこの注入された電子は、半導
体レーザｐ側電極１０より注入された正孔と活性層７内
で発光再結合を行ない、レーザ発振が可能となる。この
場合、電子の閉じ込めは、バンドギャップが活性層７よ
り大きい下部クラッド層６及び上部クラッド層８で行な
われ、光の閉じ込めは界面に垂直方向には活性層７より
屈折率の小さい下部クラッド層６及び上部クラッド層８
で行なわれ、界面に平行方向には、ｐ十型領域１６．ｐ
−型領域１７．ｎ型領域活性層７の屈折率差を利用して
行なわれる。即ち、ｐ−型領域１７の屈折率が他のｐ十
型領域１６、ｎ型領域活性層７の屈折率よりも高くなっ
ていることを利用しているものである。以上より、光は
効率よく活性層７のうちｐ−型領域７と重なる狭い領域
に閉じ込められることになる。
さて以上のようにして半導体レーザは動作する訳である
が、このレーザ部に注入される電子は、ゲート電極（シ
ョットキ接合）１２に加える電圧により変調される。従
ってレーザ光強度もこのゲート電圧により変調すること
が可能となる。
が、このレーザ部に注入される電子は、ゲート電極（シ
ョットキ接合）１２に加える電圧により変調される。従
ってレーザ光強度もこのゲート電圧により変調すること
が可能となる。
なお、上記実施例では半導体レーザの駆動電子素子とし
て半導体基板１．アンドープＡｌ１ＧａＡｓ層１４、下
部クラッド層６からなる１個のＦＥＴを有する場合を示
したが、これはさらに複数個のＦＥＴを有するものであ
っても良く、また集積回路（ＩＣ）を利用しても良い。
て半導体基板１．アンドープＡｌ１ＧａＡｓ層１４、下
部クラッド層６からなる１個のＦＥＴを有する場合を示
したが、これはさらに複数個のＦＥＴを有するものであ
っても良く、また集積回路（ＩＣ）を利用しても良い。
また、上記実施例では、半導体レーザとこれを駆動する
ＦＥＴから構成される光・電子集積回路素子について述
べたが、他の機能を備えたもの、例えば半導体レーザの
レーザ出射パワーを一定に保つためのＡＰＣ（八ｕｔｏ
ｍａｔｆｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路を半導
体レーザとともに集積化して構成した光・電子集積回路
の場合にも、本発明を適用できる。
ＦＥＴから構成される光・電子集積回路素子について述
べたが、他の機能を備えたもの、例えば半導体レーザの
レーザ出射パワーを一定に保つためのＡＰＣ（八ｕｔｏ
ｍａｔｆｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路を半導
体レーザとともに集積化して構成した光・電子集積回路
の場合にも、本発明を適用できる。
以上のように、この発明によれば、半導体レーザ電極と
その駆動電子素子領域の電極が全て同一平面上にあるの
で、電子素子部を複雑な回路構成とすることも容易で、
かつ半導体レーザ部と電子素子部とのコンタクト層が不
要となり、電極形成のプロセスが容易になって、電子素
子部を自由に設計することができ、より微細なパターン
を形成することができる効果がある。
その駆動電子素子領域の電極が全て同一平面上にあるの
で、電子素子部を複雑な回路構成とすることも容易で、
かつ半導体レーザ部と電子素子部とのコンタクト層が不
要となり、電極形成のプロセスが容易になって、電子素
子部を自由に設計することができ、より微細なパターン
を形成することができる効果がある。
第１図はこの発明の一実施例による光・電子集積回路素
子を示す模式構造断面図、第２図は従来の光・電子集積
回路素子を示す模式構造断面図である。 １４・・・アンドープＡ Ｉ ＧａＡｓ層、１５・・・
キャンプ層、１６・・・ｐ生型領域、１７・・・ｐ−型
領域、１８・・・高抵抗Ａ Ａ ＧａＡｓ層、１９・・
・ｎ側電極、１０・・・ｐ側電極、３０・・・半導体レ
ーザ部、４０・・・ＦＥＴ部（駆動電子素子）。 なお図中同一符号は同−又は相当部分を示す。
子を示す模式構造断面図、第２図は従来の光・電子集積
回路素子を示す模式構造断面図である。 １４・・・アンドープＡ Ｉ ＧａＡｓ層、１５・・・
キャンプ層、１６・・・ｐ生型領域、１７・・・ｐ−型
領域、１８・・・高抵抗Ａ Ａ ＧａＡｓ層、１９・・
・ｎ側電極、１０・・・ｐ側電極、３０・・・半導体レ
ーザ部、４０・・・ＦＥＴ部（駆動電子素子）。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）半導体レーザとその駆動電子素子とを同一基板上
に集積した光・電子集積回路素子において、半導体レー
ザとしてｎ側電極とｐ側電極が同一面上にあるＴＪＳ（
ｔｒａｎｓｖｅｒｓｅ−ｊｕｎｃｔｉｏｎ−ｓｔｒｉｐ
ｅ）型レーザを用い、上記半導体レーザの上部電極とそ
の駆動電子素子の電極とが同一平面上にあることを特徴
とする光・電子集積回路素子。 - （２）上記駆動電子素子領域は上記半導体レーザ部の成
長後、該半導体レーザの一部をエッチングし、ここに選
択成長によって形成したものであることを特徴とする特
許請求の範囲第１項記載の光・電子集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9999885A JPS61256783A (ja) | 1985-05-10 | 1985-05-10 | 光・電子集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9999885A JPS61256783A (ja) | 1985-05-10 | 1985-05-10 | 光・電子集積回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256783A true JPS61256783A (ja) | 1986-11-14 |
Family
ID=14262279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9999885A Pending JPS61256783A (ja) | 1985-05-10 | 1985-05-10 | 光・電子集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202896A (en) * | 1991-07-16 | 1993-04-13 | The United States Of America As Represented By The Secretary Of The Air Force | Bipolar inversion channel field effect transistor laser |
-
1985
- 1985-05-10 JP JP9999885A patent/JPS61256783A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202896A (en) * | 1991-07-16 | 1993-04-13 | The United States Of America As Represented By The Secretary Of The Air Force | Bipolar inversion channel field effect transistor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2928535B2 (ja) | 集積された多量子井戸光子及び電子デバイス | |
| JPS6359277B2 (ja) | ||
| JPH0221683A (ja) | 半導体レーザ装置 | |
| EP0486128A2 (en) | A semiconductor optical device and a fabricating method therefor | |
| US4280108A (en) | Transverse junction array laser | |
| JPS62188385A (ja) | 半導体発光素子 | |
| US5214663A (en) | Semiconductor laser | |
| JPS61159784A (ja) | 半導体レ−ザ装置 | |
| JPH04184973A (ja) | 長波長光送信ｏｅｉｃ | |
| JPS63116489A (ja) | 光集積回路 | |
| JPS61256783A (ja) | 光・電子集積回路素子 | |
| JPS62165387A (ja) | 光・電子集積回路素子 | |
| JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| JPS62165386A (ja) | 光・電子集積回路素子 | |
| JPH01103893A (ja) | 半導体レーザ装置 | |
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| JPS604286A (ja) | レ−ザ−ダイオ−ド | |
| JPH04305991A (ja) | 半導体レーザ素子 | |
| JP2517042B2 (ja) | 光集積回路 | |
| JPS59149077A (ja) | 光集積回路 | |
| JPS6342874B2 (ja) | ||
| JPS6373691A (ja) | 半導体レ−ザ装置 | |
| JPH05235464A (ja) | 光半導体装置 | |
| JPH01196888A (ja) | 光集積回路 |