JPS61253919A - Ｃｒ積ばらつき自己補正装置 - Google Patents
Ｃｒ積ばらつき自己補正装置Info
- Publication number
- JPS61253919A JPS61253919A JP9573785A JP9573785A JPS61253919A JP S61253919 A JPS61253919 A JP S61253919A JP 9573785 A JP9573785 A JP 9573785A JP 9573785 A JP9573785 A JP 9573785A JP S61253919 A JPS61253919 A JP S61253919A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- vibrator
- coupled multi
- pair
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高周波動作可能なエミッタ結合形マルチ・バイ
ブレータに関し、特に、発振器をＩＣ内ｌこ完全に内蔵
する時に生じる発振周波数のばらつきを自己補正するシ
ステムに用いて好適なエミッタ結合形マルチ・バイブレ
ータに関する。
ブレータに関し、特に、発振器をＩＣ内ｌこ完全に内蔵
する時に生じる発振周波数のばらつきを自己補正するシ
ステムに用いて好適なエミッタ結合形マルチ・バイブレ
ータに関する。
エミッタ結合形マルチ・バイブレータは、高周波発揚可
能であり、回路構成が左右対称形であるため、トランジ
スタ及び抵抗が比精度良く作れるという利点を有してい
る０したがって％咳マルチ・バイブレータはＩＣＣ内路
路して非常に適している０このマルチ・バイブレータは
刊行物、近代科学社発行「アナログ集積回路」第３３３
，３３４員に記載されている。
能であり、回路構成が左右対称形であるため、トランジ
スタ及び抵抗が比精度良く作れるという利点を有してい
る０したがって％咳マルチ・バイブレータはＩＣＣ内路
路して非常に適している０このマルチ・バイブレータは
刊行物、近代科学社発行「アナログ集積回路」第３３３
，３３４員に記載されている。
第２図は、ＩＣ化したエミッタ結合形マルチｅバイブレ
ータの従来回路の一例を示す０図において、１はダイオ
ード、２〜９はトランジスタ、 １０〜１５は抵抗、１
９は定電圧源、２１は可変電圧源に接続することで発振
周波数を制御することができる周波数制御端子、２２．
２３はＩＣ外部端子、２４は外部接続容量％ ４０およ
び４１は発振信号出力端子である〇 また、第３図は第２図の回路の主要個所の信号波形を示
し、同図（４）、 （Ｂ） 、 （Ｃり 、（９）はそ
れぞれ、第２図のＶ＆ｇ Ｖｂ＠ Ｖ６およびｖ４の発
振波形を示す〇以下に、第２図の回路の動作原理を説明
する。
ータの従来回路の一例を示す０図において、１はダイオ
ード、２〜９はトランジスタ、 １０〜１５は抵抗、１
９は定電圧源、２１は可変電圧源に接続することで発振
周波数を制御することができる周波数制御端子、２２．
２３はＩＣ外部端子、２４は外部接続容量％ ４０およ
び４１は発振信号出力端子である〇 また、第３図は第２図の回路の主要個所の信号波形を示
し、同図（４）、 （Ｂ） 、 （Ｃり 、（９）はそ
れぞれ、第２図のＶ＆ｇ Ｖｂ＠ Ｖ６およびｖ４の発
振波形を示す〇以下に、第２図の回路の動作原理を説明
する。
第２図に詔いて抵抗１２．１３の値は等しく選ばれてい
る。すなわち、抵抗１２および１３の値をそれぞれＲ□
、亀、とすると１次の関係が成立するＯ Ｒ１鵞″″Ｒ，ｊ−Ｒ このとき、抵抗１２．１３に流れるＩＥｆｉ値は等しく
なる。これを！。とする＠また、容量２４の容量値をＣ
とすると、 Ｔ フＸ 丁＃ ２（Ｗｏｏ ｖＡ） という関係が成立しこの回路の発揚周期Ｔは、（１）式
のように表わすことができる０Ｔ−４０（Ｗｏｏ Ｍ
Ａ）／ＩＱ −−−（１）また１発振周波数ｆは ｆ−１／Ｔ＝Ｉ６／４Ｃ（Ｖｏｏ−Ｖｌ） ”・・・
・”・（２）と表わすことができる〇 また、周波数制御端子２１に加えられた電圧をＶｔｔと
すれば、次の（３）式が成立するＯＩｏ ＝ （Ｖｔｔ
−ＶＢＩ ） ／Ｒ−−−（３）したがって％ （ｚ）
、（ａ）式より１発振周波数は次の（４）式のように表
わすことができる０ｆ−（Ｖｔｔ−ｖＢｌ）／４ＣＲ（
Ｖｏｏ−ＶＡ） −・・＋・ｍ（４）上記（４）式よ
り、第２図の発振器の発振周波数ｆはＣＲ積に逆比例す
ることがわかる０ところで、第２図において、容量２４
は外部接続端子を通して接続される外付は容量である０
この容量をＩＣ回路内に内蔵することを考えると、ＣＲ
積の絶対値ばらつきが問題となる０実際、ＩＣ内で作ら
れる抵抗や容量の絶対値ばらつきは、±１５％〜２０％
とかなり大きい。このため、容量２４をＭＯ８容量や接
合容量で作成することにより、単純にＩＣ回路内に内蔵
した場合、発振周波数ｆ （ｏｅｌｌｏＲ）は大きくば
らつくことになる〇 このＯＲ積の絶対値ばらつきに起因する発振周波数ｆの
ばらつきを自己補正するシステムが本出願人によって既
に提案されている。
る。すなわち、抵抗１２および１３の値をそれぞれＲ□
、亀、とすると１次の関係が成立するＯ Ｒ１鵞″″Ｒ，ｊ−Ｒ このとき、抵抗１２．１３に流れるＩＥｆｉ値は等しく
なる。これを！。とする＠また、容量２４の容量値をＣ
とすると、 Ｔ フＸ 丁＃ ２（Ｗｏｏ ｖＡ） という関係が成立しこの回路の発揚周期Ｔは、（１）式
のように表わすことができる０Ｔ−４０（Ｗｏｏ Ｍ
Ａ）／ＩＱ −−−（１）また１発振周波数ｆは ｆ−１／Ｔ＝Ｉ６／４Ｃ（Ｖｏｏ−Ｖｌ） ”・・・
・”・（２）と表わすことができる〇 また、周波数制御端子２１に加えられた電圧をＶｔｔと
すれば、次の（３）式が成立するＯＩｏ ＝ （Ｖｔｔ
−ＶＢＩ ） ／Ｒ−−−（３）したがって％ （ｚ）
、（ａ）式より１発振周波数は次の（４）式のように表
わすことができる０ｆ−（Ｖｔｔ−ｖＢｌ）／４ＣＲ（
Ｖｏｏ−ＶＡ） −・・＋・ｍ（４）上記（４）式よ
り、第２図の発振器の発振周波数ｆはＣＲ積に逆比例す
ることがわかる０ところで、第２図において、容量２４
は外部接続端子を通して接続される外付は容量である０
この容量をＩＣ回路内に内蔵することを考えると、ＣＲ
積の絶対値ばらつきが問題となる０実際、ＩＣ内で作ら
れる抵抗や容量の絶対値ばらつきは、±１５％〜２０％
とかなり大きい。このため、容量２４をＭＯ８容量や接
合容量で作成することにより、単純にＩＣ回路内に内蔵
した場合、発振周波数ｆ （ｏｅｌｌｏＲ）は大きくば
らつくことになる〇 このＯＲ積の絶対値ばらつきに起因する発振周波数ｆの
ばらつきを自己補正するシステムが本出願人によって既
に提案されている。
以下に、この自己補正システムの概略について説明する
。
。
第４図は、該自己補正システムのブロック図を示す。２
５は基準発振ｉＳ（例えば水晶発振子を用いた安定な発
振器）、２６は位相検波器、２７は低域通過フィルタ（
μ下ＬＰＦと略す）、２８は電圧制御形見振器（以下Ｖ
ＣＯと略す）、２９は前記各構成！！素から成るＣＲば
らつき自己補正信号発生装置、３０は該自己補正信号に
より補正される被補正ＶＣ０，３１はＣＲばらつき自己
補正信号である〇 前記（４）式で代表される様に、発振器の発振周波数は
一般にＣＲ積に比例する。したがって。
５は基準発振ｉＳ（例えば水晶発振子を用いた安定な発
振器）、２６は位相検波器、２７は低域通過フィルタ（
μ下ＬＰＦと略す）、２８は電圧制御形見振器（以下Ｖ
ＣＯと略す）、２９は前記各構成！！素から成るＣＲば
らつき自己補正信号発生装置、３０は該自己補正信号に
より補正される被補正ＶＣ０，３１はＣＲばらつき自己
補正信号である〇 前記（４）式で代表される様に、発振器の発振周波数は
一般にＣＲ積に比例する。したがって。
ＶＣｏ ２８ の発振周波数をｒ、 、 ＶＣＯ３０
の発振周波数をｆ。
の発振周波数をｆ。
とすると、
ｆ 、 −Ｋ２Ｏ，几、 ・・・・・・・・・
（５）ｆｇ ＝ Ｋｔ／ Ｃｔｌ’Ｌｔ −
・・・・・・・・（６）と表わすことができる。
（５）ｆｇ ＝ Ｋｔ／ Ｃｔｌ’Ｌｔ −
・・・・・・・・（６）と表わすことができる。
ここに、 Ｋ、 、 Ｋ、は比同係数ｓ ＣＩＲＩはＶ
ＣＯ２８のＣＲ積、Ｃ１島はＶＣＯ３０のＣＲ積である
。
ＣＯ２８のＣＲ積、Ｃ１島はＶＣＯ３０のＣＲ積である
。
第２図の回路を第４図のＶＣｏ ２ ｇ として用い
るとすれば、（４）式と（５）式との比較により、Ｋｔ
＝（Ｖｔ＋−’／Ｂｌ）／４（Ｖ□ｏ ＶＡ） −
−−（７）と表わされる。
るとすれば、（４）式と（５）式との比較により、Ｋｔ
＝（Ｖｔ＋−’／Ｂｌ）／４（Ｖ□ｏ ＶＡ） −
−−（７）と表わされる。
今、説明を簡略化するために、同波数制御端子２１への
印加電圧ｖ！Ｉを固定電圧と考えれば、Ｋ。
印加電圧ｖ！Ｉを固定電圧と考えれば、Ｋ。
は定数と見なおすことができる。Ｋ、についても同様に
定数と見なすことができる。
定数と見なすことができる。
ｆｇ４図のＣＲばらつき自己補正信号発生装置２９は、
Ｐｈａｓｅ −Ｌｏｃｋｅｄ −Ｌｏｏ、ｐ （Ｉ
ｌｂ下ＰＬＩ、 と略す）を構成している◎以下は、
該ＣＲばらつき自己補正信号発生装置２９をＰＬＬ ２
９ と呼ぶことにする。ただし、該ＰＬＬ ２ Ｇ
において特に注目すべき所は、ＶＣＯ２８の容量Ｃ３
およびｖｃｏａ。
Ｐｈａｓｅ −Ｌｏｃｋｅｄ −Ｌｏｏ、ｐ （Ｉ
ｌｂ下ＰＬＩ、 と略す）を構成している◎以下は、
該ＣＲばらつき自己補正信号発生装置２９をＰＬＬ ２
９ と呼ぶことにする。ただし、該ＰＬＬ ２ Ｇ
において特に注目すべき所は、ＶＣＯ２８の容量Ｃ３
およびｖｃｏａ。
の容量Ｃ３は可変容量ダイオードを用い、ＶＣＯ発振周
波数制御信号３１は、該可変容量ダイオードの容量値Ｃ
３およびＣ３を変化させるための逆方向印加電圧信号と
する点である。該ＰＬＬ２９のシステムにおいては％Ｖ
Ｃ０２Ｂ の発振周波数ｆ。
波数制御信号３１は、該可変容量ダイオードの容量値Ｃ
３およびＣ３を変化させるための逆方向印加電圧信号と
する点である。該ＰＬＬ２９のシステムにおいては％Ｖ
Ｃ０２Ｂ の発振周波数ｆ。
は、容量値ＣＩが変化することで基準発振器２５の発振
周波数ｆｒに一致する。
周波数ｆｒに一致する。
今、（５）式においてＫｌを定数と見なせば、発振周波
数 ｆ、はＣ，Ｒ，積にのみ依存する０絶対値ばらつき
が無いときのＣ３およびＲ，の値（例えば、設計値）を
それぞれＣ＋ａ ｅ Ｒ２Ｏとし、このとき発振周波数
をｆｌｌｌとすれば、 ｆｌ。−Ｋ＋／Ｃ＋ｏ几、。 ・・・・・・・
・・（８）となるＯＫ、 、 Ｃ，。、 Ｒ，０の値
を適当に選ぶことで、 ｆ、。−＝ ｆｒ ・・・・・・・・・（９）
となる様に設計すれば、（８） 、 （９） 式よりｆ
ｒ ＝ Ｋｌ／ＣｔｏＲ＋ｏ −−−（１０）
となる〇 ところで、実際の回路では、ＶＣ０２８の抵抗Ｒ１の絶
対値ばらつきにより、一般にＲ１〜Ｒ３゜となる０しか
し、この場合においても、第４図のＰＬＬ ２９ が
ロック状態にあれば、常に次の関係式が成り立つ＠ ｆｒ ＝ Ｋｌ／ＣｌＲ１・・・・・−・−（１１）（
１Ｇ） ｌ （１１）式の比較から、Ｃ＋ｌ’Ｌｔ −
０１０Ｂ１ｇ１ −−−（１２）の関係が保たれ
るようにすることができることが解る◎すなわち、制御
信号３１により、可変容量ダイオードの容量値Ｃ３が Ｃ，−Ｃ，。Ｒ１゜／も ・・・・・・・・・（
１３）なる直をとるように変化することが解る０以上の
機構により％ ＰＬＬシステムが非動作時の０１馬積に
絶対値ばらつきが生じても、ＰＬＬ２９がロック状態に
入れば、該ばらつきは容量値Ｃ１の変化により吸収され
ｓ （１２）式の関係が成立するＯ 第４図のＶＣｏ ３０ において１発振周波数ｆ。
数 ｆ、はＣ，Ｒ，積にのみ依存する０絶対値ばらつき
が無いときのＣ３およびＲ，の値（例えば、設計値）を
それぞれＣ＋ａ ｅ Ｒ２Ｏとし、このとき発振周波数
をｆｌｌｌとすれば、 ｆｌ。−Ｋ＋／Ｃ＋ｏ几、。 ・・・・・・・
・・（８）となるＯＫ、 、 Ｃ，。、 Ｒ，０の値
を適当に選ぶことで、 ｆ、。−＝ ｆｒ ・・・・・・・・・（９）
となる様に設計すれば、（８） 、 （９） 式よりｆ
ｒ ＝ Ｋｌ／ＣｔｏＲ＋ｏ −−−（１０）
となる〇 ところで、実際の回路では、ＶＣ０２８の抵抗Ｒ１の絶
対値ばらつきにより、一般にＲ１〜Ｒ３゜となる０しか
し、この場合においても、第４図のＰＬＬ ２９ が
ロック状態にあれば、常に次の関係式が成り立つ＠ ｆｒ ＝ Ｋｌ／ＣｌＲ１・・・・・−・−（１１）（
１Ｇ） ｌ （１１）式の比較から、Ｃ＋ｌ’Ｌｔ −
０１０Ｂ１ｇ１ −−−（１２）の関係が保たれ
るようにすることができることが解る◎すなわち、制御
信号３１により、可変容量ダイオードの容量値Ｃ３が Ｃ，−Ｃ，。Ｒ１゜／も ・・・・・・・・・（
１３）なる直をとるように変化することが解る０以上の
機構により％ ＰＬＬシステムが非動作時の０１馬積に
絶対値ばらつきが生じても、ＰＬＬ２９がロック状態に
入れば、該ばらつきは容量値Ｃ１の変化により吸収され
ｓ （１２）式の関係が成立するＯ 第４図のＶＣｏ ３０ において１発振周波数ｆ。
を決定する抵抗および容量の設計値Ｒ，０，Ｃ，。を、
ＶＣｏ ２ ｇ の抵抗Ｒ１゜およびＣ１゜と比精度良
く設計する◎すなわち１次の関係が成立するように設計
する０ ｎｔｏ−αＲ１（１１ｃｔｏ−βＣ１ｅ −・・・
・・・（１４）これをＩＣ回路に実装すると％ＶＣ０３
０の前記抵抗および容量の値−およびＣＩは前記ＶＣ０
２ｇの抵抗Ｒ１およびＣ８と比精度良く作成できるの
２で、次の関係が成立する◎ Ｒ１−αＲ１＊ ｃ、−βＣ８ したがりて、 Ｃ，ヘーαβＣ，Ｒ，・・・・・・・・・（１５）の関
係が成り立つ０ ココで、第４図に示す様に、ＶＣ０２ｇとｖｃｏａ。
ＶＣｏ ２ ｇ の抵抗Ｒ１゜およびＣ１゜と比精度良
く設計する◎すなわち１次の関係が成立するように設計
する０ ｎｔｏ−αＲ１（１１ｃｔｏ−βＣ１ｅ −・・・
・・・（１４）これをＩＣ回路に実装すると％ＶＣ０３
０の前記抵抗および容量の値−およびＣＩは前記ＶＣ０
２ｇの抵抗Ｒ１およびＣ８と比精度良く作成できるの
２で、次の関係が成立する◎ Ｒ１−αＲ１＊ ｃ、−βＣ８ したがりて、 Ｃ，ヘーαβＣ，Ｒ，・・・・・・・・・（１５）の関
係が成り立つ０ ココで、第４図に示す様に、ＶＣ０２ｇとｖｃｏａ。
を同一の制御信号３１で制御すれば、ＰＬＬ２９がロッ
ク状態に入ると１式（１２） Ｉ （１４） Ｉ （Ｉ
ｓ）より ｃ＊Ｒｔ−αβＣ，ａ。
ク状態に入ると１式（１２） Ｉ （１４） Ｉ （Ｉ
ｓ）より ｃ＊Ｒｔ−αβＣ，ａ。
一αβＣ１１１Ｒ１６
１Ｃ１Ｏ絢Ｏ
となり、ＶＣ０３０のＣ，Ｒ，積の絶対値ばらつきも吸
収される０このとき咳ＶＣＯの発振周波数ｆ。
収される０このとき咳ＶＣＯの発振周波数ｆ。
はばらつきの無い所望の発振周波数ｆ、。に一致するＯ
以上説明した様なＣＲ積絶対値ばらつきの自己補正シス
テムに詔いて、ＶＣ０２８あるいはｖｃｏ ａ ｏ
として、第２図に示す様なエミッタ結合形マルチ・バイ
ブレータを用いる事を考えると、回路構成に工夫が必殻
となる〇 〔発明の目的〕 本発明の目的は、第４図番こ示すシステムのｖｃｏ ｚ
ｓ および３０として用いることができ、かつＩＣ内
回路として好適な回路構成を有するエミッタ結合形マル
チ・バイブレータを提供するにある◎ 〔発明の概要〕 本発明の特徴は、従来のエミッタ結合形マルチーバイブ
レータの容量に代えて逆向きに直列接続されたパリキャ
ップ対を用い、中央接続部に制御電圧を印加する方式に
より、印加電圧を常に逆方向にすること、およびこの条
件を満たしながら制御電圧−ζよる可変が可能であるこ
とという条件を満足するエミッタ結合形マルチ・バイブ
レータを提供した点、および容量を自薦化したＣＲ積ば
らつき無ｌＩｌ整化回路に用いて好適なエミッタ結合形
マルチ・バイブレータを提供した点にある。
テムに詔いて、ＶＣ０２８あるいはｖｃｏ ａ ｏ
として、第２図に示す様なエミッタ結合形マルチ・バイ
ブレータを用いる事を考えると、回路構成に工夫が必殻
となる〇 〔発明の目的〕 本発明の目的は、第４図番こ示すシステムのｖｃｏ ｚ
ｓ および３０として用いることができ、かつＩＣ内
回路として好適な回路構成を有するエミッタ結合形マル
チ・バイブレータを提供するにある◎ 〔発明の概要〕 本発明の特徴は、従来のエミッタ結合形マルチーバイブ
レータの容量に代えて逆向きに直列接続されたパリキャ
ップ対を用い、中央接続部に制御電圧を印加する方式に
より、印加電圧を常に逆方向にすること、およびこの条
件を満たしながら制御電圧−ζよる可変が可能であるこ
とという条件を満足するエミッタ結合形マルチ・バイブ
レータを提供した点、および容量を自薦化したＣＲ積ば
らつき無ｌＩｌ整化回路に用いて好適なエミッタ結合形
マルチ・バイブレータを提供した点にある。
〔発明の実施例〕
以下に、本発明の一実施例を第１図により説明する０図
において、１６は抵抗、１フおよび１８は可変容量ダイ
オード、２０は可変容量ダイオード制御電圧印加端子で
ある０上記以外の符号は第２図と同−又は同等物を示す
０ 発振の原理は第２図の従来例と同様であるので詳細な説
明は省略する０ 本実ＩＩＡ例は、第１図に示されているように、可変容
量ダイオード１７詔よび１８のアノード側を共通とし、
カソード側をトランジスタ６のコレクタおよびトランジ
スタ７のコレクタにそれぞれ接続する０該２つの可変容
量ダイオード１７．１８は、完全に特注の揃ったものが
望ましいＯこのとき、該２つの可変容量ダイオードのカ
ソードの電位は、第３図（ト）および（６）に示す様な
変化をする０同図（４）、＠の平均電位は、いずれもｖ
ｏ。−２ＶＢ□である〇 今、端子２０から。
において、１６は抵抗、１フおよび１８は可変容量ダイ
オード、２０は可変容量ダイオード制御電圧印加端子で
ある０上記以外の符号は第２図と同−又は同等物を示す
０ 発振の原理は第２図の従来例と同様であるので詳細な説
明は省略する０ 本実ＩＩＡ例は、第１図に示されているように、可変容
量ダイオード１７詔よび１８のアノード側を共通とし、
カソード側をトランジスタ６のコレクタおよびトランジ
スタ７のコレクタにそれぞれ接続する０該２つの可変容
量ダイオード１７．１８は、完全に特注の揃ったものが
望ましいＯこのとき、該２つの可変容量ダイオードのカ
ソードの電位は、第３図（ト）および（６）に示す様な
変化をする０同図（４）、＠の平均電位は、いずれもｖ
ｏ。−２ＶＢ□である〇 今、端子２０から。
■、。＜ｖｏ。−２ｖ□ ・・・・・・・・・（
１６）なる関係を満足する様な電圧当。を印加すれば、
該２つの可変容量ダイオードには Ｖｊ −Ｖｏａ−２ＶＢｌ −Ｔｗｏ（＞Ｏ）なる電圧
Ｖｊが常に逆方向に印加されるＯよりて（１６）式を満
たす範囲で端子２０の印加電圧Ｖ、。
１６）なる関係を満足する様な電圧当。を印加すれば、
該２つの可変容量ダイオードには Ｖｊ −Ｖｏａ−２ＶＢｌ −Ｔｗｏ（＞Ｏ）なる電圧
Ｖｊが常に逆方向に印加されるＯよりて（１６）式を満
たす範囲で端子２０の印加電圧Ｖ、。
を変化させることにより、可変容量ダイオード１７．１
８の容量値を変化させることができ、第１図の回路の発
振周波数を変化させることができるＯ また、可変容量ダイオード１７．１８の接続方法は、第
５図の様にカソード側を共通にしても同様の動作状態が
得られる。ただし、このときは式（１６）に代り次の条
件式を満たすことが必要となるＯ ■、。〉ｖｏａ−２ＶＢ！・・・・・・・・・（６′）
条件式（６′）が満たされることにより、可変容量ダイ
オード印加電圧は逆方向に保たれる。
８の容量値を変化させることができ、第１図の回路の発
振周波数を変化させることができるＯ また、可変容量ダイオード１７．１８の接続方法は、第
５図の様にカソード側を共通にしても同様の動作状態が
得られる。ただし、このときは式（１６）に代り次の条
件式を満たすことが必要となるＯ ■、。〉ｖｏａ−２ＶＢ！・・・・・・・・・（６′）
条件式（６′）が満たされることにより、可変容量ダイ
オード印加電圧は逆方向に保たれる。
抵抗１６の値の選び方は制御電圧Ｖ、。と関連して選ぶ
必要がある。端子２０に印加される制御電圧Ｖ、。が直
流もしくは低周波であれば（ガえば。
必要がある。端子２０に印加される制御電圧Ｖ、。が直
流もしくは低周波であれば（ガえば。
ＰＬＬ 引込み後）、抵抗１６のインピーダンスを十
分大きく選ぶことで、可変容量側から制御端子２０側を
見たときのインピーダンスを等測的に無限大と見なすこ
とができる。このようにすると発振器の発振出力が端子
２０側へ漏れないという利点がある。
分大きく選ぶことで、可変容量側から制御端子２０側を
見たときのインピーダンスを等測的に無限大と見なすこ
とができる。このようにすると発振器の発振出力が端子
２０側へ漏れないという利点がある。
また、可変容量ダイオード１７および１Ｂの容量値ＣＩ
？ ＋ Ｃ１Ｂを１例えば、 Ｃｊ７” ｃｔｓ ” ｚｃ、。
？ ＋ Ｃ１Ｂを１例えば、 Ｃｊ７” ｃｔｓ ” ｚｃ、。
と選ぶことで、第２図の回路と同様の発振状態が得られ
る〇 端子２０に印加される電圧ｖ２゜が高周波信号で、それ
に応答して周波数が変化する様なＶＣＯを第１図におい
て実現することが必要な場合（例えばＰＬＬ 引込み過
程）には、抵抗１６と可変容量ダイオード１７．１８で
構成されるＬＰＦが問題となる０ Ｃｓｔ −Ｃ＋ｓ ”’ Ｃｊ ・・・・・
・・・・（１７）とすると、カットオフ周波数ｆ。は、
おおよそｆｏ−１／４πＣＪＲｓ ｓ ・・・・
・・・・・（ＩＢ）となる。このことを考慮して抵抗１
６の値Ｒｈａは選ばれなければならない〇 この様にして定数設計された第１図の発振器の発振周波
数は、（２）式に を代入することで次の様に求められる。
る〇 端子２０に印加される電圧ｖ２゜が高周波信号で、それ
に応答して周波数が変化する様なＶＣＯを第１図におい
て実現することが必要な場合（例えばＰＬＬ 引込み過
程）には、抵抗１６と可変容量ダイオード１７．１８で
構成されるＬＰＦが問題となる０ Ｃｓｔ −Ｃ＋ｓ ”’ Ｃｊ ・・・・・
・・・・（１７）とすると、カットオフ周波数ｆ。は、
おおよそｆｏ−１／４πＣＪＲｓ ｓ ・・・・
・・・・・（ＩＢ）となる。このことを考慮して抵抗１
６の値Ｒｈａは選ばれなければならない〇 この様にして定数設計された第１図の発振器の発振周波
数は、（２）式に を代入することで次の様に求められる。
ｒ ＝ Ｉｏ／２Ｃｊ（Ｖｏｏ ｖＡ） −−
−（ｚｏ）以上述べた本実施例によれば、次のような効
果がある〇 本実施例のエミッタ結合形マルチ・バイブレータは、Ｐ
ＬＬを基本原理とするＣＲ積絶対値ばらつき自己補正シ
ステムに用いるのに適している０すなわち、２個の可変
容量ダイオードの共通接続端子に、ＰＬＬ ２９ の
ＬＰＦ ２７ から出力された逆バイアスの制御′電
圧を印加するようにするだけの簡単な構成で、前記自己
補正システムのＶＣＯ２８およびＶＣＯ３０として通用
することができる。
−（ｚｏ）以上述べた本実施例によれば、次のような効
果がある〇 本実施例のエミッタ結合形マルチ・バイブレータは、Ｐ
ＬＬを基本原理とするＣＲ積絶対値ばらつき自己補正シ
ステムに用いるのに適している０すなわち、２個の可変
容量ダイオードの共通接続端子に、ＰＬＬ ２９ の
ＬＰＦ ２７ から出力された逆バイアスの制御′電
圧を印加するようにするだけの簡単な構成で、前記自己
補正システムのＶＣＯ２８およびＶＣＯ３０として通用
することができる。
この場合、ＶＣ０２ｇ として用いる場合は第１図の
発振器の端子２１に固定電圧を印加する０また。ＶＣＯ
３０として用いる場合は、端子２０に印加された制御信
号により発振中心周波数ｆｏのばらつきが補正された状
態で、端子２１に可変電圧源から適当な電圧を印加する
。このようにして。
発振器の端子２１に固定電圧を印加する０また。ＶＣＯ
３０として用いる場合は、端子２０に印加された制御信
号により発振中心周波数ｆｏのばらつきが補正された状
態で、端子２１に可変電圧源から適当な電圧を印加する
。このようにして。
ＶＣＯ本来の周波数可変動作を行なわせるようにすれば
よい。
よい。
また、本実施例によれば、前記可変容量ダイオードの共
通接続端子に接続された抵抗１６の値現。を適当な大き
さに選び抵抗１６と可変容量ダ ′イオード１７．１８
で構成されるＬＰＦのカットオフ局波数ｆ。（（１ｇ）
式参照）が所望の大きさになるようにすると、ＰＬＬ２
９のＬＰＦ ２７を前記抵抗１６と可変容量ダイオード
１７．１８で代用することができ、回路素子が節約でき
るという大きな効果がある。
通接続端子に接続された抵抗１６の値現。を適当な大き
さに選び抵抗１６と可変容量ダ ′イオード１７．１８
で構成されるＬＰＦのカットオフ局波数ｆ。（（１ｇ）
式参照）が所望の大きさになるようにすると、ＰＬＬ２
９のＬＰＦ ２７を前記抵抗１６と可変容量ダイオード
１７．１８で代用することができ、回路素子が節約でき
るという大きな効果がある。
本発明によれば、エミッタ結合形マルチ・バイブレータ
に組込まれる容量を、可変容量ダイオード化したので、
第４図のＣＲ積ばらつき自己補正シス亨ムにおけるＶＣ
ｏ ２ ｇ あるいはＶＣｏ ３０として用いること
ができるという効果がある。
に組込まれる容量を、可変容量ダイオード化したので、
第４図のＣＲ積ばらつき自己補正シス亨ムにおけるＶＣ
ｏ ２ ｇ あるいはＶＣｏ ３０として用いること
ができるという効果がある。
また、このため、高周波動作が必要なりＣＯを。
発振中心周波数ｆｏのばらつきを自己補正するシステム
のＩＣ内に完全に内蔵化する事が可能となった。さらに
、これによりＩＣピン数の削減、 ＶＣＯ発振中心周波
数ｆ。の調整工程削減ができ、経済性の向上を計ること
ができる。
のＩＣ内に完全に内蔵化する事が可能となった。さらに
、これによりＩＣピン数の削減、 ＶＣＯ発振中心周波
数ｆ。の調整工程削減ができ、経済性の向上を計ること
ができる。
また％ＶＣＯ２８とＶＣＯ３０を同様の構成の発振器を
用いるなどして両者の温特を揃えておけば。
用いるなどして両者の温特を揃えておけば。
温特の自己補正も同時になされ、性能の向上を計ること
ができる。
ができる。
フ
さらに、２個のｏＪ変容量ダイオードの共通接続点に接
続される抵抗の大きさを適当に選ぶと、該抵抗と可変容
量ダイオードとによりＬＰＦを兼用させることができる
０このため１回路部品が節約でき、回路構成が簡単にな
ると共に、経済的な効果が大きい。
続される抵抗の大きさを適当に選ぶと、該抵抗と可変容
量ダイオードとによりＬＰＦを兼用させることができる
０このため１回路部品が節約でき、回路構成が簡単にな
ると共に、経済的な効果が大きい。
第１図は本発明の一実施例の回路図、第２図は従来のエ
ミッタ結合形マルチ・バイブレータの回路図、第３図は
第１図および第２図の発振信号の波形図、第４図はＣＲ
ばらつき自己補正システムのブロック図、第５図は前記
実施例の一変形例の要部回路図を示す。 １７〜１８・・・可変容量ダイオード、１９・・・定電
圧源％ ２０・・・可変容量ダイオード制御電圧印加端
子、２１・・・周波数制御端子、２５・・・基準発振器
、２６・・・位相検波器％ ２７・・・ＬＰＦ、２Ｂ・
・・ＶＣＯ，２９・・・ＣＲばらつき自己補正信号発生
装置（ＰＬＬ シフ！、テム）、３ Ｇ ・ＶＣｏ
、 ３１−・・ＣＲばらつき自己補正信号〇 代理人 弁理士 平 木 道 夫第１図 ｃｃ 第 ５Ｗｉ 第２図 第３図
ミッタ結合形マルチ・バイブレータの回路図、第３図は
第１図および第２図の発振信号の波形図、第４図はＣＲ
ばらつき自己補正システムのブロック図、第５図は前記
実施例の一変形例の要部回路図を示す。 １７〜１８・・・可変容量ダイオード、１９・・・定電
圧源％ ２０・・・可変容量ダイオード制御電圧印加端
子、２１・・・周波数制御端子、２５・・・基準発振器
、２６・・・位相検波器％ ２７・・・ＬＰＦ、２Ｂ・
・・ＶＣＯ，２９・・・ＣＲばらつき自己補正信号発生
装置（ＰＬＬ シフ！、テム）、３ Ｇ ・ＶＣｏ
、 ３１−・・ＣＲばらつき自己補正信号〇 代理人 弁理士 平 木 道 夫第１図 ｃｃ 第 ５Ｗｉ 第２図 第３図
Claims (4)
- （１）発振に必要な正帰還回路を構成するために互いの
コレクタ反転出力を相手のベース入力とする一対のトラ
ンジスタと、該一対のトランジスタのコレクタ負荷抵抗
と、該一対のトランジスタのエミッタに接続された定電
流回路と、該一対のトランジスタの両エミッタ間に接続
されたタイミング容量より成るエミッタ結合形マルチバ
イブレータにおいて、アノード共通もしくはカソード共
通な一対の可変容量ダイオードを該タイミング容量とし
て用い、共通端子を該可変容量ダイオードの容量値を変
化させるための制御電圧印加端子とし、該共通端子と該
制御電圧印加端子との間に抵抗を接続したことを特徴と
するエミッタ結合形マルチ・バイブレータ。 - （２）前記可変容量ダイオードと前記抵抗とにより、ロ
ーパスフィルタを形成したことを特徴とする前記特許請
求の範囲第１項記載のエミッタ結合形マルチ・バイブレ
ータ。 - （３）前記エミッタ結合形マルチ・バイブレータを、Ｉ
Ｃ化したことを特徴とする前記特許請求の範囲第１項お
よび第２項のいずれかに記載のエミッタ結合形マルチ・
バイブレータ。 - （４）前記エミッタ結合形マルチ・バイブレータを、Ｃ
Ｒばらつき自己補正信号発生装置のＶＣＯに用いたこと
を特徴とする前記特許請求の範囲第１項〜第３項のいず
れかに記載のエミッタ結合形マルチ・バイブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60095737A JPH0659022B2 (ja) | 1985-05-04 | 1985-05-04 | Ｃｒ積ばらつき自己補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60095737A JPH0659022B2 (ja) | 1985-05-04 | 1985-05-04 | Ｃｒ積ばらつき自己補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61253919A true JPS61253919A (ja) | 1986-11-11 |
| JPH0659022B2 JPH0659022B2 (ja) | 1994-08-03 |
Family
ID=14145794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60095737A Expired - Lifetime JPH0659022B2 (ja) | 1985-05-04 | 1985-05-04 | Ｃｒ積ばらつき自己補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659022B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047692A1 (fr) * | 2006-10-18 | 2008-04-24 | Niigata Seimitsu Co., Ltd. | Circuit d'oscillation à réglage de tension |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028678U (ja) * | 1973-07-11 | 1975-04-02 | ||
| JPS5040057A (ja) * | 1973-08-15 | 1975-04-12 | ||
| JPS55151814A (en) * | 1979-05-16 | 1980-11-26 | Sony Corp | Oscillating circuit |
| JPS581324A (ja) * | 1981-06-26 | 1983-01-06 | Hitachi Ltd | 集積化マルチバイブレ−タ |
-
1985
- 1985-05-04 JP JP60095737A patent/JPH0659022B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028678U (ja) * | 1973-07-11 | 1975-04-02 | ||
| JPS5040057A (ja) * | 1973-08-15 | 1975-04-12 | ||
| JPS55151814A (en) * | 1979-05-16 | 1980-11-26 | Sony Corp | Oscillating circuit |
| JPS581324A (ja) * | 1981-06-26 | 1983-01-06 | Hitachi Ltd | 集積化マルチバイブレ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047692A1 (fr) * | 2006-10-18 | 2008-04-24 | Niigata Seimitsu Co., Ltd. | Circuit d'oscillation à réglage de tension |
| JP2008103888A (ja) * | 2006-10-18 | 2008-05-01 | Niigata Seimitsu Kk | 電圧制御発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0659022B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4131861A (en) | Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop | |
| US6285262B1 (en) | Frequency divider, a phase lock oscillator and a flip-flop circuit using the frequency divider | |
| JP3150363B2 (ja) | 電圧制御平衡発振器回路 | |
| KR19990025790A (ko) | 다중궤환 루프 링발진기 및 그 지연셀 | |
| US4581593A (en) | Variable frequency oscillating circuit | |
| US4492934A (en) | Voltage controlled oscillator with linear characteristic | |
| JPH0752838B2 (ja) | 集積回路 | |
| US3742384A (en) | Variable frequency oscillator | |
| US4301422A (en) | Frequency synthesizer | |
| US4587500A (en) | Variable reactance circuit producing negative to positive varying reactance | |
| US4975662A (en) | Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range | |
| US5185584A (en) | Phase locked loop (PLL) circuit having enhanced frequency selection range | |
| US4990872A (en) | Variable reactance circuit producing negative to positive varying reactance | |
| JPH029216A (ja) | 電圧制御発振器 | |
| EP0412435A2 (en) | Voltage-controlled variable oscillator, in particular for phase-lock loops | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| JPS61253919A (ja) | Ｃｒ積ばらつき自己補正装置 | |
| US6993106B1 (en) | Fast acquisition phase locked loop using a current DAC | |
| US2797328A (en) | Transistor oscillator | |
| US4517533A (en) | Integrated crystal VCO | |
| JPH03190413A (ja) | 電圧制御発振器 | |
| JPH0125247B2 (ja) | ||
| JPS6021602A (ja) | 可変周波数水晶発振回路 | |
| JPH02302115A (ja) | フィルタ回路 | |
| JPH03252206A (ja) | 可変周波数発振器 |