JPS61253917A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61253917A JPS61253917A JP60095219A JP9521985A JPS61253917A JP S61253917 A JPS61253917 A JP S61253917A JP 60095219 A JP60095219 A JP 60095219A JP 9521985 A JP9521985 A JP 9521985A JP S61253917 A JPS61253917 A JP S61253917A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fuse
- resistor
- oscillation
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、システムクロック信号を発生する発振回路
を内層した半導体集積回路に関するものである。
を内層した半導体集積回路に関するものである。
従来の半導体集積回路において内厳される発振回路社、
第３図に示すように、３段インバータで形成されている
マルチバイブレータによって構成されている。この発振
回路は、３個のインバータ１１〜１３と容量１４および
抵抗１５によって構成されるもので、容量１４および抵
抗１５の値によって、その発振周波数が補正されるよう
Ｋなりている。すなわち、この回路にあっては第４図で
示すように、Ｂ点電位およびＣ点電位がそれぞれ、Ｏｖ
およびｖｃｃ（電源電圧）のとき、容量１４が抵抗１５
ｆｌＣよって充電され続けるためＡ点電位が止具する。
第３図に示すように、３段インバータで形成されている
マルチバイブレータによって構成されている。この発振
回路は、３個のインバータ１１〜１３と容量１４および
抵抗１５によって構成されるもので、容量１４および抵
抗１５の値によって、その発振周波数が補正されるよう
Ｋなりている。すなわち、この回路にあっては第４図で
示すように、Ｂ点電位およびＣ点電位がそれぞれ、Ｏｖ
およびｖｃｃ（電源電圧）のとき、容量１４が抵抗１５
ｆｌＣよって充電され続けるためＡ点電位が止具する。
このＡ点電位がインバータ１１のしきい値電圧ｖＴに到
達すると、インバータ１１〜１３は反転しＢ点電位およ
びＣ点電位は、それぞれＶＣＣおよびＯＶとなる。ここ
で、Ａ点電位は容量Ｊ４によシＢ点電位の変化分ＶＣＣ
だけ持ち上げられた電位から時間ｔ１の間に抵抗１５を
介しての放電によシｖＴ＋ｖｃｃからｖＴまで降下し、
インバータ１１〜１３を再度反転させて、Ｂ点電位およ
びＣ点電位は、それぞれＯｖおよびｖｃｃとなる。ここ
でＡ点電位は容量Ｊ４によシＢ点電位の変化分ｖＣｃだ
け持ち下げられた電位から時間ｔ、の間に、抵抗１５ｔ
−介しての充電によ！ｌ”Ｔ −ｖｃｃからｖＴｌで上
昇し、再々度インバータ１１〜１３を反転させる。
達すると、インバータ１１〜１３は反転しＢ点電位およ
びＣ点電位は、それぞれＶＣＣおよびＯＶとなる。ここ
で、Ａ点電位は容量Ｊ４によシＢ点電位の変化分ＶＣＣ
だけ持ち上げられた電位から時間ｔ１の間に抵抗１５を
介しての放電によシｖＴ＋ｖｃｃからｖＴまで降下し、
インバータ１１〜１３を再度反転させて、Ｂ点電位およ
びＣ点電位は、それぞれＯｖおよびｖｃｃとなる。ここ
でＡ点電位は容量Ｊ４によシＢ点電位の変化分ｖＣｃだ
け持ち下げられた電位から時間ｔ、の間に、抵抗１５ｔ
−介しての充電によ！ｌ”Ｔ −ｖｃｃからｖＴｌで上
昇し、再々度インバータ１１〜１３を反転させる。
このような動作を繰シ返し、マルチパイプレークとして
作動し、その周期ｔｌ＊ｔ２ １発振周波数ｆは、（１
）式で与えられる。
作動し、その周期ｔｌ＊ｔ２ １発振周波数ｆは、（１
）式で与えられる。
ここで、ｖｃｃ＝電源電圧
■Ｔ＝インバータのしきい値電圧
Ｃ＝＋＝容量１４の容量値
Ｒ；抵抗１５の抵抗値
また、第４図における最大電圧ｖｒｎ、工および最低電
圧ｖｍｉｎは、 ｖｒｎ１ｘ＝ｖＴ＋ｖｃｃ ｖｍｉｎ ＝ｖ？ −ｖＣＣ と表わせる。
圧ｖｍｉｎは、 ｖｒｎ１ｘ＝ｖＴ＋ｖｃｃ ｖｍｉｎ ＝ｖ？ −ｖＣＣ と表わせる。
電圧特性を一定に抑えるために、インバータ１１〜１３
のしきい値電圧をＶ２ｖｃｃとしたときの発振周波数は
（２）式で与えられる。
のしきい値電圧をＶ２ｖｃｃとしたときの発振周波数は
（２）式で与えられる。
しかしながら、（２）式において容量Ｃや抵抗Ｒは、そ
れぞれ±１０係、±４０％程度のばらつきがあるため発
振周波数は、±５０％程度ばらついてしまう。従って集
積回路内に内蔵する場合は、外付端子１６および１７を
設は抵抗１５によシ調整して所望の周波数を得ている。
れぞれ±１０係、±４０％程度のばらつきがあるため発
振周波数は、±５０％程度ばらついてしまう。従って集
積回路内に内蔵する場合は、外付端子１６および１７を
設は抵抗１５によシ調整して所望の周波数を得ている。
この発明は上記のような点に鑑みなされたもので、外付
けの抵抗によりて発振周波数を調整するようなことがな
く、集積回路内部で発振周波数が調整設定されるような
発振回路が内蔵され、外付端子数が効果的に減少される
ようにする発振器内蔵の半導体集積回路を提供しようと
するもの。
けの抵抗によりて発振周波数を調整するようなことがな
く、集積回路内部で発振周波数が調整設定されるような
発振回路が内蔵され、外付端子数が効果的に減少される
ようにする発振器内蔵の半導体集積回路を提供しようと
するもの。
すなわち、この発明に係る半導体集積回路にあっては１
発振回路の発振周波数の設定要素となる容量Ｃおよび抵
抗Ｒの少なくとも容量Ｃｔ−複数の並列接続した容量Ｃ
ｉによって構成すると共に、これら複数の容量Ｃｉは、
それぞれヒユーズによって接続設定され、これらヒユー
ズを選択的に切断することによりて、上記容量Ｃの値が
設定されるようにするものである。
発振回路の発振周波数の設定要素となる容量Ｃおよび抵
抗Ｒの少なくとも容量Ｃｔ−複数の並列接続した容量Ｃ
ｉによって構成すると共に、これら複数の容量Ｃｉは、
それぞれヒユーズによって接続設定され、これらヒユー
ズを選択的に切断することによりて、上記容量Ｃの値が
設定されるようにするものである。
このように構成される半導体集積回路にあっては内蔵さ
れる発振回路の発振周波数を決定する容量Ｃおよび抵抗
Ｒの少なくとも容量Ｃは複数の容量Ｃｉによって構成さ
れ、これら容量Ｃｉは、それぞれヒユーズによって回路
内に接続設定されるようになりている。したがって、こ
のような集積回路が形成された後に、上記発振回路の発
振周波数を監視しながら、上記ヒユーズを選択的に溶断
することによって、内蔵発振回路の発振周波数が微調に
調整設定できるものであシ、外付は抵抗等を用いること
なく、システムクロック信号を発振する発振回路を完全
に内蔵した半導体集積回路が構成されるようになるもの
である。
れる発振回路の発振周波数を決定する容量Ｃおよび抵抗
Ｒの少なくとも容量Ｃは複数の容量Ｃｉによって構成さ
れ、これら容量Ｃｉは、それぞれヒユーズによって回路
内に接続設定されるようになりている。したがって、こ
のような集積回路が形成された後に、上記発振回路の発
振周波数を監視しながら、上記ヒユーズを選択的に溶断
することによって、内蔵発振回路の発振周波数が微調に
調整設定できるものであシ、外付は抵抗等を用いること
なく、システムクロック信号を発振する発振回路を完全
に内蔵した半導体集積回路が構成されるようになるもの
である。
以下図面を参照してこの発明の一実施例を説明する。第
１図は半導体集積回路に内蔵される発振回路の構成を示
したもので、３個の直列したインバータ２１．２２，２
３．容量Ｃｏおよび抵抗ＲｏＶＣヨってマルチバイブレ
ータ回路が構成される。
１図は半導体集積回路に内蔵される発振回路の構成を示
したもので、３個の直列したインバータ２１．２２，２
３．容量Ｃｏおよび抵抗ＲｏＶＣヨってマルチバイブレ
ータ回路が構成される。
上記容量Ｃｏに対しては１周波数補正用の複数の容量Ｃ
ｉ（Ｃｉ、Ｃｓ・・・）が設定されるもので、これら容
量Ｃｉは、それぞれノア？” ） Ｎ Ｒ１＊ Ｎ
Ｒｚ ＃・・・を介して直列に接続され、これら直列回
路がインバータ２２に並列に接続されるようになってい
る。そして、上記ノアグー） ＮＲｌｍ ＮＲＢ 。
ｉ（Ｃｉ、Ｃｓ・・・）が設定されるもので、これら容
量Ｃｉは、それぞれノア？” ） Ｎ Ｒ１＊ Ｎ
Ｒｚ ＃・・・を介して直列に接続され、これら直列回
路がインバータ２２に並列に接続されるようになってい
る。そして、上記ノアグー） ＮＲｌｍ ＮＲＢ 。
・・・に対しては、それぞれダート信号発生回路２４ｇ
、２４ｂ・・・からｆｆ−）信号が与えられるように
なっている。
、２４ｂ・・・からｆｆ−）信号が与えられるように
なっている。
また、上記抵抗Ｒｏに対しては、並列に補正用の抵抗Ｒ
１が接続されているもので、この抵抗Ｒ１には直列にし
てモススイッチ２５が接続されている。そして、このモ
ススイッチ２５に対し【は、スイッチ信号発生回路２６
からの信号が供給されているもので、このスイッチ信号
がハイレベルの時は、モススイッチ２５がオフ状態に設
定され、また、ローレベルの時は、スイッチ指令が与え
られ、このスイッチ２５がオン制御されるようになって
いる。
１が接続されているもので、この抵抗Ｒ１には直列にし
てモススイッチ２５が接続されている。そして、このモ
ススイッチ２５に対し【は、スイッチ信号発生回路２６
からの信号が供給されているもので、このスイッチ信号
がハイレベルの時は、モススイッチ２５がオフ状態に設
定され、また、ローレベルの時は、スイッチ指令が与え
られ、このスイッチ２５がオン制御されるようになって
いる。
第２図は、ノアダートＮＲ，、ＮＲ雪、・・・にゲート
信号を与えるｆｆ−）信号発生回路２４の構成を示すも
のであシ、端子３０からの電圧信号が。
信号を与えるｆｆ−）信号発生回路２４の構成を示すも
のであシ、端子３０からの電圧信号が。
ポリシリコンヒユーズ３１を介してノアｆ−）ＮＨＫ供
給されるようになっている。そして、このヒユーズ３１
の回路には、ゾルアップ抵抗３２が接続され、さらにダ
イオード３３．抵抗３４、入力保護ダイオード３５，３
６．プルダウン抵抗３７が接続されている。
給されるようになっている。そして、このヒユーズ３１
の回路には、ゾルアップ抵抗３２が接続され、さらにダ
イオード３３．抵抗３４、入力保護ダイオード３５，３
６．プルダウン抵抗３７が接続されている。
すなわち端子３０がオープン状態のときは、ゾルアップ
抵抗３２の働きによジノアゲ−）ＮＲへの出力はハイレ
ベルになる。
抵抗３２の働きによジノアゲ−）ＮＲへの出力はハイレ
ベルになる。
また、この回路において端子３０に電源電圧範囲外の過
電圧を印加すると、大電流がポリシリコンヒユーズ３１
を介してダイオード３３に流れるにしたがって、Ｉリシ
リコンヒューズ３１が切断されるようになっている。こ
のように。
電圧を印加すると、大電流がポリシリコンヒユーズ３１
を介してダイオード３３に流れるにしたがって、Ｉリシ
リコンヒューズ３１が切断されるようになっている。こ
のように。
ポリシリコンヒユーズ３１が切断されると、プルアップ
抵抗３２が回路から切シ離されるようになシ、したがっ
てノアゲートＮＲへの出力信号はローレベルに固定され
る。
抵抗３２が回路から切シ離されるようになシ、したがっ
てノアゲートＮＲへの出力信号はローレベルに固定され
る。
ここで、スイッチ２５に対して指令を与え・るスイッチ
信号発生回路２６も上記第２図で示した回路と同様に構
成される。
信号発生回路２６も上記第２図で示した回路と同様に構
成される。
すなわち、上記のように構成される半導体発振器にあっ
ては、初期の未設定の状態にあっては、ダート信号発生
回路ｊ ４ ａ ｍ ２４ ｂ ｅ・・・お、よびスイ
ッチ信号発生回路２６は、初期設定状態、す々わち第２
図におけるポリシリコンヒユーズ３１が溶断されていな
い状態にある。したがりて、上記信号発生回路２４＊＋
２４ｂｅ・・・および２６からの出力信号は、ノ１イレ
ベルとなっている。シ九がりて、モススイッチ２５が。
ては、初期の未設定の状態にあっては、ダート信号発生
回路ｊ ４ ａ ｍ ２４ ｂ ｅ・・・お、よびスイ
ッチ信号発生回路２６は、初期設定状態、す々わち第２
図におけるポリシリコンヒユーズ３１が溶断されていな
い状態にある。したがりて、上記信号発生回路２４＊＋
２４ｂｅ・・・および２６からの出力信号は、ノ１イレ
ベルとなっている。シ九がりて、モススイッチ２５が。
オフになシ抵抗Ｒ１の回路は、カットされている。また
、ノアグー） Ｎａｔ Ｉ ＮＲ１＃・・・の各出力は
、ローレベルとなシ容量ＣｉｍＣｌ５・・・は、カット
された状態となっている。したがって、この状態では、
この発振回路の発振動作は抵抗Ｒｏと容量Ｃｏのみで行
なわれ、他の容量Ｃｉ＊ Ｃｉ＊・・・は接地容量にな
っている。このため、この場合の最大電圧ｖｍａｘ’最
低電圧ｖｍｉｎ９周期ｔｔ ａｔ雪 １発振周波数ｆ
ＴＹＰは以下の式で与えられる。
、ノアグー） Ｎａｔ Ｉ ＮＲ１＃・・・の各出力は
、ローレベルとなシ容量ＣｉｍＣｌ５・・・は、カット
された状態となっている。したがって、この状態では、
この発振回路の発振動作は抵抗Ｒｏと容量Ｃｏのみで行
なわれ、他の容量Ｃｉ＊ Ｃｉ＊・・・は接地容量にな
っている。このため、この場合の最大電圧ｖｍａｘ’最
低電圧ｖｍｉｎ９周期ｔｔ ａｔ雪 １発振周波数ｆ
ＴＹＰは以下の式で与えられる。
ｔ１＝ｔ。
−”−ｆｒｒｐ ＝□
ｔｌ＋を雪
＝
・・・・・−・・・・・・・・（３）
ここで％ｖｃｃＮ電源電圧
ｖＴ−インバータのしきい値電圧
Ｒｏ！抵抗Ｒｏの抵抗値
Ｃｉ＝容量Ｃｏの容量値
Ｃ’ｘ等価浮遊容量Ｃ′の容量値
ここで、上記半導体発振回路に６りては容量ＣＢ −
Ｃ２ｍ”・がカットされた状態で、目的とする周波数よ
り高い発振周波数が得られるように基本設計されている
ものであシ、もしこの場合の発振周波数が、目的周波数
よシ低い場合には、補正用の抵抗Ｒ１を挿入するととｋ
よりて。
Ｃ２ｍ”・がカットされた状態で、目的とする周波数よ
り高い発振周波数が得られるように基本設計されている
ものであシ、もしこの場合の発振周波数が、目的周波数
よシ低い場合には、補正用の抵抗Ｒ１を挿入するととｋ
よりて。
その発振周波数が目的周波数よシ高い発振周波数となる
ように設計されてｂる。
ように設計されてｂる。
すなわち、ｅ−）信号発生回路ｚｔｈ、１４ｂｍ・・・
およびスイッチ信号回路２６からの出力信号がハイレベ
ルの状態で、その発振周波数が所望の値よシ低い場合に
は、スイッチ信号発生回路２６からの出力信号をローレ
ベルにセットしてモススイッチ２５をオンに制御し、抵
抗Ｒｏに対しＲ１が並列に作用するようＫして、発振周
波数を高くする。この時の発振周波数ｆｍ＆Ｘは（４）
式で与えられる。
およびスイッチ信号回路２６からの出力信号がハイレベ
ルの状態で、その発振周波数が所望の値よシ低い場合に
は、スイッチ信号発生回路２６からの出力信号をローレ
ベルにセットしてモススイッチ２５をオンに制御し、抵
抗Ｒｏに対しＲ１が並列に作用するようＫして、発振周
波数を高くする。この時の発振周波数ｆｍ＆Ｘは（４）
式で与えられる。
・・・・・・・・・（４）
を九１発振周波数が所望の値よシ高い場合には、ｆ−）
信号発生回路７４ ｍ 、 ２４ ｂ ＊・・・を適宜
選択して、その出力をローレベルにセットして、容量Ｃ
Ｉ ＩＣｉ＃・・・を選択的に接続設定されるようＫ
して、補正容量を増加させて発振周波数を観測する。そ
して発振周波数が所望の値まで低くするように調整する
。この時の発振周波数Ｚｍｉｎは、（５）式で示される
。
信号発生回路７４ ｍ 、 ２４ ｂ ＊・・・を適宜
選択して、その出力をローレベルにセットして、容量Ｃ
Ｉ ＩＣｉ＃・・・を選択的に接続設定されるようＫ
して、補正容量を増加させて発振周波数を観測する。そ
して発振周波数が所望の値まで低くするように調整する
。この時の発振周波数Ｚｍｉｎは、（５）式で示される
。
・・−・・・・・・・・（５）
従って発振周波数が所望の値よ〕高い場合には（３）式
で与えられるｆＴｙｐから（５）式で与えられるｆｍｉ
ｎの間の所望の周波数に設定することができるもので、
例えば１周波数調整精度を±０．４優程度にすることは
容易である。
で与えられるｆＴｙｐから（５）式で与えられるｆｍｉ
ｎの間の所望の周波数に設定することができるもので、
例えば１周波数調整精度を±０．４優程度にすることは
容易である。
半導体集積回路によりて構成された発振周波数補正用の
容量、あるいは抵抗の値が簡単なヒ、 −Ｊｅ溶断作業
によりて、微調整できるようになるものであシ、シたが
って外付けの補正用抵抗等を用いることなく、内蔵発振
回路の発振周波数を所定の値に調整設定できるものであ
る。
容量、あるいは抵抗の値が簡単なヒ、 −Ｊｅ溶断作業
によりて、微調整できるようになるものであシ、シたが
って外付けの補正用抵抗等を用いることなく、内蔵発振
回路の発振周波数を所定の値に調整設定できるものであ
る。
したがって、この集積回路にありては、発振周波数調整
用の外付は抵抗、さらＫそのための端子を不要とするも
のである。
用の外付は抵抗、さらＫそのための端子を不要とするも
のである。
第１図はこの発明の一実施例に係る半導体集積回路に内
蔵される発振回路を説明する回路図、第２図は上記発振
回路で使用されるｆ−）信号発生回路を示す回路図、第
３図は従来から知られているマルチバイブレータを示す
回路図、第＋番図は上記マルチバイブレータの動作を説
明する信号波形図。 ２１ｍ２！！、：ｆ！３−・・インバータ、２４ａ。 ２４ｂ、２４噛・・・ｒ−）信号発振回路、２５・・・
モススイッチ、２６−・・スイッチ信号発生回路、ＲＯ
Ｉ Ｒ１・・・抵抗、Ｃｏ，Ｃｉ、ｃ雪 、Ｃ婁・・・
容量、Ｃ′・・・等価浮遊容量、ＮＩＪ ｔＮＲ＝ ５
ＮＲ１ｍノアｒ−ト。 第２ＷＡ 第３図 第４［ 閂牛…
蔵される発振回路を説明する回路図、第２図は上記発振
回路で使用されるｆ−）信号発生回路を示す回路図、第
３図は従来から知られているマルチバイブレータを示す
回路図、第＋番図は上記マルチバイブレータの動作を説
明する信号波形図。 ２１ｍ２！！、：ｆ！３−・・インバータ、２４ａ。 ２４ｂ、２４噛・・・ｒ−）信号発振回路、２５・・・
モススイッチ、２６−・・スイッチ信号発生回路、ＲＯ
Ｉ Ｒ１・・・抵抗、Ｃｏ，Ｃｉ、ｃ雪 、Ｃ婁・・・
容量、Ｃ′・・・等価浮遊容量、ＮＩＪ ｔＮＲ＝ ５
ＮＲ１ｍノアｒ−ト。 第２ＷＡ 第３図 第４［ 閂牛…
Claims (1)
- 集積回路に組み込み構成された抵抗Ｒｏおよび容量Ｃ
＿ｏによって構成された発振回路と、上記発振回路を構
成する容量Ｃ＿ｏに対応して上記発振回路の発振周波数
補正用として上記集積回路に組み込まれた少なくとも１
つの容量Ｃ＿ｉと、この容量Ｃ＿ｉの上記発振回路へ挿
入接続されるか否かを選択する選択手段とを具備し、こ
の選択手段は、過電圧を印加供給することによって溶断
されるヒューズを含んで構成するようにしたことを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60095219A JPS61253917A (ja) | 1985-05-02 | 1985-05-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60095219A JPS61253917A (ja) | 1985-05-02 | 1985-05-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61253917A true JPS61253917A (ja) | 1986-11-11 |
Family
ID=14131629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60095219A Pending JPS61253917A (ja) | 1985-05-02 | 1985-05-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61253917A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0644554A2 (en) * | 1993-09-01 | 1995-03-22 | Nec Corporation | Noise tolerant code setting circuit |
| EP0986105A1 (en) * | 1998-09-07 | 2000-03-15 | STMicroelectronics S.r.l. | Electronic circuit for trimming integrated circuits |
| JP2007096882A (ja) * | 2005-09-29 | 2007-04-12 | Kyocera Kinseki Corp | 圧電発振器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498638A (en) * | 1977-10-14 | 1979-08-03 | Vaisala Oy | Electronic selector switch used for radiozonde |
| JPS54139449A (en) * | 1978-04-17 | 1979-10-29 | Vdo Schindling | Device for converting resistive*capacitive or inductive oscillator forming amount to frequency |
| JPS56112116A (en) * | 1980-02-12 | 1981-09-04 | Fujitsu General Ltd | Oscillation circuit |
-
1985
- 1985-05-02 JP JP60095219A patent/JPS61253917A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498638A (en) * | 1977-10-14 | 1979-08-03 | Vaisala Oy | Electronic selector switch used for radiozonde |
| JPS54139449A (en) * | 1978-04-17 | 1979-10-29 | Vdo Schindling | Device for converting resistive*capacitive or inductive oscillator forming amount to frequency |
| JPS56112116A (en) * | 1980-02-12 | 1981-09-04 | Fujitsu General Ltd | Oscillation circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0644554A2 (en) * | 1993-09-01 | 1995-03-22 | Nec Corporation | Noise tolerant code setting circuit |
| EP0644554A3 (en) * | 1993-09-01 | 1998-03-18 | Nec Corporation | Noise tolerant code setting circuit |
| EP0986105A1 (en) * | 1998-09-07 | 2000-03-15 | STMicroelectronics S.r.l. | Electronic circuit for trimming integrated circuits |
| JP2007096882A (ja) * | 2005-09-29 | 2007-04-12 | Kyocera Kinseki Corp | 圧電発振器 |
| JP4724519B2 (ja) * | 2005-09-29 | 2011-07-13 | 京セラキンセキ株式会社 | 圧電発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284109B1 (ko) | 피크-피크 전압제어를 갖는 정밀 rc 발진기 | |
| US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
| EP0144158B1 (en) | Integrated circuit timing apparatus | |
| US5847586A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| US4296338A (en) | Power on and low voltage reset circuit | |
| US4723114A (en) | Method and circuit for trimming the frequency of an oscillator | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| US4524333A (en) | Phase-locked loop using integrated switched filter | |
| US7502264B2 (en) | On-chip EE-PROM programming waveform generation | |
| US6320809B1 (en) | Low voltage level power-up detection circuit | |
| US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
| US5498989A (en) | Integrated circuit one shot with extended length output pulse | |
| JPS61253917A (ja) | 半導体集積回路 | |
| JPH02119427A (ja) | 出力バッファ回路 | |
| US4465983A (en) | CMOS Oscillator having positive feedback capacitor charged and discharged with constant currents | |
| US5473278A (en) | Filter circuit including a switch circuit inserted between input terminal and RC filter | |
| US6356139B1 (en) | Reference voltage generator | |
| US6590463B2 (en) | RC oscillator circuit with stable output frequency | |
| KR0167228B1 (ko) | 파워 온 리셋트 회로 | |
| JPH0124983Y2 (ja) | ||
| JPH0730382A (ja) | 電圧制御発振器 | |
| JPH0685622A (ja) | 発振回路 | |
| JPH0119472Y2 (ja) | ||
| JPH05235282A (ja) | 半導体集積回路 | |
| JPH0677732A (ja) | 水晶発振器とその発振周波数調整方法 |