JPS61253567A - Data input and output system - Google Patents

Data input and output system

Info

Publication number
JPS61253567A
JPS61253567A JP60095578A JP9557885A JPS61253567A JP S61253567 A JPS61253567 A JP S61253567A JP 60095578 A JP60095578 A JP 60095578A JP 9557885 A JP9557885 A JP 9557885A JP S61253567 A JPS61253567 A JP S61253567A
Authority
JP
Japan
Prior art keywords
output
data input
input
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60095578A
Other languages
Japanese (ja)
Inventor
Kazuhiro Akiyama
秋山 和浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60095578A priority Critical patent/JPS61253567A/en
Publication of JPS61253567A publication Critical patent/JPS61253567A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform the input and output of data at a high speed in an operating system for multiple users and tasks by registering previously an address to an input/output segment of a memory control table to specify an input/output exclusive memory area of each process. CONSTITUTION:An address is registered to a segment (n+1) for data input/ output within a memory control table 2 to specify a data input/output subject memory area A of a process (a). While the addresses are registered to the segments (n+2) and (n+3) to specify the data input/output subject memory areas B and C of processes (b) and (c) respectively. When the process (a) is switched to the process (b), a scheduler 6 is switched and a data input/output controller 3 reads the address of the area B out of the segment (n+2). Then the data input/output is carried out between the area B of a memory 1 and a peripheral device, e.g., a floppy disk 5 desired by the process (b).

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、UNIXのようなマルチユーザ、マルチタス
クのオペレーティングシステム(O3)に好適なデータ
入出力方式(物理入出力方式)に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a data input/output method (physical input/output method) suitable for a multi-user, multi-task operating system (O3) such as UNIX.

[発明の技術的背景] 従来、O8によるデータ入出力は第2図に示すような構
成にて行なわれていた。符合a、b、cはデータ入出力
を行なおうとしているプロセスを示し、メモリ1の領域
A1B、Cは各プロセスa1bScが専用に使用するデ
ータ入出力対象メモリ領域である。メモリ管理テーブル
2は上記各プロセスのデータ入出力用のセグメント1〜
nと入出力セグメント21とを有している。但し、上記
入出力セグメントには、現在データ入出力をしようとす
るプロセスに対応するメモリ領域を特定するアドレスが
、O8によって書き込まれる。データ入出力コントロー
ラ3は磁気ディスク4やフロツピ−ディスク5等の周辺
機器を接続している。更に、このデータ入出力コントロ
ーラ3はメモリ管理テーブル2の入出力用セグメント2
1に書き込まれているアドレスを読み込んで、このアド
レスで指定されたメモリ1のメモリ領域と、プロセスが
希望する特定の周辺機器間とのデータ入出力を制御する
[Technical Background of the Invention] Conventionally, data input/output using an O8 has been performed using a configuration as shown in FIG. Symbols a, b, and c indicate processes attempting to perform data input/output, and areas A1B and C of memory 1 are memory areas for data input/output that are used exclusively by each process a1bSc. Memory management table 2 has segments 1 to 1 for data input/output of each of the above processes.
n and an input/output segment 21. However, in the input/output segment, an address specifying the memory area corresponding to the process currently attempting to input/output data is written by O8. The data input/output controller 3 is connected to peripheral devices such as a magnetic disk 4 and a floppy disk 5. Furthermore, this data input/output controller 3 controls the input/output segment 2 of the memory management table 2.
1 is read, and data input/output between the memory area of memory 1 specified by this address and a specific peripheral device desired by the process is controlled.

例えば、メモリ管理テーブル2の入出力用セグメント2
1にメモリ領域Aのアドレスが書き込まれていた場合で
、プロセスaが磁気ディスク4とのデータ入出力を行な
いたい場合、データ入出力コントローラ3はメモリ領域
Aと磁気ディスク4間のデータ入出力伝送路を形成して
、データの入出力を行う。
For example, input/output segment 2 of memory management table 2
If the address of memory area A is written in memory area A and process a wants to perform data input/output with magnetic disk 4, data input/output controller 3 performs data input/output transmission between memory area A and magnetic disk 4. It forms a path and performs data input and output.

従って、プロセススイッチ(データ入出力を行なうプロ
セスが変化すること)が起きると、O8がデータ入出力
の対象となるメモリ領域を特定するアドレスをメモリ管
理テーブル2内の入出力用セグメント21に書き込んで
から、上記データの入出力が開始される。
Therefore, when a process switch (a change in the process that performs data input/output) occurs, O8 writes the address that specifies the memory area to which data is input/output into the input/output segment 21 in the memory management table 2. The input/output of the above data starts from here.

[背景技術の問題点コ ところで、上記のような従来のデータ入出力装置をtJ
NIXのようなマルチユーザ、マルチタスクのO8にて
コントロールする場合、データ入出力を行うプロセスが
複数個生じる。この為、これら複数のプロセスに対応し
た複数のメモリ領域と周辺機器間におけるデータ入出力
を同時に行なおうとすると、メモリ管理テーブル2の入
出力用セグメント21の書き換えが上記プロセススイッ
チの都度起こり、この書き換え時間のロスによって、デ
ータ入出力の速度が低下するという欠点があった。
[Problems in the Background Art] By the way, the conventional data input/output device as described above is
When controlling with a multi-user, multi-tasking O8 such as NIX, a plurality of processes are generated to input and output data. Therefore, if you try to input/output data between multiple memory areas corresponding to these multiple processes and peripheral devices at the same time, the input/output segment 21 of the memory management table 2 will be rewritten each time the process switch is performed. The disadvantage is that the data input/output speed decreases due to the loss of rewriting time.

[発明の目的] 本発明の目的は、上記の欠点に鑑み、マルチユーザ、マ
ルチタスクのオペレーティングシステム下におけるデー
タ入出力の高速化を図るデータ入出力方式を提供するこ
とにある。
[Object of the Invention] In view of the above drawbacks, an object of the present invention is to provide a data input/output method that speeds up data input/output under a multi-user, multi-task operating system.

[発明の概要] 本発明は、メモリ管理テーブルに複数の入出力用セグメ
ントを用意し、複数のプロセスが生じた場合、各プロセ
スの入出力専用のメモリ領域を特定するアドレスを予め
前記入出力用セグメントに登録しておき、プロセススイ
ッチがおきた場合は、対応するアドレスをデータ入出力
コントローラに知らせる方式とすることにより、上記目
的を達成するものである。
[Summary of the Invention] The present invention prepares a plurality of input/output segments in a memory management table, and when multiple processes occur, an address specifying a memory area dedicated to input/output of each process is set in advance for the input/output segments. The above objective is achieved by registering the address in the segment and notifying the data input/output controller of the corresponding address when a process switch occurs.

[発明の実施例] 以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照して説明する。第1図は本発明のデー
タ入出力方式の一実施例を示したブロック図である。符
@a、b、cはデータ入出力を行なおうとしているプロ
セスで、メモリ1の領域A、B、Cは前記プロセスa、
b、cのデータ入出力対象メモリ領域である。メモリ管
理テーブル2はプロセス用のセグメント1.2.3、・
・・nと、データ入出力用セグメントn+1、n+2・
・・mとを有している。データ入出力コントローラ3は
磁気ディスク4及びフロッピーディスク5等の周辺機器
を接続している。またこのデータ入出力コントローラ3
は、スケジューラ6によって選択されるデータ入出力用
セグメントに書き込まれているアドレスを読み込み、こ
のアドレスで特定されたメモリ1のメモリ領域とプロセ
スが希望する周辺機器間9データ入出力を制御する。ス
ケジューラ6は、現在データ入出力を行なおうとしてい
るプロセスの対象メモリ領域を特定するアドレスをデー
タ入出力コントローラ3が読み込めるように、プロセス
スイッチに連動して切換ねるものである。
[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings, in which the same parts as those of the conventional example are denoted by the same reference numerals. FIG. 1 is a block diagram showing an embodiment of the data input/output method of the present invention. The symbols @a, b, and c are the processes that are attempting to input and output data, and the areas A, B, and C of memory 1 are the processes a,
This is the memory area for data input/output of b and c. Memory management table 2 has process segments 1.2.3, .
・・n and data input/output segments n+1, n+2・
...m. The data input/output controller 3 is connected to peripheral devices such as a magnetic disk 4 and a floppy disk 5. Also, this data input/output controller 3
reads the address written in the data input/output segment selected by the scheduler 6, and controls data input/output between the memory area of the memory 1 specified by this address and the peripheral device desired by the process. The scheduler 6 is switched in conjunction with a process switch so that the data input/output controller 3 can read an address specifying a target memory area of a process currently attempting to perform data input/output.

次に本実施例の動作について説明する。先ず、3つのプ
ロセスa、b、cが生成されると、O8はメモリ管理テ
ーブル2のプロセス用セグメント1.2.3にプロセス
a、b、cが専有するメモリ領域を登録する。次に3つ
のプロセスが同時にデータ入出力を開始すると、O8は
メモリ管理テーブル2の中のデータ入出力用セグメント
n+1にプロセスaのデータ入出力対象メモリ領域Aを
特定するアドレス(IK単位)を登録し、以下同様にセ
グメントn+1、n+2にはプロセスb1Cのデータ入
出力対象メモリ領域B、Cを特定するアドレスを登録す
る。ところで、UNIXのようなタイムシェアリングマ
ルチタスク下のO8においては、プロセススイッチが起
きるため、データ入出力中であってもプロセスa、b、
C相互間でスイッチがおきる。O8はこのプロセススイ
ッチがおきた時、スケジューラ6を切換え、現在データ
入出力を行なおうとしているプロセスに対応するメモリ
領域を特定するアドレスが登録されているデータ入出力
用セグメントの内容をデータ入出力コントローラ3が読
み込めるようにする。
Next, the operation of this embodiment will be explained. First, when three processes a, b, and c are generated, O8 registers the memory area exclusive to processes a, b, and c in the process segment 1.2.3 of the memory management table 2. Next, when the three processes start data input/output at the same time, O8 registers the address (in IK units) that specifies the memory area A for data input/output of process a in the data input/output segment n+1 in the memory management table 2. Similarly, addresses specifying the memory areas B and C for data input/output of the process b1C are registered in segments n+1 and n+2 in the same manner. By the way, in O8 under time sharing multitasking like UNIX, process switching occurs, so processes a, b,
A switch occurs between C. When this process switch occurs, O8 switches the scheduler 6 and inputs the contents of the data input/output segment in which the address that specifies the memory area corresponding to the process currently attempting to input/output data is registered. Make it readable by the output controller 3.

即ち、今、プロセスaがデータ入出力中である時は、デ
ータ入出力コントローラ3はメモリ管理テーブル2の入
出力用セグメントn+1に登録されているメモリ領域A
のアドレスを読み込む。このため、データ入出力コント
ローラ3は、メモリ1の領域Aとプロセスaが希望する
周辺機器、例えば磁気ディスク4との間を接続して両者
の間のデータ入出力を制御する。ここで、プロセスaか
らプロセスbにスイッチがおきると、これに連動してス
ケジューラ6が切換わるため、データ入出力コントロー
ラ3は入出力用セグメントn+2からメモリ領域Bのア
ドレスを読み込む。このため、メモリ1の領域Bとプロ
セスBが希望する周辺機器、例えばフロッピーディスク
5との間でデータ入出力が行なわれる。
That is, when process a is currently inputting and outputting data, the data input/output controller 3 uses the memory area A registered in the input/output segment n+1 of the memory management table 2.
Read the address of. For this reason, the data input/output controller 3 connects the area A of the memory 1 and a peripheral device desired by the process a, such as the magnetic disk 4, and controls data input/output between the two. Here, when a switch is made from process a to process b, the scheduler 6 is switched in conjunction with this, so the data input/output controller 3 reads the address of the memory area B from the input/output segment n+2. Therefore, data input/output is performed between area B of memory 1 and a peripheral device desired by process B, such as the floppy disk 5.

本実施例によれば、プロセススイッチが起きる毎にメモ
リ管理テーブル2内の入出力用セグメントの書き換えが
不要となるため、マルチプロセス下でのデータ入出力の
高速化を図ることができる。
According to this embodiment, it is not necessary to rewrite the input/output segments in the memory management table 2 every time a process switch occurs, so data input/output can be performed at high speed under multi-process.

[発明の効果] 以上記述した如く本発明のデータ入出力方式によれば、
メモリ管理テーブルに複数の入出力用セグメントを用意
し、複数のプロセスが生じた場合者プロセスの入出力専
用のメモリ領域を特定するアドレスを予め前記入出力用
セグメントに登録しておき、プロセススイッチがおきた
場合は、対応する前記アドレスをデータ入出力コントロ
ーラに読み込ませて、プロセスが希望した周辺機器と該
当メモリ領域間のデータの入出力を行う方式を採用する
ことにより、マルチユーザ、マルチタスクのオペレーテ
ィングシステム下におけるデータ入出力の速度を向上し
得る効果がある。
[Effects of the Invention] As described above, according to the data input/output method of the present invention,
If multiple input/output segments are prepared in the memory management table and multiple processes occur, the address that specifies the memory area dedicated to the input/output of the process must be registered in advance in the input/output segment, and the process switch If a process occurs, the corresponding address is read into the data input/output controller, and the process inputs and outputs data between the desired peripheral device and the corresponding memory area. This has the effect of improving the speed of data input/output under the operating system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のデータ入出力方式の一実施例を示した
ブロック図、第2図は従来のデータ入出力方式の一実施
例を示したブロック図である。 1・・・メモリ 2・・・メモリ管理テーブル 3・・・入出力コントローラ 4・・・磁気ディスク 5・・・フロッピーディスク 6・・・スケジューラ 代理人 弁理士  則 近 憲 佑(ほか1名)ぐ  
     い
FIG. 1 is a block diagram showing an embodiment of the data input/output method of the present invention, and FIG. 2 is a block diagram showing an embodiment of the conventional data input/output method. 1...Memory 2...Memory management table 3...I/O controller 4...Magnetic disk 5...Floppy disk 6...Scheduler agent Patent attorney Noriyuki Chika (and one other person)
stomach

Claims (1)

【特許請求の範囲】[Claims] プロセスが特定の周辺機器との間でデータ入出力を行な
う際に、データ入出力コントローラが、メモリ管理テー
ブルに書き込まれた前記プロセスのデータ入出力対象と
なるメモリ領域を特定するアドレスを読み込んで、前記
周辺機器と前記メモリ領域間のデータ入出力制御を行う
データ入出力装置において、前記メモリ管理テーブルに
複数のデータ入出力用セグメントを設け、複数のプロセ
スが生じた場合、各プロセス専用の前記データ入出力対
象メモリ領域を特定するアドレスを、予め必要な数の前
記データ入出力用セグメントそれぞれに書き込んでおき
、プロセススイッチが起きた場合、前記データ入出力コ
ントローラが該当プロセス専有の前記メモリ領域を特定
するアドレスを前記メモリ管理テーブルから読み込める
ようにするスイッチ手段を設けたことを特徴とするデー
タ入出力方式。
When a process performs data input/output with a specific peripheral device, the data input/output controller reads the address written in the memory management table that specifies the memory area to be the data input/output target of the process, In a data input/output device that controls data input/output between the peripheral device and the memory area, a plurality of data input/output segments are provided in the memory management table, and when multiple processes occur, the data dedicated to each process is provided. An address that specifies the memory area to be input/output is written in each of the required number of data input/output segments in advance, and when a process switch occurs, the data input/output controller identifies the memory area exclusive to the corresponding process. 1. A data input/output method, characterized in that a switch means is provided for making it possible to read an address from said memory management table.
JP60095578A 1985-05-07 1985-05-07 Data input and output system Pending JPS61253567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60095578A JPS61253567A (en) 1985-05-07 1985-05-07 Data input and output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60095578A JPS61253567A (en) 1985-05-07 1985-05-07 Data input and output system

Publications (1)

Publication Number Publication Date
JPS61253567A true JPS61253567A (en) 1986-11-11

Family

ID=14141470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60095578A Pending JPS61253567A (en) 1985-05-07 1985-05-07 Data input and output system

Country Status (1)

Country Link
JP (1) JPS61253567A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928492B1 (en) 1999-09-09 2005-08-09 Japan Science And Technology Agency Computer I/O device access method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928492B1 (en) 1999-09-09 2005-08-09 Japan Science And Technology Agency Computer I/O device access method

Similar Documents

Publication Publication Date Title
JPS61253567A (en) Data input and output system
JPS62182822A (en) Automatic operation system
JPH0470935A (en) Computer system
JPH03288906A (en) Instruction executing system for pc
JPH0223434A (en) Multi-task tracing system
JPH0514302B2 (en)
JPH0243635A (en) Address tracer
JPS61202225A (en) Hardware control system using processor
JPH0395633A (en) Process information control system
JPS61166631A (en) Microprogram control processor
JPH0210436A (en) Save processing system
JPH09198360A (en) Process controller
JPS6214245A (en) One-chip microcomputer
JPS61151745A (en) Interruption processing system
JPH0895895A (en) Controller for serial port i/q equipment of information processor
JPS58181134A (en) Data transfer circuit
JPS6249463A (en) Patching system of input output controller
JPS62281011A (en) Numerical controller
JPH05281290A (en) Data transfer circuit of ic tester sharing storage circuit
JPH03114326A (en) Memory circuit for applying multiplex processing to signal with different speed
JPH03231319A (en) Microcomputer
JPH03232030A (en) Computer
JPS6365503A (en) Sequencer
JPS6341895A (en) Sequence control
JPS6362067A (en) Distribution circuit for control memory access of plural processors