JPS6249463A - Patching system of input output controller - Google Patents

Patching system of input output controller

Info

Publication number
JPS6249463A
JPS6249463A JP18748085A JP18748085A JPS6249463A JP S6249463 A JPS6249463 A JP S6249463A JP 18748085 A JP18748085 A JP 18748085A JP 18748085 A JP18748085 A JP 18748085A JP S6249463 A JPS6249463 A JP S6249463A
Authority
JP
Japan
Prior art keywords
control
input
output
access
storage section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18748085A
Other languages
Japanese (ja)
Inventor
Hironori Ono
小野 裕基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18748085A priority Critical patent/JPS6249463A/en
Publication of JPS6249463A publication Critical patent/JPS6249463A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/66Updates of program code stored in read-only memory [ROM]

Abstract

PURPOSE:To make patching easily without interruption and to continue suspended inputting and outputting operation when writing is completed by switching the state of access by an access switching circuit and writing patch data directly in a control storage section by a DMA circuit. CONSTITUTION:On receiving a command to input and output, an input output processor 6 takes out control programs A-C corresponding to input output devices 3-5 from a control storage section 7, and makes input output control by executing control programs taken out. A command to write is given to a DMA circuit 10 through a signal line a by depressing a writing switch 27 and making it on. On receiving request for writing from the DMA circuit 10, an access switching circuit 8 sets the state of a signal line C to '1', and starts the DMA circuit 10 through a signal line d. The DMA circuit 10 writes the content set by data switches 19-26 in specific addresses of the control storage section 7 designated by address switches 11-18 in a control panel 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力制御プログラムにおけるパッチを容易
に行うことのできる入出力制御装置のパッチ方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a patch method for an input/output control device that allows easy patching of an input/output control program.

〔従来の技術〕[Conventional technology]

入出力制御装置において、制御記憶部に格納される入出
力制御用プログラムに対してパッチを実行するには、従
来、次の如く行われていた。すなわち、先ず入出力制御
装置に設けられた制御パネルから、入出力制御装置内の
人出カプロセッサに割込みをかける。割込みをかけられ
た人出カプロセッサは制御パネル用のプログラムを実行
する。
Conventionally, in an input/output control device, a patch is executed on an input/output control program stored in a control storage unit in the following manner. That is, first, an interrupt is applied to the turnout processor in the input/output control device from a control panel provided in the input/output control device. The interrupted turnout processor executes a program for the control panel.

このプログラム実行によって、制御パネルを介しそ与え
られるデータについてパッチを行う。
By executing this program, data provided through the control panel is patched.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の入出力制御装置のパッチ方式は、前述の如く、制
御パネルから入出力制御プロセッサに割込みをかけ、こ
の入出力制御プロセッサに制御パネル用プログラムを実
行させ、′制御パネルからのデータを制御記憶部に書込
むように構成されていた。従ってパッチを行えば、割込
みによって入出力制御プロセッサの状態が変化し、割込
み以前に行われていた入出力動作を継続できないという
欠点を有していた。
As mentioned above, the conventional patching method for input/output control devices involves interrupting the input/output control processor from the control panel, causing the input/output control processor to execute the control panel program, and storing the data from the control panel in the control memory. It was configured to write to the section. Therefore, if a patch is performed, the state of the input/output control processor changes due to the interrupt, and the input/output operation that was being performed before the interrupt cannot be continued.

特に、上位装置が所定の入出力装置を使用している際に
、他の入出力装置を制御する入出力制御用プログラムに
対しパッチを行う場合、実行中のすべての入出力装置の
動作を停止しなければならないので、容易にパッチを行
うことができないという欠点を有していた。
In particular, when patching an input/output control program that controls other input/output devices while a host device is using a specified input/output device, all running input/output devices will be stopped. This has the disadvantage that it cannot be easily patched.

本発明の目的は、上記の如き問題点を解決することにあ
り、入出力制御プログラムのパッチを容易に行うことの
できる入出力制御装置のパッチ方式を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and to provide a patch method for an input/output control device that allows input/output control programs to be easily patched.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に係る入出力制御装置のパッチ方式は、少なくと
も2種以上の入出力装置と、この入出力装置のそれぞれ
を動作させる制御プログラムを格納する制御記憶部と、
前記制御プログラムに従って前記入出力装置を制御する
入出力制御部とを備えた入出力制御装置において、前記
制御記憶部におけるアドレスと書込むべきデータを指定
する制御パネルと、この制御パネルで指定されたアドレ
スに前記データを直接書込む書込み制御部と、この書込
み制御部及び前記入出力制御部から前記制御記憶部への
アクセスを切替えるアクセス切替手段を備え、前記制御
パネルから書込み指示が出力されると、前記アクセス切
替手段が、前記入出力制御部から前記制御記憶部へのア
クセスを停止し、前記書込み制御部から前記制御記憶部
へのアクセスを開始させることを特徴としている。
A patch system for an input/output control device according to the present invention includes at least two or more types of input/output devices, a control storage section that stores a control program for operating each of the input/output devices,
an input/output control unit that controls the input/output device according to the control program; a control panel that specifies an address in the control storage unit and data to be written; A write control unit that directly writes the data to an address, and an access switching unit that switches access from the write control unit and the input/output control unit to the control storage unit, and when a write instruction is output from the control panel. , the access switching means stops access from the input/output control section to the control storage section and starts access from the write control section to the control storage section.

〔実施例〕〔Example〕

以下に、図面を用いて本発明の一実施例を説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明に係る入出力制御装置のブロック図を示
す。図中、1は入出力制御装置、2は上位位置、3.4
.5は入出力制御装置1に付設された各種の入出力装置
である(通常、入出力制御装置1は、上位装置2からの
指令を受けて、入出力装置3,4.5の動作を適当に制
御する。付設される入出力装置の数は一般には複数であ
るが、この実施例では3個とする。
FIG. 1 shows a block diagram of an input/output control device according to the present invention. In the figure, 1 is the input/output control device, 2 is the upper position, 3.4
.. Reference numeral 5 indicates various input/output devices attached to the input/output control device 1 (normally, the input/output control device 1 receives instructions from the host device 2, and controls the operations of the input/output devices 3, 4.5 as appropriate. The number of attached input/output devices is generally plural, but in this embodiment, it is three.

入出力制御装置1内には、人出カプロセッサ6及び制御
記憶部7が設けられる。人出カプロセッサ6は上位装置
2及び入出力装置3,4.5とバスで接続され、且つ入
出カプロセッサ6と制御記憶部7とはアクセス切替回路
8を介しバスによって接続されている。またアクセス切
替回路8から人出カプロセッサ6に対して信号線Cが接
続される。一方、制御記憶部7の内部には、入出力装置
3.4.5のそれぞれに対応した三種類の制御プログラ
ムA、B、Cが格納されている。
Inside the input/output control device 1, a turnout processor 6 and a control storage section 7 are provided. The human output processor 6 is connected to the host device 2 and the input/output devices 3, 4.5 via a bus, and the input/output processor 6 and the control storage section 7 are connected via an access switching circuit 8 via a bus. Further, a signal line C is connected from the access switching circuit 8 to the turnout processor 6. On the other hand, inside the control storage section 7, three types of control programs A, B, and C corresponding to each of the input/output devices 3, 4, and 5 are stored.

入出力制御装置1は、外部に配設された制御パネル9を
備える。制御パネル9は、8個のアドレススイッチ11
〜18と8個のデータスイッチ19〜26と1個の書込
みスイッチ27を有する。これらのスイッチは外部から
操作される。10はDMA (directmemor
y access)回路であり、DMA回路10は制御
パネル9及びアクセス切替回路8とバスで接続される。
The input/output control device 1 includes a control panel 9 disposed externally. The control panel 9 has eight address switches 11
-18, eight data switches 19-26, and one write switch 27. These switches are operated externally. 10 is DMA (direct memory)
The DMA circuit 10 is connected to the control panel 9 and the access switching circuit 8 via a bus.

また制御パネル9とDMA回路10の間には書込み指示
用の信号線aが設けられ、DMA回路10とアクセス切
替回路80間には信号線す、dが設けられる。
Further, a signal line a for writing instructions is provided between the control panel 9 and the DMA circuit 10, and signal lines S and d are provided between the DMA circuit 10 and the access switching circuit 80.

次に動作を説明する。上位装置2から入出力装置t3,
4.5について入出力の指令があると、人出カプロセッ
サ6は入出力装置3,4.5に対応した制御プログラム
A、B、Cを制御記憶部7から取出し、取出した制御プ
ログラムを実行することによって、入出力制御を行う。
Next, the operation will be explained. From the host device 2 to the input/output device t3,
When there is an input/output instruction for 4.5, the people output processor 6 retrieves control programs A, B, and C corresponding to the input/output devices 3 and 4.5 from the control storage unit 7, and executes the retrieved control programs. By doing this, input/output control is performed.

この場合において、信号線Cは“0”の状態にあって、
人出カプロセッサ6による入出力制御のアクセスを可能
にする。
In this case, the signal line C is in the "0" state,
Enables input/output control access by the turnout processor 6.

上記状態において、制御記憶部7内に格納された制御プ
ログラムA、B、Cのいずれかについてパッチを実行す
る。先ず、制御パネル9上に配設されたアドレススイッ
チ11〜18及びデータスイッチ19〜26が所定の状
態に設定される。この後に書込みスイッチ27を押下げ
、オンする。これによって、信号線aを介してDMA回
路10に書込み指示が出される。次にDMA回路10は
、信号線すによってアクセス切替回路8に制御記憶部7
へのアクセスを要求する。アクセス切替回路8は、DM
A回路IOから書込み要求を受けると、信号線Cの状態
を“1”にセットして入出カプロセッサ6に入出力制御
のアクセスを禁止することを指示し、その後信号線dを
介してDMA回路10を起動する。
In the above state, a patch is executed for any one of the control programs A, B, and C stored in the control storage section 7. First, address switches 11-18 and data switches 19-26 provided on control panel 9 are set to predetermined states. After this, the write switch 27 is pressed down and turned on. As a result, a write instruction is issued to the DMA circuit 10 via the signal line a. Next, the DMA circuit 10 connects the control storage unit 7 to the access switching circuit 8 via a signal line.
request access to. The access switching circuit 8 is a DM
When a write request is received from the A circuit IO, the state of the signal line C is set to "1" to instruct the input/output processor 6 to prohibit access for input/output control, and then the DMA circuit is sent to the DMA circuit via the signal line d. 10.

かかる起動命令によって、D M A回路10は、制御
パネル9におけるアドレススイッチ11〜18によって
指定された制御記憶部7の特定番地に、データスイッチ
19〜26によって設定された内容を書込む動作を行う
In response to this activation command, the DMA circuit 10 performs an operation of writing the contents set by the data switches 19 to 26 to a specific address of the control storage unit 7 specified by the address switches 11 to 18 on the control panel 9. .

制御記憶部7への書込みが終了すると、アクセス切替回
路8は信号線Cの状態を“0”にセットし、これによっ
て人出カプロセッサ6が制御記憶部7に対しアクセスす
ることを可能にする。従って入出カプロセッサ6は、パ
ッチによって中断していた制御記憶部7へのアクセスを
再開し、上位装置2から指示された入出力装置3,4.
5についての入出力動作の制御を継続する。
When the writing to the control storage section 7 is completed, the access switching circuit 8 sets the state of the signal line C to "0", thereby enabling the turnout processor 6 to access the control storage section 7. . Therefore, the input/output processor 6 resumes access to the control storage unit 7 that had been interrupted by the patch, and the input/output devices 3, 4, .
5 continues to control input/output operations.

上記構成によれば、入出力制御装置2において、制御記
憶部7内に格納された制御プログラムΔ。
According to the above configuration, in the input/output control device 2, the control program Δ is stored in the control storage section 7.

B、Cに対して制御パネル9を用いてパッチを実行する
際、入出カプロセッサ6に割込みをかけてパッチを実行
するのではなく、DMA回路10によって制御記憶部8
に直接にパッチデータを書込むことができる。
When patching B and C using the control panel 9, instead of interrupting the input/output processor 6 to execute the patch, the DMA circuit 10 executes the patch in the control storage section 8.
Patch data can be written directly to.

〔発明の効果〕〔Effect of the invention〕

以上の説明で明らかなように本発明によれば、入出力制
御装置において制御パネルからパッチを行う場合に、ア
クセス切替回路を作動させてアクセス状態を切替え、D
MA回路によって制御記憶部にパッチデータを直接書込
むようにしたため、人出カプロセッサに割込みをかける
ことなく容易に入出力制御プログラムに対してパッチを
行うことができ、書込みが終了すると中断していた入出
カプロセッサによる入出力動作を継続して行うことがで
きるという効果がある。
As is clear from the above description, according to the present invention, when patching is performed from the control panel of an input/output control device, the access switching circuit is activated to switch the access state,
Since the patch data is written directly into the control storage unit by the MA circuit, it is possible to easily patch the input/output control program without interrupting the turnout processor, and the program is not interrupted once the writing is completed. This has the advantage that input/output operations by the input/output processor can be performed continuously.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.

Claims (1)

【特許請求の範囲】[Claims] (1)少なくとも2種以上の入出力装置と、この入出力
装置のそれぞれを動作させる制御プログラムを格納する
制御記憶部と、前記制御プログラムに従って前記入出力
装置を制御する入出力制御部とを備えた入出力制御装置
において、前記制御記憶部におけるアドレスと書込むべ
きデータを指定する制御パネルと、この制御パネルで指
定されたアドレスに前記データを直接書込む書込み制御
部と、この書込み制御部及び前記入出力制御部から前記
制御記憶部へのアクセスを切替えるアクセス切替手段を
備え、前記制御パネルから書込み指示が出力されると、
前記アクセス切替手段が、前記入出力制御部から前記制
御記憶部へのアクセスを停止し、前記書込み制御部から
前記制御記憶部へのアクセスを開始させること特徴とす
る入出力制御装置のパッチ方式。
(1) At least two or more types of input/output devices, a control storage section that stores a control program for operating each of the input/output devices, and an input/output control section that controls the input/output devices according to the control program. The input/output control device includes: a control panel that specifies an address in the control storage unit and data to be written; a write control unit that directly writes the data to the address specified by the control panel; comprising access switching means for switching access from the input/output control unit to the control storage unit, and when a write instruction is output from the control panel,
A patch system for an input/output control device, wherein the access switching means stops access from the input/output control unit to the control storage unit and starts access from the write control unit to the control storage unit.
JP18748085A 1985-08-28 1985-08-28 Patching system of input output controller Pending JPS6249463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18748085A JPS6249463A (en) 1985-08-28 1985-08-28 Patching system of input output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18748085A JPS6249463A (en) 1985-08-28 1985-08-28 Patching system of input output controller

Publications (1)

Publication Number Publication Date
JPS6249463A true JPS6249463A (en) 1987-03-04

Family

ID=16206811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18748085A Pending JPS6249463A (en) 1985-08-28 1985-08-28 Patching system of input output controller

Country Status (1)

Country Link
JP (1) JPS6249463A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817013A2 (en) * 1996-06-28 1998-01-07 Nec Corporation Data processing method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817013A2 (en) * 1996-06-28 1998-01-07 Nec Corporation Data processing method and apparatus
EP0817013A3 (en) * 1996-06-28 2003-07-16 NEC Electronics Corporation Data processing method and apparatus

Similar Documents

Publication Publication Date Title
JPS6249463A (en) Patching system of input output controller
JPS58129673A (en) Data processor
JP2846760B2 (en) Programmable controller
JPS5850383B2 (en) information processing equipment
WO1990007739A1 (en) Control method for robot
JPH0149984B2 (en)
JPS58107906A (en) Process step type programmable controller
JPH01116737A (en) Power source controller
JPS63159905A (en) Forcible on/off system for input/output of programmable controller
JPH0395633A (en) Process information control system
JPH0855020A (en) Under-operation program replacing method
JPH0738156B2 (en) Micro command controller
JPS62236745A (en) Data processing device
JPH05197615A (en) Rom/ram switching circuit for starting cpu
JPS60254344A (en) Assigning method of memory address
JPS58109908A (en) Monitor for sequence controller
JPH02226307A (en) Numerical controller
JPS61253567A (en) Data input and output system
JPS63155241A (en) Address space control system
JPS6288036A (en) Microprogram controller
JPS6240551A (en) Address stopping system
JPS62131346A (en) Data trace device
JPH0481939A (en) Control system for microcomputer
JPH02144643A (en) Memory switching system
JPS61221835A (en) Controlling system for memory device