JPS6125339A - 多方向多重通信装置に於ける遅延時間検出回路 - Google Patents
多方向多重通信装置に於ける遅延時間検出回路Info
- Publication number
- JPS6125339A JPS6125339A JP14592984A JP14592984A JPS6125339A JP S6125339 A JPS6125339 A JP S6125339A JP 14592984 A JP14592984 A JP 14592984A JP 14592984 A JP14592984 A JP 14592984A JP S6125339 A JPS6125339 A JP S6125339A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- ring counter
- pattern
- master station
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリアサイン方式の多方向多重通信系に於い
て、初期設置時或いは子局増設時に必要とされる親局−
子局−親局への一巡遅延時間の設定に対し、子局が送出
する固定パタンを含む初期調整用バーストを親局(−於
いて自動的に追尾・検出する遅延時間検出回路に関する
ものである。
て、初期設置時或いは子局増設時に必要とされる親局−
子局−親局への一巡遅延時間の設定に対し、子局が送出
する固定パタンを含む初期調整用バーストを親局(−於
いて自動的に追尾・検出する遅延時間検出回路に関する
ものである。
多方向多重通信装置は、一つの親局と多数の点在する子
局との間の効率的な通信を目的とし。
局との間の効率的な通信を目的とし。
親局は各子局へ向けてそれぞれの情報を時分割多重(T
DM)して送信し、各子局は受信信号の中から必要とさ
れる自局の情報をとり出す。一方、各子局は、自局に割
当てられた時間の間だけ、親局に情報をバースト的に送
信する(TDMA)。従って、子局の受信波は連続波で
あるが。
DM)して送信し、各子局は受信信号の中から必要とさ
れる自局の情報をとり出す。一方、各子局は、自局に割
当てられた時間の間だけ、親局に情報をバースト的に送
信する(TDMA)。従って、子局の受信波は連続波で
あるが。
親局の受信波は各子局の送出したバースト信号系列とな
る。この様な多方向多重通信装置は。
る。この様な多方向多重通信装置は。
比較的小容置の情報を効率良く、安価に伝送しようとす
るものである為、予め各子局(=タイムスロットを割当
てておくプリアサイン方式に於いては、先ず親局に於い
て、各子局への送信信号を親局に於いて作られたフレー
ム情報に従い並べ替えて送信する。各子局では、復調後
再生したクロック信号にて復号化を行い、フレーム情報
を再生し、これにより自局の信号のみを分離し、受信信
号として端末に送出する。そして。
るものである為、予め各子局(=タイムスロットを割当
てておくプリアサイン方式に於いては、先ず親局に於い
て、各子局への送信信号を親局に於いて作られたフレー
ム情報に従い並べ替えて送信する。各子局では、復調後
再生したクロック信号にて復号化を行い、フレーム情報
を再生し、これにより自局の信号のみを分離し、受信信
号として端末に送出する。そして。
逆に、各子局から親局へ再生クロックに同期して送信さ
れる信号は、再生されたフレーム情報に従い1割当てら
れたタイムスロット間のみ親局(1向けバースト的に送
信される。従って、親局に於いては、クロック信号及び
フレーム情報は自局が基準となっている為再生する必要
がなく、又遅延検波等を用いることにより、各子局(1
於いて搬送波再生及びクロック再生の為の所謂プリアン
プルワードを附加する必要がないので、伝送効率が高ま
り1機器コストも安価なものとなる。
れる信号は、再生されたフレーム情報に従い1割当てら
れたタイムスロット間のみ親局(1向けバースト的に送
信される。従って、親局に於いては、クロック信号及び
フレーム情報は自局が基準となっている為再生する必要
がなく、又遅延検波等を用いることにより、各子局(1
於いて搬送波再生及びクロック再生の為の所謂プリアン
プルワードを附加する必要がないので、伝送効率が高ま
り1機器コストも安価なものとなる。
しかし、この方式に於いては、親局受信側は。
送信フレーム及びクロックを基準としている為。
各距離に亘り点在する子局の一巡遅延時間を運用前に、
予め決められた位相に設定しておく必要が有る。
予め決められた位相に設定しておく必要が有る。
従って、従来、各子局は、受信フレーム情報から自局の
送信タイムスロットを調整する為の遅延時間調整回路を
附加し、初期設置時に、子局は特殊なパタンを送信し、
親局は受信復調アイパタン等を観測しながら子局の送信
時間設定を調整していた。
送信タイムスロットを調整する為の遅延時間調整回路を
附加し、初期設置時に、子局は特殊なパタンを送信し、
親局は受信復調アイパタン等を観測しながら子局の送信
時間設定を調整していた。
しかしながら、上記従来の方法では、調整場所と検出場
所が異なる為、親局−子局間で連絡し合いながら子局に
於いて試行錯誤的に調整せざるを得す、非常に煩雑とな
る欠点があった。
所が異なる為、親局−子局間で連絡し合いながら子局に
於いて試行錯誤的に調整せざるを得す、非常に煩雑とな
る欠点があった。
本発明によれば、親局が、調整用バーストを復調する手
段と、当該親局が作る基準タイミング信号に対し第1の
N進リングカウンタの状態出力“n”(1≦n≦N)に
従いn番目のクロック点にパルスを出力する初期値設定
可能な第2のN進リングカウンタと、該第2のN進すン
グカクンタの出力によりパルス巾をMビットに引伸ばす
パルス巾伸張器の出力間だけ前記復調出力を読込むシフ
トレジスタと、該シフトレジスタの出力と固定パタンと
を比較するパタン比較器と、該比較結果に従い前記第1
のN進リングカウンタのシフトパルスを制御するゲート
回路とを含み、初期設定用として子局から特殊パタン(
調整用バースト)を親局に送出し、親局(ニいて、その
受信パタン(シフトレジスタの出力)と基準パタン(固
定パタン)との位相ずれを自動的に追尾し、該位相ずれ
情報を伝送しゃすいディジタル情報に変換した結果を主
信号に多重化し子局に送信することにより、子局でそれ
らを再生して容易に遅延時間を調整することが出来る様
にシた。遅延時間検出回路が得られる。
段と、当該親局が作る基準タイミング信号に対し第1の
N進リングカウンタの状態出力“n”(1≦n≦N)に
従いn番目のクロック点にパルスを出力する初期値設定
可能な第2のN進リングカウンタと、該第2のN進すン
グカクンタの出力によりパルス巾をMビットに引伸ばす
パルス巾伸張器の出力間だけ前記復調出力を読込むシフ
トレジスタと、該シフトレジスタの出力と固定パタンと
を比較するパタン比較器と、該比較結果に従い前記第1
のN進リングカウンタのシフトパルスを制御するゲート
回路とを含み、初期設定用として子局から特殊パタン(
調整用バースト)を親局に送出し、親局(ニいて、その
受信パタン(シフトレジスタの出力)と基準パタン(固
定パタン)との位相ずれを自動的に追尾し、該位相ずれ
情報を伝送しゃすいディジタル情報に変換した結果を主
信号に多重化し子局に送信することにより、子局でそれ
らを再生して容易に遅延時間を調整することが出来る様
にシた。遅延時間検出回路が得られる。
以下1図面を参照して本発明の実施例について説明する
。
。
第1図は本発明による遅延時間検出回路の一実施例の構
成を示したブロック図で、第2図にはそのタイムチャー
トが示されている。次に。
成を示したブロック図で、第2図にはそのタイムチャー
トが示されている。次に。
第1図及び第2図を参照して1本実施例の動作について
説明する。
説明する。
初期位相合せを行う子局は、初期調整用のバースト波を
予め設定されたタイムスロット上に。
予め設定されたタイムスロット上に。
概略距離で推定される位相に送出する。本バーストは、
第2図1に示されるように、固定パタン(図中a−d)
を含み、親局に於いて指定された位相で本パタンか検出
された時、調整がなされたと考えるものとしている。
第2図1に示されるように、固定パタン(図中a−d)
を含み、親局に於いて指定された位相で本パタンか検出
された時、調整がなされたと考えるものとしている。
子局から送出された初期調整用バースト1は。
親局に於いて復調器100により復調され、第2図2に
示されるような、出力2が出力される。
示されるような、出力2が出力される。
バーストが送出されていない区間では雑音が復調され、
ランダムなパタンとなる(図中、斜線部)。
ランダムなパタンとなる(図中、斜線部)。
親局では、第2図4に示されるような、基準タイミング
信号4により、その立上りから仮にnビット目(=固定
パタンa % dが検出された時。
信号4により、その立上りから仮にnビット目(=固定
パタンa % dが検出された時。
正しい位相だと仮定する。
101は、基準タイミング信号4の立上りから。
N進のリングカウンタ106の状態出力11(その初期
値をn″(RくN)とする)に従いnビット目に、第2
図5に示されるような、パルス5を送出する初期値設定
可能なN進のリングカウンタである。本パルス5により
2Mビット(本例ではa −dの4ビツト)巾の、第2
図6に示されるような、パルス6を送出するパルス中伸
張器102が動作し、そのパルス6はシフトレジスタ1
03に供給される。シフトレジスタ103は、復調出力
2をパルス乙の巾の間だけ。
値をn″(RくN)とする)に従いnビット目に、第2
図5に示されるような、パルス5を送出する初期値設定
可能なN進のリングカウンタである。本パルス5により
2Mビット(本例ではa −dの4ビツト)巾の、第2
図6に示されるような、パルス6を送出するパルス中伸
張器102が動作し、そのパルス6はシフトレジスタ1
03に供給される。シフトレジスタ103は、復調出力
2をパルス乙の巾の間だけ。
第2図5に示されるような、クロック5により読み込む
。
。
8は初期調整用固定パタンa −dと同じ基準パタンで
あり、パタン比較器104は、シフトレジスタ103か
ら出力される。第2図7(=示されるような、復調出力
のパタン7と基準パタン8とを比較し、その結果(第2
図9に示される)9をゲート回路105に供給する。ゲ
ート回路105は、比較結果9が一致の時パルス4を禁
止し、不一致の時パルス4の反転を第2図10に示され
るように出力、シ、その出力10はN進のリングカウン
タ106に供給される。
あり、パタン比較器104は、シフトレジスタ103か
ら出力される。第2図7(=示されるような、復調出力
のパタン7と基準パタン8とを比較し、その結果(第2
図9に示される)9をゲート回路105に供給する。ゲ
ート回路105は、比較結果9が一致の時パルス4を禁
止し、不一致の時パルス4の反転を第2図10に示され
るように出力、シ、その出力10はN進のリングカウン
タ106に供給される。
本回路によれば、N進のリングカウンタ106の初期値
゛n”(n<N)が入力初期調整用バースト1の固定パ
タン位置とずれている時は。
゛n”(n<N)が入力初期調整用バースト1の固定パ
タン位置とずれている時は。
比較結果9が不一致となり8N進のリングカウンタ10
6はゲート回路105の出力10により1ピントシフト
され2次の(1フレ一ム周期経過後の)バースト1では
、読込点が1ビツト移動し、再び比較される。
6はゲート回路105の出力10により1ピントシフト
され2次の(1フレ一ム周期経過後の)バースト1では
、読込点が1ビツト移動し、再び比較される。
従って、この系は、入力バーストの固定パターン位置ま
で読込点がシフトしてゆき、一致した所でシフトパルス
10が禁止され安定する。
で読込点がシフトしてゆき、一致した所でシフトパルス
10が禁止され安定する。
定常点で止まった時の状態出力11が、そのまま入力バ
ースト1の位相情報として得られることになり、正規位
相Lビットとの差が位相ずれ情報となる。
ースト1の位相情報として得られることになり、正規位
相Lビットとの差が位相ずれ情報となる。
本回路の追尾能力は、N進リングカウンタ101及び1
06で決定され、Nピントであるが。
06で決定され、Nピントであるが。
Nを大きく選択すれば、任意に大きくすることが可能で
ある。
ある。
又、初期調整用バースト1は、固定パターン以外にある
程度の巾を持たせ、クロック抽出を行い予めビット内の
ずれを検出してシフトレジスタ103の読込みが正しく
行われる様にしておく必要がある。この場合、固定パタ
ン以外の部分(第2図の横線部)にはスクランブル等を
かける必要がある。他の解決策として、固定パタン長M
をある程度大きくすれば、固定パタン以外の部分で発生
するパタンか固定パタンと一致すること等による擬似引
込みを避けることが出来、より確実に検出が可能である
。
程度の巾を持たせ、クロック抽出を行い予めビット内の
ずれを検出してシフトレジスタ103の読込みが正しく
行われる様にしておく必要がある。この場合、固定パタ
ン以外の部分(第2図の横線部)にはスクランブル等を
かける必要がある。他の解決策として、固定パタン長M
をある程度大きくすれば、固定パタン以外の部分で発生
するパタンか固定パタンと一致すること等による擬似引
込みを避けることが出来、より確実に検出が可能である
。
更に1本実施例では、説明を簡略化する為に。
復調出力2を1列信号としたが、2列以上の復調出力(
例えばに相位相変調、に≧2)に対しても、シフトレジ
スタ106及びパタン比較器104を複数化することで
対応出来ることは言うまでもない。
例えばに相位相変調、に≧2)に対しても、シフトレジ
スタ106及びパタン比較器104を複数化することで
対応出来ることは言うまでもない。
さて、この様にして得られたNピントの位相情報11は
、エンコーダ等によりJピッ1.(2J−+くN≦2J
)の並列信号に変換され、親局から主信号に多重化され
、当該子局に送信される。子局に於いては、この信号を
分離することにより。
、エンコーダ等によりJピッ1.(2J−+くN≦2J
)の並列信号に変換され、親局から主信号に多重化され
、当該子局に送信される。子局に於いては、この信号を
分離することにより。
自局の送信位相ずれを表示することが出来る為。
遅延時間調整回路を調整することは容易に行えることと
なる。
なる。
以下余白
〔発明の効果〕
以上の説明で明らかなよう(=2本発明によると、比較
的短かい固定パタンを子局から送出するだけで、親局(
=於いて、非常に広い追尾範囲を持つ遅延時間検出回路
を提供でき1本回路から直接ディジタルの位相情報が得
られる。又。
的短かい固定パタンを子局から送出するだけで、親局(
=於いて、非常に広い追尾範囲を持つ遅延時間検出回路
を提供でき1本回路から直接ディジタルの位相情報が得
られる。又。
本回路(=よれば、固定パタン長と追尾範囲とは直接関
係がなく、初期調整用バースト信号が他の運用中のバー
ストに影響を与えない全ての範囲内に対して追尾するこ
とが可能となり、子局に於ける初期位相合せが非常(=
簡易化出来る効果がある。
係がなく、初期調整用バースト信号が他の運用中のバー
ストに影響を与えない全ての範囲内に対して追尾するこ
とが可能となり、子局に於ける初期位相合せが非常(=
簡易化出来る効果がある。
第1図は本発明による遅延時間検出回路の一実施例の構
成を示したブロック図、第2図は第1図の各部の波形例
を示したタイムチャートである。 101・・・初期値設定可能なN進リングカウンタ。 102・・パルス巾伸張器、105・・・シフトレジス
タ。 104・・・パタン比較器、105・・・ゲート回路、
106・・・N進リングカウンタ。 竿1図 翫へり1め鳩ト塾ミ
成を示したブロック図、第2図は第1図の各部の波形例
を示したタイムチャートである。 101・・・初期値設定可能なN進リングカウンタ。 102・・パルス巾伸張器、105・・・シフトレジス
タ。 104・・・パタン比較器、105・・・ゲート回路、
106・・・N進リングカウンタ。 竿1図 翫へり1め鳩ト塾ミ
Claims (1)
- 1、プリアサイン方式による多方向多重通信装置に於け
る初期調整時、子局が調整用バーストを親局に向け送出
し、前記親局が前記調整用バーストを復調し、その位相
ずれ情報を検出し、該位相ずれ情報を再び前記子局に送
り返すことにより、遅延時間を調整する方式に於いて、
前記親局が、前記調整用バーストを復調する手段と、当
該親局が作る基準タイミング信号(4)に対し第1のN
進リングカウンタ(106)の状態出力“n”(1≦n
≦N)(11)(に従いn番目のクロック点にパルスを
出力する初期値設定可能な第2のN進リングカウンタ(
101)と、該第2のN進リングカウンタの出力により
パルス巾をMビットに引伸ばすパルス巾伸張器(102
)の出力間だけ前記復調出力を読込むシフトレジスタ(
103)と、該シフトレジスタの出力と固定パタンとを
比較するパタン比較器(104)と、該比較結果に従い
前記第1のN進リングカウンタのシフトパルスを制御す
るゲート回路(105)とを含む多方向多重通信装置に
於ける遅延時間検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14592984A JPS6125339A (ja) | 1984-07-16 | 1984-07-16 | 多方向多重通信装置に於ける遅延時間検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14592984A JPS6125339A (ja) | 1984-07-16 | 1984-07-16 | 多方向多重通信装置に於ける遅延時間検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6125339A true JPS6125339A (ja) | 1986-02-04 |
Family
ID=15396340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14592984A Pending JPS6125339A (ja) | 1984-07-16 | 1984-07-16 | 多方向多重通信装置に於ける遅延時間検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6125339A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63137642A (ja) * | 1986-11-28 | 1988-06-09 | Nippon Shiitake Sogo Kaihatsu Center:Kk | 乾燥椎茸およびその製法 |
-
1984
- 1984-07-16 JP JP14592984A patent/JPS6125339A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63137642A (ja) * | 1986-11-28 | 1988-06-09 | Nippon Shiitake Sogo Kaihatsu Center:Kk | 乾燥椎茸およびその製法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4004100A (en) | Group frame synchronization system | |
CA1244153A (en) | Method of initially establishing burst acquisition in tdma satellite communications system and arrangement therefor | |
JPS6125339A (ja) | 多方向多重通信装置に於ける遅延時間検出回路 | |
JP2693758B2 (ja) | フレームパルス発生方式 | |
US4213007A (en) | Method and apparatus for monitoring a pulse-code modulated data transmission | |
JP2511422B2 (ja) | 移動通信システムにおける位相調整方式 | |
JPS61169044A (ja) | 情報送受信方式 | |
JP2967649B2 (ja) | 受信同期回路 | |
JPH0528010B2 (ja) | ||
JP2553286B2 (ja) | 非同期干渉回避方法 | |
US4773068A (en) | Dual channel transmission method and apparatus with inherent channel identification and extraction | |
JPH01300721A (ja) | Tdma無線通信方式 | |
JP3220074B2 (ja) | 基地局間同期方法および装置 | |
JP2778378B2 (ja) | 通信システム | |
JPH06101718B2 (ja) | Tdmaフレ−ム同期方法 | |
JP2923960B2 (ja) | 多方向多重通信装置 | |
JPS6432735A (en) | Code division multiple access communications device | |
JPH05235927A (ja) | データ再生タイミング発生方法 | |
JPS61126837A (ja) | 初期同期化制御方式 | |
JPS5923502B2 (ja) | ル−プ伝送システム | |
JPS6243927A (ja) | 衛星搭載用リタイミング回路 | |
KR19990057168A (ko) | 다채널 모뎀 구조를 갖는 시스템에서의 송신 동기 획득 방법 | |
JPS6336587B2 (ja) | ||
JPH0984114A (ja) | 間欠通信システム | |
JPS5850063B2 (ja) | ユニ−クワ−ド検出方法 |