JPS61250746A - Input and output device - Google Patents

Input and output device

Info

Publication number
JPS61250746A
JPS61250746A JP60091115A JP9111585A JPS61250746A JP S61250746 A JPS61250746 A JP S61250746A JP 60091115 A JP60091115 A JP 60091115A JP 9111585 A JP9111585 A JP 9111585A JP S61250746 A JPS61250746 A JP S61250746A
Authority
JP
Japan
Prior art keywords
circuit
input
address
storage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60091115A
Other languages
Japanese (ja)
Inventor
Hironori Ono
小野　裕基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60091115A priority Critical patent/JPS61250746A/en
Publication of JPS61250746A publication Critical patent/JPS61250746A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Abstract

PURPOSE:To extract accurately the operating procedure until occurrence of a fault by generating an operation code in response to a switch on a console panel even time the said switch is operated and storing the code to a storage circuit. CONSTITUTION:In depressing switches 3, 4, 5 on the console panel, a signal is outputted to signal lines (a), (b), (c) and inputted to a code generation circuit 6. The code generation circuit 6 generates the operation code corresponding to the signal on the signal lines (a), (b), (c), inputs them to a storage circuit 7 and stored in an address designated by an address circuit 12. When an input/ output controller 1 generates a fault of an input and output device 2 on the way of operation of the switch on the operation panel, a signal is sent to a signal line (h) to give a command of inhibiting the storage of the operation code to a storage control circuit 10. In applying check of a fault, the operation procedure stored in the storage circuit 7 is read and the panel operation procedure performed until the occurrence of the fault is displayed on a display circuit 8.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力装置に関し、特にパネル操作手順を記憶
し、読出すことのできる入出力装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an input/output device, and more particularly to an input/output device that can store and read out panel operation procedures.

〔従来の技術〕[Conventional technology]

入出力装置で障害が発生した場合、障害調査の情報とし
て障害発生迄に行った操作員のパネル操作手順が重要な
要素となる場合があるが、従来の入出力装置では最後に
操作した時点の情報が操作パネルに表示されるように構
成されているか、又は一定容量の操作コードを記憶する
手段を備えていた。When a failure occurs in an input/output device, the panel operation procedures performed by the operator up to the time of failure may be an important element as information for failure investigation, but with conventional input/output devices, the information at the time of the last operation is Either the information was arranged to be displayed on the operating panel, or it was provided with means for storing a certain amount of operating codes.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従って上述した従来の入出力装置において、障害発生時
点だけの情報が操作パネルに表示される場合には、障害
発生迄のパネル操作は操作員の記憶に頼らざるを得す、
その為曖昧な操作手順しか採取できないという欠点があ
る。又、操作コードを記憶する手順を備えていても、入
出力動作に伴う障害を検出するのは入出力装置を制御す
る入出力制御装置であり、入出力装置のパネルからでは
障害の詳細内容が判別できない。その為障害発生後も操
作員が操作パネルを操作した場合に、操作コードを記憶
する手段の一定容量のために障害発生塩の情報が書換え
られ、必要な情報が得られないという欠点がある。Therefore, in the conventional input/output device described above, if information only at the time of failure is displayed on the operation panel, panel operations up to the time of failure must rely on the operator's memory.
Therefore, it has the disadvantage that only ambiguous operating procedures can be collected. Furthermore, even if a procedure for storing operation codes is provided, it is the input/output control device that controls the input/output device that detects failures associated with input/output operations, and the details of the failure cannot be viewed from the input/output device panel. I can't tell. Therefore, even after a failure occurs, when an operator operates the operation panel, the information on the failure salt is rewritten due to the fixed capacity of the means for storing the operation code, resulting in the disadvantage that necessary information cannot be obtained.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の目的は、上述の欠点を改善した入出力装置を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an input/output device that improves the above-mentioned drawbacks.

本発明は、入出力制御装置によって、制御され且つ操作
パネルを有する入出力装置であって、前記操作パネルの
スイッチを操作する毎に前記スイッチに対応した操作コ
ードを発生するコード発生回路と、前記コード発生回路
から発生した前記操作コードを格納する記憶回路と、前
記記憶回路への格納アドレスを指定するアドレス回路と
、前記入出力制御装置から指定され、前記記憶回路に前
記操作コードの書込許可／禁止を制御する書込制御回路
と、記憶回路から前記操作コードを読出す操作コード読
出し回路とを備えたことを特徴としている。The present invention provides an input/output device that is controlled by an input/output control device and has an operation panel, and includes a code generation circuit that generates an operation code corresponding to the switch each time a switch on the operation panel is operated; a memory circuit that stores the operation code generated from the code generation circuit; an address circuit that specifies a storage address in the memory circuit; and a write permission of the operation code to the memory circuit specified by the input/output control device. The present invention is characterized in that it includes a write control circuit that controls /prohibition, and an operation code reading circuit that reads the operation code from the storage circuit.

〔実施例〕〔Example〕

次に、本発明の実施例を図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例を示すブロック図である。こ
の入出力装置２は、操作パネル上にスイッチ３．４．５
を備えており、これらスイッチは、各信号線ａ、ｂ、ｃ
を経てコード発生回路６に接続されている。このコード
発生回路は、スイッチ３、　４．　５が押下された時に
発生する信号を入力とし各々の信号に対応する操作コー
ドを発生する。FIG. 1 is a block diagram showing one embodiment of the present invention. This input/output device 2 has switches 3.4.5 on the operation panel.
These switches are equipped with signal lines a, b, and c.
It is connected to the code generation circuit 6 via. This code generation circuit includes switches 3, 4. It inputs signals generated when 5 is pressed and generates operation codes corresponding to each signal.

コード発生回路６は、データバスｄを経て記憶回路７に
接続されており、この記憶回路はコード発生回路６で発
生された操作コードを記憶する。記憶回路７は、データ
バスｅを経て表示回路８に接続されており、この表示回
路は記憶回路７から読出された操作コードを表示する。The code generation circuit 6 is connected to a storage circuit 7 via a data bus d, and this storage circuit stores the operation code generated by the code generation circuit 6. The memory circuit 7 is connected to a display circuit 8 via a data bus e, and this display circuit displays the operation code read out from the memory circuit 7.

コード発生回路６は、さらに、信号線ｆを経てゲート回
路９の一方の入力端子に接続され、このゲート回路の他
方の入力端子は、信号線ｇを経て記憶制御回路１０に接
続されている。この記憶制御回路は、信号線りを経て入
出力制御装置１に接続されている。記憶制御回路１０は
、さらに、信号線ｉを経てゲート回路１１の一方の入力
端子に接続され、このゲート回路の他方の入力端子は、
信号線ｊを経てコード発生回路６に接続されている。ゲ
ート回路１１は、さらに、信号線ｋを経て記憶回路７に
接続されている。記憶制御回路ｌＯは、入出力制御装置
１からの指示により、ゲート回路９および１１を制御す
る。すなわち、入出力制御装置１が入出力装置２の障害
を検出すると、これらゲート回路を禁止する。Code generation circuit 6 is further connected to one input terminal of gate circuit 9 via signal line f, and the other input terminal of this gate circuit is connected to storage control circuit 10 via signal line g. This storage control circuit is connected to the input/output control device 1 via a signal line. The storage control circuit 10 is further connected to one input terminal of a gate circuit 11 via a signal line i, and the other input terminal of this gate circuit is
It is connected to the code generation circuit 6 via a signal line j. The gate circuit 11 is further connected to the memory circuit 7 via a signal line k. Storage control circuit IO controls gate circuits 9 and 11 according to instructions from input/output control device 1. That is, when the input/output control device 1 detects a failure in the input/output device 2, it inhibits these gate circuits.

一方、ゲート回路９は信号線ｌを経てアドレス回路１２
に接続されており、このアドレス回路は、さらに、信号
線ｍを経て操作コードを読出す読出しスイッチ１３に接
続され、信号線ｎを経て記憶回路７および比較回路１４
の一方の入力端子にそれぞれ接続されている。アドレス
回路１２は、操作コードが書込まれる記憶回路７のアド
レスを指定し、あるいは操作コードが読出される記憶回
路７のアドレスを指定する。On the other hand, the gate circuit 9 is connected to the address circuit 12 via the signal line l.
This address circuit is further connected to a readout switch 13 for reading out the operation code via a signal line m, and is connected to a memory circuit 7 and a comparison circuit 14 via a signal line n.
are connected to one input terminal of each. The address circuit 12 specifies the address of the memory circuit 7 where the operation code is written or the address of the memory circuit 7 where the operation code is read.

一方、比較回路１４の他方の入力端子は、信号線Ｏを経
て最上位アドレス記憶回路１５に接続され、比較回路は
さらに信号線ｐを経てアドレス回路１２に接続されてい
る。最上位アドレス記憶回路１５は、格納アドレスの最
上位アドレスを記憶しており、比較回路１４はアドレス
回路１２の指定する格納アドレスと最上位アドレスとを
比較し、一致した場合にはアドレス回路１２の格納アド
レスを初期値に戻すように指示する。On the other hand, the other input terminal of the comparison circuit 14 is connected to the highest address storage circuit 15 via a signal line O, and the comparison circuit is further connected to the address circuit 12 via a signal line p. The highest address storage circuit 15 stores the highest address of the storage addresses, and the comparison circuit 14 compares the storage address designated by the address circuit 12 with the highest address, and if they match, the highest address of the address circuit 12 is stored. Instructs to return the storage address to its initial value.

次に本実施例の動作について述べる。Next, the operation of this embodiment will be described.

操作パネル上のスイッチ、例えばスイッチ３が押下され
ると信号線ａに信号“１”が出力され、コード発生回路
６に入力される。コード発生回路６は信号線ａ上の信号
に対応した操作コードを発生するとともに、信号線ｊ上
に操作コードの格納指示信号を出力する。入出力装置２
が障害を発生していないときには、ゲート回路１１は禁
止されていないので、前記格納指示信号はゲート回路を
経て記憶回路７に入力される。これにより、記憶回路７
はアドレス回路１２により指定されたアドレスに操作コ
ードを格納する。When a switch on the operation panel, for example switch 3, is pressed, a signal "1" is output to the signal line a and input to the code generation circuit 6. The code generation circuit 6 generates an operation code corresponding to the signal on the signal line a, and outputs an operation code storage instruction signal on the signal line j. Input/output device 2
When no fault has occurred, the gate circuit 11 is not inhibited, so the storage instruction signal is input to the storage circuit 7 via the gate circuit. As a result, the memory circuit 7
stores the operation code at the address specified by the address circuit 12.

一方、コード発生回路６は信号線ｊ上に、アドレス回路
１２に対して＋１を指示する信号を出力する。障害が発
生していない状態では、ゲート回路９は禁止されておら
ず、＋１を指示する信号はゲート回路を経てアドレス回
路１２に入力され、アドレスを更新する。On the other hand, the code generation circuit 6 outputs a signal indicating +1 to the address circuit 12 on the signal line j. In a state where no fault has occurred, the gate circuit 9 is not inhibited, and a signal indicating +1 is input to the address circuit 12 via the gate circuit to update the address.

次に、操作パネルのスイッチ４が押下された場合には、
スイッチ４に対応した操作コードをコード発生回路６が
発生し、記憶回路７の更新されたアドレスに格納される
。以下、同様に操作パネルのスイッチが順々に押下され
た場合に、記憶回路７には対応する操作コードが格納さ
れる、すなわち操作手順が記憶される。以上の過程にお
いて、比較回路７は最上位アドレス記憶回路１５の最上
位アドレスとアドレス回路１２の格納アドレスを常時比
較しており、一致すると信号線ｐに一致信号を送出して
アドレス回路１２の格納アドレスを初期値に戻す。Next, when switch 4 on the operation panel is pressed,
The code generation circuit 6 generates an operation code corresponding to the switch 4, and stores it in the updated address of the storage circuit 7. Similarly, when the switches on the operation panel are pressed one after another, the corresponding operation codes are stored in the memory circuit 7, that is, the operation procedure is stored. In the above process, the comparison circuit 7 constantly compares the highest address of the highest address storage circuit 15 and the storage address of the address circuit 12, and when they match, it sends a match signal to the signal line p and stores the address in the address circuit 12. Return the address to its initial value.

操作パネルのスイッチを操作している途中に、入出力制
御装置１が入出力装置２の障害を検出すると、信号線り
に信号を送出し記憶制御回路１０に操作コードの記憶を
禁止するように指令する。When the input/output control device 1 detects a failure in the input/output device 2 while operating a switch on the operation panel, it sends a signal to the signal line to prohibit the storage control circuit 10 from storing the operation code. command.

記憶制御回路１０はこの指令を受けると、信号線ｔ、ｇ
に信号″０”を出力してゲート回路９および１１をそれ
ぞれ禁止する。これにより信号線ｊ上の格納指示信号の
記憶回路７への入力が阻止され、および信号線ｆ上のア
ドレス更新のための信号のアドレス回路１２への入力が
阻止される。その結果、記憶回路７への記憶およびアド
レス回路の更新が禁止される。したがって、その後操作
パネルのスイッチが操作されても、もはや操作手順は記
憶されない。Upon receiving this command, the storage control circuit 10 connects the signal lines t and g.
A signal "0" is outputted to inhibit gate circuits 9 and 11, respectively. This prevents the storage instruction signal on signal line j from being input to storage circuit 7, and the signal for address update on signal line f from being input to address circuit 12. As a result, storage in the memory circuit 7 and updating of the address circuit are prohibited. Therefore, even if a switch on the operation panel is operated after that, the operation procedure is no longer stored.

障害調査を行う場合には、記憶回路７に記憶されている
操作手順を読出し、障害発生迄に行った操作員のパネル
操作手順を表示回路８に表示する。When investigating a fault, the operating procedure stored in the memory circuit 7 is read out, and the panel operating procedure performed by the operator up to the occurrence of the fault is displayed on the display circuit 8.

これは、以下のようにして行われる。読出しスイッチ１
３を押下すると、信号線ｍ上に、アドレス回路１２に対
して−１を指示する信号が出力される。この信号により
アドレス回路１２は格納アドレスを−１し、そのアドレ
スを記憶回路７に指示する。記憶回路は指示されたアド
レスの操作コードを表示回路８に送り、表示回路に表示
する。読出しスイッチ１３を順次押下することによって
、表示回路８に、障害発生迄に行った操作員のパネル操
作手順が表示され、障害調査に必要な情報が得られる。This is done as follows. Readout switch 1
When 3 is pressed, a signal indicating -1 to the address circuit 12 is output on the signal line m. In response to this signal, address circuit 12 increments the storage address by 1 and instructs storage circuit 7 to the address. The memory circuit sends the operation code of the designated address to the display circuit 8, and displays it on the display circuit. By sequentially pressing the readout switches 13, the panel operation procedures performed by the operator up to the occurrence of the fault are displayed on the display circuit 8, and information necessary for fault investigation can be obtained.

以上、本発明の一実施例について説明したが、本発明は
この実施例に限定されるものではなく、本発明の範囲内
で種々の変形、変更が可能なことは勿論である。Although one embodiment of the present invention has been described above, the present invention is not limited to this embodiment, and it goes without saying that various modifications and changes can be made within the scope of the present invention.

〔発明の効果〕〔Effect of the invention〕

本発明はパネル操作を記憶し、障害検出時に入出力制御
装置からパネル操作の記憶を停止することより、障害発
生迄の操作手順が正確に採取できるという効果がある。The present invention has the effect that the operation procedure up to the occurrence of the fault can be accurately collected by storing the panel operations and stopping the storage of the panel operations from the input/output control device when a fault is detected.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示すブロック図である。 １・・・・・・入出力制御装置 ２・・・・・・入出力装置 ３．４．５・・操作パネル上のスイッチ６・・・・・・
コード発生回路 ７・・・・・・記憶回路 ８・・・・・・表示回路 ９．１１・・・ゲート回路 １０・・・・・記憶制御回路 １２・・・・・アドレス回路 １３・・・・・読出しスイッチ １４・・・・・比較回路FIG. 1 is a block diagram showing one embodiment of the present invention. 1... Input/output control device 2... Input/output device 3.4.5... Switch on the operation panel 6...
Code generation circuit 7...Memory circuit 8...Display circuit 9.11...Gate circuit 10...Storage control circuit 12...Address circuit 13... ... Readout switch 14 ... Comparison circuit

Claims (1)

【特許請求の範囲】[Claims] （１）入出力制御装置によって、制御され且つ操作パネ
ルを有する入出力装置であって、前記操作パネルのスイ
ッチを操作する毎に前記スイッチに対応した操作コード
を発生するコード発生回路と、前記コード発生回路から
発生した前記操作コードを格納する記憶回路と、前記記
憶回路への格納アドレスを指定するアドレス回路と、前
記入出力制御装置から指定され、前記記憶回路に前記操
作コードの書込許可／禁止を制御する書込制御回路と、
記憶回路から前記操作コードを読出す操作コード読出し
回路とを備えたことを特徴とする入出力装置。(1) An input/output device that is controlled by an input/output control device and has an operation panel, and includes a code generation circuit that generates an operation code corresponding to the switch each time a switch on the operation panel is operated; a memory circuit that stores the operation code generated from the generation circuit; an address circuit that specifies a storage address in the memory circuit; and an address circuit that specifies a storage address in the memory circuit; a write control circuit that controls prohibition;
An input/output device comprising: an operation code reading circuit that reads the operation code from a storage circuit.
JP60091115A 1985-04-30 1985-04-30 Input and output device Pending JPS61250746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60091115A JPS61250746A (en) 1985-04-30 1985-04-30 Input and output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60091115A JPS61250746A (en) 1985-04-30 1985-04-30 Input and output device

Publications (1)

Publication Number Publication Date
JPS61250746A true JPS61250746A (en) 1986-11-07

Family

ID=14017515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60091115A Pending JPS61250746A (en) 1985-04-30 1985-04-30 Input and output device

Country Status (1)

Country Link
JP (1) JPS61250746A (en)

Similar Documents

Publication Publication Date Title
JPS61250746A (en) Input and output device
JPH02128266A (en) Register with protective function
JPH0273420A (en) Semiconductor disk device
JPS6047664B2 (en) information processing equipment
JPS6020779B2 (en) Composite computer system
JPS6136841A (en) Input and output device
JPS61223514A (en) Microprocessor applied machinery
JPS6112587B2 (en)
JPH01111239A (en) Error display system
JPH0865497A (en) Image processing system
JPS59168528A (en) Initial program loading system
JPS61131049A (en) System for preserving contents in storage device from being swept out
JPS588357A (en) Control storage device
JPS62293452A (en) Memory ic diagnosing circuit
JPH0962587A (en) Measuring instrument with restoring function for erased measured data
JPS6120088A (en) Display status control system
JPS61267141A (en) Address detecting device for microprogram
JPS6356739A (en) History memory control system
JPH0137769B2 (en)
JPS6187294A (en) Bubble memory device
JPS63158637A (en) Memory tracing system
JPH01136258A (en) Memory control system for information processor
JPH01240921A (en) Display controller
JPS63149732A (en) Microprogram branch control system
JPS6324333A (en) State history storage device