JPS61248481A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS61248481A
JPS61248481A JP8956785A JP8956785A JPS61248481A JP S61248481 A JPS61248481 A JP S61248481A JP 8956785 A JP8956785 A JP 8956785A JP 8956785 A JP8956785 A JP 8956785A JP S61248481 A JPS61248481 A JP S61248481A
Authority
JP
Japan
Prior art keywords
layer
etching
semi
silicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8956785A
Other languages
Japanese (ja)
Inventor
Masato Mizukoshi
正人 水越
Toshiki Ito
俊樹 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP8956785A priority Critical patent/JPS61248481A/en
Publication of JPS61248481A publication Critical patent/JPS61248481A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

PURPOSE:To avoid an excessive etching by a method wherein an etching stopper layer is formed beforehand as a foundation of a semi-insulating polycrystalline silicon layer using the material whose etching rate is different from that of the semi-insulating polycrystalline silicon such as silicon dioxide. CONSTITUTION:An insulation layer 12 is formed on a silicon substrate 11 and a strain detecting silicon semiconductor 13 is formed on the layer 12. A silicon dioxide layer 18 is formed over the whole surface and the parts of the layer 18 corresponding to the electrode fitting positions 19 of the silicon semiconductor layer 13 are left by etching. Then a semi-insulating polycrystalline silicon layer 16 is formed over the whole surface of the substrate 11. A resist layer 21 is formed and the semi-insulating polycrystalline silicon layer 16 is etched with the layer 21 as a mask to leave a surface protection film 14 with contact holes 17. When the etching stopper layers 20 are exposed by etching, the etching rate changes. Therefore, the etching can be discontinued before the etching is progressed to the silicon semiconductor 13. Then the resist layer 21 and the stopper layers 20 are successively removed.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、たとえば歪検出素子を構成する半導体を半
絶縁性多結晶シリコン層で保護した後、上記半導体から
この層を貫通して端子を導出するに際して、上記半絶縁
性多結晶シリコン層のエツチングの深さ方向の制御が正
確に行なわれるようにした、半導体歪検出装置等の半導
体装置の製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides, for example, a semiconductor that constitutes a strain sensing element is protected with a semi-insulating polycrystalline silicon layer, and then a terminal is connected from the semiconductor through this layer. The present invention relates to a method of manufacturing a semiconductor device such as a semiconductor strain detection device, in which the depth direction of etching of the semi-insulating polycrystalline silicon layer is accurately controlled during derivation.

[背景技術] 従来、半導体装置の表面保護膜の材料としては二酸化シ
リコンを使用することが多かった。しかし近年、半導体
装置の種類によっては二酸化シリコンよりも半絶縁性多
結晶シリコンの方が保護膜材料として適当であることが
知られてきた。
[Background Art] Conventionally, silicon dioxide has often been used as a material for surface protective films of semiconductor devices. However, in recent years, it has become known that semi-insulating polycrystalline silicon is more suitable as a protective film material than silicon dioxide depending on the type of semiconductor device.

ところで、最近半導体歪検出器として5OI(3i1i
con on I n5ulator>構造のものが提
案ざれているが、その場合、表面保護膜にCVD法によ
る二酸化シリコン膜が用いられている。しかし、半導体
歪検出器の使用条件下において温度変化が生じた場合、
二酸化シリコンの熱膨張率は、シリコン基板や絶縁層上
の歪検出シリコン半導体の熱膨張率と大きく異なるため
に、二酸化シリコン保護膜の表面に熱歪が発生し、そし
てこの歪が歪検出シリコン半導体に加わって半導体歪検
出器の正常な動作の妨げになることが分かつてきている
By the way, recently 5OI (3i1i
A type of structure has been proposed, in which a silicon dioxide film formed by CVD is used as a surface protective film. However, if a temperature change occurs under the operating conditions of a semiconductor strain detector,
Because the coefficient of thermal expansion of silicon dioxide is significantly different from that of the strain-sensing silicon semiconductor on the silicon substrate or insulating layer, thermal strain occurs on the surface of the silicon dioxide protective film, and this strain causes strain-sensing silicon semiconductors. In addition to this, it has been found that this also interferes with the normal operation of semiconductor strain detectors.

そこで本発明者等は、熱膨張率がシリコン基板や歪検出
シリコン半導体の熱膨張率に近い、半絶縁性多結晶シリ
コンによって、表面保護膜を構成することを提案した。
Therefore, the present inventors proposed that the surface protective film be made of semi-insulating polycrystalline silicon, which has a coefficient of thermal expansion close to that of a silicon substrate or a strain-detecting silicon semiconductor.

ところが、表面保護膜の材料として単純に半絶縁性多結
晶シリコンを用いた場合、第3図に示すように、半絶縁
性多結晶シリコン層16にコンタクトホール17をエツ
チング形成する時点で問題が生じることが分かった。す
なわち、半絶縁性多結晶シリコン層16とシリコン半導
体13との選択比が大きくとれる適当なエツチング液が
ないため、エツチングの終点の判断が困難で、その結果
、シリコン半・導体13やシリコン基板11にまで穴を
あけてしまい、第3図(B)および(C)のような状態
になる可能性が高いのである。特に第3図(C)のよう
に、エツチングがシリコン基板11まで達した場合には
、シリコン基板11を通るリーク電流が生じるため、半
導体歪検出器としての所要の性能を得ることができない
However, when semi-insulating polycrystalline silicon is simply used as the material for the surface protective film, a problem arises when forming contact holes 17 in semi-insulating polycrystalline silicon layer 16 by etching, as shown in FIG. That's what I found out. That is, since there is no suitable etching solution that can provide a high selection ratio between the semi-insulating polycrystalline silicon layer 16 and the silicon semiconductor 13, it is difficult to judge the end point of etching, and as a result, the silicon semiconductor 13 and the silicon substrate 11 are There is a high possibility that the hole will be drilled to the bottom, resulting in the situation shown in Figures 3(B) and 3(C). In particular, when the etching reaches the silicon substrate 11 as shown in FIG. 3(C), leakage current occurs through the silicon substrate 11, making it impossible to obtain the required performance as a semiconductor strain detector.

[発明が解決しようとする問題点] この発明は上記のような点に鑑みてなされ、半絶縁性多
結晶シリコン層のエツチングの終点を明確にすることに
より、過度のエツチングを防止することができる半導体
装置の製造方法を提供しようとするものである。
[Problems to be Solved by the Invention] This invention has been made in view of the above points, and by clarifying the end point of etching the semi-insulating polycrystalline silicon layer, excessive etching can be prevented. The present invention aims to provide a method for manufacturing a semiconductor device.

[問題点を解決するための手段、およびその作用]すな
わち、この発明に係る半導体装置の製造方法にあっては
、まず半絶縁性多結晶シリコン層の下地として予めエツ
チングストッパ層を、半絶縁性多結晶シリコン層とはエ
ツチング速度の異なる物質たとえば二酸化シリコンによ
って形成する。
[Means for Solving the Problems and Their Effects] That is, in the method of manufacturing a semiconductor device according to the present invention, first, an etching stopper layer is formed in advance as a base for a semi-insulating polycrystalline silicon layer. The polycrystalline silicon layer is formed of a material having a different etching rate, such as silicon dioxide.

そしてこのストッパ層の上に半絶縁性多結晶シリコン層
を形成して、その状態でこの半絶縁性多結晶シリコン層
をエツチングする。このエツチング工程においては、半
絶縁性多結晶シリコン層とストッパ層とのエツチング速
度の差異によって、エツチングの終点を明確に知ること
ができるので、従来のように必要以上にエツチングして
しまうことがない。なお上記ストッパ層は、半導体装置
に残存しないように上記エツチングの後、除去する。
Then, a semi-insulating polycrystalline silicon layer is formed on this stopper layer, and in this state, this semi-insulating polycrystalline silicon layer is etched. In this etching process, the end point of etching can be clearly known due to the difference in etching speed between the semi-insulating polycrystalline silicon layer and the stopper layer, so there is no need to etch more than necessary as in the conventional method. . Note that the stopper layer is removed after the etching so that it does not remain in the semiconductor device.

[実施例] 以下、図面を参照してこの発明の一実施例を説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

ここでは第1図を参照して半導体歪検出器の製造方法に
ついて説明するが、この方法は半導体歪検出器に限らず
、半絶縁性多結晶シリコンの表面保護膜を有する半導体
装置全般、さらに表面保護膜以外でも半絶縁性多結晶シ
リコンの層を有するあらゆる半導体装置の製造に際して
実施することかできる。
Here, a method for manufacturing a semiconductor strain detector will be explained with reference to FIG. In addition to the protective film, the present invention can also be carried out when manufacturing any semiconductor device having a layer of semi-insulating polycrystalline silicon.

まず第1図(A>のように、シリコン基板11の上に絶
縁1!!12を形成し、その絶縁層12の上に歪検出シ
リコン半導体13を形成する。このシリコン半導体13
は、単結晶または多結晶または非晶質シリコンからなる
薄膜層で、CVD法や真空蒸着法によって形成される。
First, as shown in FIG.
is a thin film layer made of single crystal, polycrystal, or amorphous silicon, and is formed by CVD or vacuum evaporation.

次に第1図(B)のように、シリコン半導体13の上を
含めて絶縁層12の上に二酸化シリコンWA18を形成
する。そして第1図(C)に示されているように、この
二酸化シリコン層18をエツチングして、シリコン半導
体の電極取付は位置19に対応する部分だけを残存させ
る。ここで残された部分がストッパ層20である。
Next, as shown in FIG. 1B, silicon dioxide WA 18 is formed on the insulating layer 12 including the silicon semiconductor 13. Then, as shown in FIG. Then, as shown in FIG. 1C, this silicon dioxide layer 18 is etched to leave only the portion corresponding to the position 19 for attaching the silicon semiconductor electrode. The portion left here is the stopper layer 20.

次に第1図(D>のように、基板11上の全体に半絶縁
性多結晶シリコン層16を形成する。この半絶縁性多結
晶シリコン (3emi−■n5tJlatinQPo
lycrystalline  3i1icon:5I
PO3;化学式3ixOy)は、 SiH++N20→5ixty、 SiH++CO2→5iXOV 等の反応を用い、CVD法によって形成される。
Next, as shown in FIG. 1 (D), a semi-insulating polycrystalline silicon layer 16 is formed over the entire substrate 11.
lycrystalline 3i1icon:5I
PO3 (chemical formula 3ixOy) is formed by a CVD method using reactions such as SiH++N20→5ixty and SiH++CO2→5iXOV.

こうして生成される半絶縁性多結晶シリコンの電気的、
機械的性質は、酸素の添加量によってシリコンと二酸化
シリコンの中間を連続的に変化するが、ここでは半導体
歪検出器の表面保護膜として必要なだけの抵抗性を有し
且つ熱膨張率はなるべくシリコン半導体13に近いもの
を形成するようにする(上記絶縁層12もこれと同様の
半絶縁性多結晶シリコンによって形成することができる
)。
The electrical properties of the semi-insulating polycrystalline silicon thus produced are
The mechanical properties change continuously between silicon and silicon dioxide depending on the amount of oxygen added, but in this case, it is necessary to have the resistance required for a surface protective film of a semiconductor strain detector and the coefficient of thermal expansion to be as low as possible. The layer is formed to be similar to the silicon semiconductor 13 (the insulating layer 12 can also be formed of semi-insulating polycrystalline silicon similar to this).

こうして半絶縁性多結晶シリコン層16を形成した模、
第1図(E)のようにレジスト層21を形成する。この
レジスト1121は、半絶縁性多結晶シリコン層16に
コンタクトホールをエツチングする時、マスクとして使
用するので、その開口22は図のようにストッパ層20
の位置と一致させる。
In this way, the semi-insulating polycrystalline silicon layer 16 is formed.
A resist layer 21 is formed as shown in FIG. 1(E). This resist 1121 is used as a mask when etching a contact hole in the semi-insulating polycrystalline silicon layer 16, so the opening 22 is formed in the stopper layer 20 as shown in the figure.
match the position of

そしてこのレジスト層21をマスクとして、第1図(F
)のように半絶縁性多結晶シリコン層16をエツチング
し、コンタクトホール17を有する表面保護膜14を残
置する。この時、エツチングがストッパ17120まで
達するとエツチング速度が変わるので、半絶縁性多結晶
シリコン層16のエツチングが終結したことを容易に知
ることができるようになり、その結果、エツチングがシ
リコン半導体13まで進行しない段階で、エツチングを
停止させることが可能となる。
Then, using this resist layer 21 as a mask, as shown in FIG.
), the semi-insulating polycrystalline silicon layer 16 is etched to leave the surface protective film 14 having contact holes 17. At this time, since the etching speed changes when the etching reaches the stopper 17120, it becomes easy to know that the etching of the semi-insulating polycrystalline silicon layer 16 has ended, and as a result, the etching reaches the silicon semiconductor 13. It becomes possible to stop etching at a stage where it has not progressed.

こうして半絶縁性多結晶シリコンの表面保護膜14を形
成した後、レジスト層21およびストッパ層20を、そ
れぞれ第1図<a>aよび(H>のように順に除去する
。ここでストッパ層20は、希弗酸等によって除去され
る。そして表面保護膜14のコンタクトホール17に電
極を取り付けることにより、第2図のような半導体歪検
出器が製造される。
After forming the surface protective film 14 of semi-insulating polycrystalline silicon in this way, the resist layer 21 and the stopper layer 20 are removed in order as shown in FIG. is removed using dilute hydrofluoric acid or the like. Then, by attaching electrodes to the contact holes 17 of the surface protection film 14, a semiconductor strain detector as shown in FIG. 2 is manufactured.

なお、二酸化シリコン層18の全体を残したままの状態
で、半絶縁性多結晶シリコン層16を形成すると、コン
タクトホール17以外の部分の二酸化シリコンmiaは
除去することができなくなる。こうして二酸化シリコン
層1&が残存すると、前述のとおり半導体歪検出器に熱
歪が発生し、表面保護膜14を半絶縁性多結晶シリコン
に置き換えた意味がなくなる。
Note that if the semi-insulating polycrystalline silicon layer 16 is formed while the entire silicon dioxide layer 18 remains, the silicon dioxide mia in the portion other than the contact hole 17 cannot be removed. If the silicon dioxide layer 1& remains in this way, thermal strain will occur in the semiconductor strain detector as described above, and there will be no point in replacing the surface protection film 14 with semi-insulating polycrystalline silicon.

また、上記実施例では半絶縁性多結晶シリコンとして5
ixtyを使用すると説明したが、酸素原子を窒素原子
に置き換えた半絶縁性多結晶シリコンでも同様の効果が
得られる。
In addition, in the above embodiment, 5 is used as semi-insulating polycrystalline silicon.
Although it has been explained that ixty is used, the same effect can be obtained using semi-insulating polycrystalline silicon in which oxygen atoms are replaced with nitrogen atoms.

[発明の効果コ 以上のように、この発明に係る半導体装置の製造方法に
あっては、半絶縁性多結晶シリコン層の下に予めエツチ
ングストッパ層を形成しておいて、その状態で半絶縁性
多結晶シリコン層をエツチングする。したがって、スト
ッパ層の存在によってエツチングの終点を容易に知るこ
とが可能であり、その結果、過度のエツチングを防止す
ることができる。
[Effects of the Invention] As described above, in the method for manufacturing a semiconductor device according to the present invention, an etching stopper layer is formed in advance under a semi-insulating polycrystalline silicon layer, and in that state, an etching stopper layer is formed under a semi-insulating polycrystalline silicon layer. etching the polycrystalline silicon layer. Therefore, due to the presence of the stopper layer, it is possible to easily know the end point of etching, and as a result, excessive etching can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る半導体装置の製造方
法を説明するための工程模式断面図、第2図は半導体装
置の完成図、第3図は本発明の基本となる半導体装置の
製造方法を説明するための図で°ある。 11・・・シリコン基板、12・・・絶縁層、13・・
・シリコン半導体、14・・・表面保護膜、15・・・
電極、16・・・半絶縁性多結晶シリコン層、17・・
・コンタクトホール、18・・・二酸化シリコン層、1
9・・・電極取付は位置、20・・・ストッパ層、21
・・・レジスト層、22・・・開口。 出願人代理人 弁理士 鈴江武彦 第1 N−(N″ P+−”−P+”−
FIG. 1 is a schematic cross-sectional view of a process for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a completed diagram of the semiconductor device, and FIG. 3 is a diagram of the semiconductor device which is the basis of the present invention FIG. 3 is a diagram for explaining a manufacturing method. 11... Silicon substrate, 12... Insulating layer, 13...
・Silicon semiconductor, 14... Surface protective film, 15...
Electrode, 16... Semi-insulating polycrystalline silicon layer, 17...
・Contact hole, 18... silicon dioxide layer, 1
9... Electrode mounting position, 20... Stopper layer, 21
...Resist layer, 22...Opening. Applicant's agent Patent attorney Takehiko Suzue No. 1 N-(N″ P+-”-P+”-

Claims (2)

【特許請求の範囲】[Claims] (1)シリコンからなる半導体の上に、エッチングスピ
ードが半絶縁性多結晶シリコンと異なる材料で構成され
るストッパ層を部分的に設ける工程と、 上記ストッパ層の上を含めて上記シリコンからなる半導
体の上に半絶縁性多結晶シリコン層を形成する工程と、 上記半絶縁性多結晶シリコン層の上記ストッパ層の上に
対応する部分をそのストッパ層が露出するまでエッチン
グする工程と、 上記ストッパ層を除去する工程とを有することを特徴と
する半導体装置の製造方法。
(1) A step of partially providing a stopper layer made of a material whose etching speed is different from that of semi-insulating polycrystalline silicon on the semiconductor made of silicon, and the semiconductor made of silicon including the top of the stopper layer. forming a semi-insulating polycrystalline silicon layer on the stopper layer; etching a portion of the semi-insulating polycrystalline silicon layer corresponding to the stopper layer until the stopper layer is exposed; 1. A method for manufacturing a semiconductor device, comprising the step of removing.
(2)上記ストッパ層を構成する材料は二酸化シリコン
である特許請求の範囲第1項記載の半導体装置の製造方
法。
(2) The method of manufacturing a semiconductor device according to claim 1, wherein the material constituting the stopper layer is silicon dioxide.
JP8956785A 1985-04-25 1985-04-25 Manufacture of semiconductor device Pending JPS61248481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8956785A JPS61248481A (en) 1985-04-25 1985-04-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8956785A JPS61248481A (en) 1985-04-25 1985-04-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS61248481A true JPS61248481A (en) 1986-11-05

Family

ID=13974388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8956785A Pending JPS61248481A (en) 1985-04-25 1985-04-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS61248481A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852830A (en) * 1981-09-24 1983-03-29 Hitachi Ltd High withstand voltage semiconductor device and manufacture thereof
JPS59222937A (en) * 1983-06-02 1984-12-14 Matsushita Electronics Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852830A (en) * 1981-09-24 1983-03-29 Hitachi Ltd High withstand voltage semiconductor device and manufacture thereof
JPS59222937A (en) * 1983-06-02 1984-12-14 Matsushita Electronics Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
US3574010A (en) Fabrication of metal insulator semiconductor field effect transistors
US4742025A (en) Method of fabricating a semiconductor device including selective etching of a silicide layer
JPH07245291A (en) Method and apparatus for etching silicon substrate
JPS61248481A (en) Manufacture of semiconductor device
JPH0351095B2 (en)
US4454002A (en) Controlled thermal-oxidation thinning of polycrystalline silicon
JPS61224360A (en) Manufacture of field effect transistor
EP0066675B1 (en) Processes for the fabrication of field effect transistors
JPH0360064A (en) Semiconductor device and manufacture thereof
JPS6254477A (en) Manufacture of semiconductor pressure sensor
JPS60192329A (en) Manufacture of semiconductor device
JPH03208375A (en) Semiconductor pressure sensor
JPH01239940A (en) Semiconductor device
JPS6320383B2 (en)
JPH0555578A (en) Manufacture of thin film transistor
KR970007437B1 (en) Preparation process for semiconductor element
JPS58170030A (en) Manufacture of semiconductor device
KR0161844B1 (en) Etching method for poly silicon with selective oxidation
JPS6222540B2 (en)
JPS6120154B2 (en)
JPH0374842A (en) Manufacture of semiconductor device
JPS5718362A (en) Semiconductor device and manufacture thereof
JPS62206873A (en) Manufacture of semiconductor device
JPS60103615A (en) Semiconductor device
JPS55111172A (en) Nonvolatile semiconductor memory device