JPS61248102A - Process controller - Google Patents

Process controller

Info

Publication number
JPS61248102A
JPS61248102A JP8969385A JP8969385A JPS61248102A JP S61248102 A JPS61248102 A JP S61248102A JP 8969385 A JP8969385 A JP 8969385A JP 8969385 A JP8969385 A JP 8969385A JP S61248102 A JPS61248102 A JP S61248102A
Authority
JP
Japan
Prior art keywords
noise
microprocessor
input
signal
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8969385A
Other languages
Japanese (ja)
Inventor
Genichi Watanabe
渡辺 元一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP8969385A priority Critical patent/JPS61248102A/en
Publication of JPS61248102A publication Critical patent/JPS61248102A/en
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE:To prevent the occurrence of down state of a microprocessor against noise by providing an interruption signal generating section that generates an interruption signal responding to a noise detection signal from a noise detecting section and a microprocessor that executes a noise processing program responding to input of the interruption signal. CONSTITUTION:When noise above specified threshold level is inputted to a noise detecting section 44, a noise detection signal is outputted from the noise detecting section and this is inputted to an interruption signal generating section 48. The interruption signal generating section 48 generates an interruption signal responding to the noise detection signal and gives this interruption signal to a microprocessor 12. Consequently, the microprocessor becomes the state of interruption, and performs the restoring process from an unstable state of each circuit due to noise by executing specified noise processing program, and returns to original program and continues adjusting function.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、プロセス調節計に係り、特には、外部からの
インパルス性のノイズの影響を受けにくく、安定性と信
頼度を向上させたプロセス調節計に関する。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a process controller, and in particular, a process controller that is less susceptible to external impulsive noise and has improved stability and reliability. Regarding process controllers.

(ロ)従来技術とその問題点 従来のプロセス調節計においては、アナログ信8桑入出
力するアナログ信号入出力部、デジタル信号を入出力す
るデジタル信号入出力部、これらの信号入出力部の信号
を処理するマイクロプロセッサおよびこれらの電源部を
備えたものがある。
(b) Prior art and its problems In conventional process controllers, there is an analog signal input/output section that inputs and outputs analog signals, a digital signal input/output section that inputs and outputs digital signals, and signals of these signal input/output sections. There are some that are equipped with a microprocessor that processes these and a power supply section for them.

ところで、従来のこの種のデジタル式プロセス調節計に
おいては、入出カライン部にノイズフィルタ等を入れて
コモンラインから侵入するノイズを低減させるように構
成されている。
By the way, this type of conventional digital process controller is configured to include a noise filter or the like in the input/output line section to reduce noise entering from the common line.

しかしながら、ノイズがコモンラインとケース間に入っ
た場合には、特にフローティング人、出力形式のプロセ
ス調節計ではノイズの低減効果が少なく、したがって、
プロセス調節計に内蔵されているマイクロプロセッサが
ダウン状態となり、このため、各種のプロセス計器に対
して調節能力を消失する現象が生じる。
However, when noise enters between the common line and the case, the noise reduction effect is small, especially in floating type and output type process controllers, and therefore,
The microprocessor built into the process controller goes down, causing a phenomenon in which the ability to adjust various process instruments is lost.

これを防止するため、従来は、入出カライン部に加えて
コモンラインとケース間にもフィルタを入れるようにし
たものもあるが、アナログの入出力信号に悪影響を与え
ることがあり、しかも、このような対策を講じても完全
にノイズの影響を防止することができないことがあった
。さらに、入出力ライン部から入ったノイズは、電源部
を通ってアースされるため、デジタル回路のコモンライ
ンにパルス信号が発生し、その結果、前記と同様にマイ
クロプロセッサがダウン状態になる場合があるという不
具合があった。
In order to prevent this, some conventional devices have installed a filter between the common line and the case in addition to the input/output signal line section, but this can have a negative effect on analog input/output signals, and Even if measures were taken, it was not always possible to completely prevent the effects of noise. Furthermore, noise that enters from the input/output line section passes through the power supply section and is grounded, so a pulse signal is generated on the common line of the digital circuit, and as a result, the microprocessor may go down as described above. There was a problem.

このようなノイズの低減策として、アナログ入出力部に
は絶縁増幅器を、デジタル入出力部にはフォトカブラ等
をそれぞれ使用して入出力側のコモンラインをデジタル
処理側のコモンラインと完全に分離した方式や、あるい
は光ファイバを介して総てをデジタルで入出力する方式
などが提案されている。しかしながら、前者の場合には
、実装基板上のクロストークにより完全に防止できず、
また、後者の場合には、システム構成が複雑となり、端
末側に設置された受信器がマイクロコンピュータなどを
使用しておれば、前記と同様にダウン状態が発生する。
As a measure to reduce such noise, the common line on the input/output side is completely separated from the common line on the digital processing side by using an isolation amplifier for the analog input/output section and a photo coupler for the digital input/output section. There have been proposals for a method in which all input and output is done digitally via optical fiber. However, in the former case, it cannot be completely prevented due to crosstalk on the mounting board.
Furthermore, in the latter case, the system configuration becomes complicated, and if the receiver installed on the terminal side uses a microcomputer or the like, a down state occurs in the same way as described above.

しかも、近年のデジタル式プロセス調節計では、各種プ
ロセス計器に対する入出力点数が多いので、ノイズ対策
のために全点数を分離するとなれば、プロセス調節計の
制御系中心部よりプロセス計器と接続するための周辺部
の方が余計にコストがかつてしまうなどの問題を生じる
Moreover, recent digital process controllers have a large number of input/output points for various process instruments, so if all the points are separated for noise countermeasures, it is necessary to connect them to the process instruments from the center of the control system of the process controller. Problems arise, such as extra costs for the peripheral parts.

本発明は、このような事情に鑑みてなされたものであっ
て、入出力部および電源部から侵入するノイズに対して
マイクロプロセッサのダウン状態の発生を防止して、プ
ロセス計器に対して常に適正な制御動作ができるように
するとともに、装置金体のコスト低減化を図ることを目
的とする。
The present invention has been made in view of the above circumstances, and is designed to prevent the microprocessor from going down due to noise that enters from the input/output section and the power supply section, thereby ensuring that the process instrument is always properly connected to the process instrument. The purpose is to enable efficient control operations and to reduce the cost of the device metal body.

(ハ)問題点を解決するための手段 本発明は、上記の目的を達成するために、所定のスレッ
ショールドレベル以上のノイズ入力に応答してノイズ検
出信号を出力するノイズ検出部と、該ノイズ検出部から
のノイズ検出信号に応答して割り込み信号を発生させる
割り込み信号発生部と、前記割り込み信号の入力に応答
してノイズ処理プログラムを実行するマイクロプロセッ
サとを備えてプロセス調節計を構成している。
(C) Means for Solving the Problems In order to achieve the above object, the present invention provides a noise detection unit that outputs a noise detection signal in response to a noise input of a predetermined threshold level or higher; A process controller includes an interrupt signal generator that generates an interrupt signal in response to a noise detection signal from a noise detector, and a microprocessor that executes a noise processing program in response to input of the interrupt signal. ing.

(ニ)作用 ノイズ検出部に所定のスレッショールドレベル以上のノ
イズが入力されると、ノイズ検出部からはノイズ検出信
号が出力されてこれが割り込み信号発生部に入力される
。割り込み信号発生部は、ノイズ検出信号に応答して割
り込み信号を発生し、この割り込み信号をマイクロプロ
セッサに与える。
(iv) When noise of a predetermined threshold level or higher is input to the effect noise detection section, a noise detection signal is outputted from the noise detection section and is inputted to the interrupt signal generation section. The interrupt signal generator generates an interrupt signal in response to the noise detection signal and provides the interrupt signal to the microprocessor.

これにより、マイクロプロセッサは、割り込み状態とな
り、所定のノイズ処理プログラムを実行してノイズによ
る各回路の不定状態からの復元処理をおこなった後、元
のプログラムに戻り、調節機能を継続する。
As a result, the microprocessor enters an interrupt state, executes a predetermined noise processing program to restore each circuit from an unstable state caused by noise, and then returns to the original program and continues the adjustment function.

(ホ)実施例 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
(e) Examples Hereinafter, the present invention will be explained in detail based on examples shown in the drawings.

第1図は、本発明の実施例に係るプロセス調節計のブロ
ック図である。同図において、符号1はプロセス調節計
、2a〜2nは図外のプロセス計器から出力されるアナ
ログ信号を入力する信号入力端子、2xはコモンライン
である。4は信号入力端子2に人力されたアナログ信号
を増幅する入力増幅部、6は入力増幅部4で増幅された
アナログ信号を順次切り換えて入力する入力マルチプレ
クサ、8は入力マルチプレクサ6を介して入力されるア
ナログ信号をデジタル化するA/D変換器である。
FIG. 1 is a block diagram of a process controller according to an embodiment of the present invention. In the figure, numeral 1 is a process controller, 2a to 2n are signal input terminals for inputting analog signals output from process instruments not shown, and 2x is a common line. 4 is an input amplifying section that amplifies the analog signal input manually to the signal input terminal 2; 6 is an input multiplexer that sequentially switches and inputs the analog signal amplified by the input amplifying section 4; and 8 is an input multiplexer that is input via the input multiplexer 6. This is an A/D converter that digitizes analog signals.

また、10は入力される各種のデータを記憶するデータ
メモリ部、12は入出力データの処理および各部の動作
を制御するとともに、割り込み信号人力に応答してノイ
ズ処理プログラムを実行するマイクロプロセッサ、14
はマイクロプロセッサ12の動作プログラムが記憶され
たプログラムメモリ部である。16はデータバス、18
はコントロールバスである。
10 is a data memory unit that stores various input data; 12 is a microprocessor that processes input/output data and controls the operation of each unit; and executes a noise processing program in response to an interrupt signal; and 14
is a program memory section in which operating programs for the microprocessor 12 are stored. 16 is a data bus, 18
is the control bus.

20はマイクロプロセッサI2から出力されるプロセス
制御信号をアナログ化するD/A変換器、22はD/A
変換器20でアナログ化されたプロセス制御信号を順次
切り換える出力デマルチプレクサ、24は出力デマルチ
プレクサ22を通ったプロセス制御信号を増幅する出力
増幅部、26a〜26nは出力増幅部24からのプロセ
ス制御信号の信号出力端子、26xはコモンラインであ
る。
20 is a D/A converter that converts the process control signal outputted from the microprocessor I2 into analog; 22 is a D/A converter;
An output demultiplexer that sequentially switches the process control signal converted into analog by the converter 20; 24 is an output amplification section that amplifies the process control signal that has passed through the output demultiplexer 22; and 26a to 26n are process control signals from the output amplification section 24. The signal output terminal 26x is a common line.

28a〜281は図外のプロセス計器から出力されるデ
ジタル信号を入力する信号入力端子、28Xはコモンラ
インである。30は信号入力端子に入力されたデジタル
信号を一時蓄える入力バッファ部、32はマイクロプロ
セッサlOから出力されるプロセス制御信号を一時蓄え
る出力バッファ部、34a〜341は出力バッファ部3
2からのプロセス制御信号の出力端子、34xはコモン
ラインである。
28a to 281 are signal input terminals for inputting digital signals output from process instruments not shown, and 28X is a common line. 30 is an input buffer section that temporarily stores digital signals input to the signal input terminal; 32 is an output buffer section that temporarily stores process control signals output from the microprocessor IO; 34a to 341 are output buffer sections 3
The output terminal 34x of the process control signal from 2 is a common line.

36はマイクロプロセッサ12を含む各部の電源部、3
8は電源入力端子である。
36 is a power supply unit for each part including the microprocessor 12;
8 is a power input terminal.

また、40a〜40dはノイズフィルタ、42a〜42
cはインターフェイスである。
Further, 40a to 40d are noise filters, 42a to 42
c is an interface.

44a〜44dは所定のスレッショールドレベル以上の
ノイズが入力されると、該ノイズの入力に応答してノイ
ズ検出信号を出力するノイズ検出部である。これらの各
ノイズ検出部44a〜44dは、第2図に示すように、
遅延素子50と排他オア回路52とからそれぞれ構成さ
れている。また、46は各ノイズ検出部44a〜44d
から出力されるノイズ検出信号を入力するオア回路部、
48はオア回路部46を通つたノイズ検出信号に応答し
て割り込み信号を発生させる割り込み信号発生部であり
、この割り込み信号発生部48は、本例の場合、RSフ
リップフロップで構成される。そして、このRSフリッ
プフロップ48のQ出力端子は、マイクロプロセッサ1
2の割り込み端子INTに接続されている。
Noise detectors 44a to 44d output a noise detection signal in response to input noise of a predetermined threshold level or higher. As shown in FIG. 2, each of these noise detection units 44a to 44d has a
Each of them is composed of a delay element 50 and an exclusive OR circuit 52. Further, 46 indicates each noise detection unit 44a to 44d.
an OR circuit section that inputs the noise detection signal output from the
Reference numeral 48 denotes an interrupt signal generating section that generates an interrupt signal in response to the noise detection signal passed through the OR circuit section 46, and in this example, the interrupt signal generating section 48 is composed of an RS flip-flop. The Q output terminal of this RS flip-flop 48 is connected to the microprocessor 1.
It is connected to the interrupt terminal INT of No. 2.

この実施例のプロセス調節計1では、各入出力端子のコ
モンライン2x、 26X、 28X、 34Xの内の
一つのコモンラインたとえば2xからノイズが侵入する
と、該ノイズはノイズ検出回路44aの遅延素子50で
一定時間遅延された後、排他オア回路52の一方の入力
端子に入力される。排他オア回路52の他方の入力端子
は常にローレベルに設定されているので、侵入したノイ
ズのレベルが所定のスレッショールドレベルを越えてい
る場合には、排他オア回路52からは該ノイズがノイズ
検出信号として出力される。こうして、ノイズ検出部4
4aから出力されたノイズ検出信号は、オア回路46を
経て割り込み信号発生部であるRSフリップフロップ4
8のセット入力端子Sに入力される。これにより、RS
フリップフロップ48がセットされ、そのQ出力端子か
らは割り込み信号が出力される。そして、この割り込み
信号は次段のマイクロプロセッサ12の割り込み端子■
NTに入力される。これにより、マイクロプロセッサは
割り込み状態になる。
In the process controller 1 of this embodiment, when noise enters from one of the common lines 2x, 26X, 28X, and 34X of each input/output terminal, for example, 2x, the noise is transmitted to the delay element 50 of the noise detection circuit 44a. After being delayed for a certain period of time, the signal is input to one input terminal of the exclusive OR circuit 52. Since the other input terminal of the exclusive OR circuit 52 is always set to a low level, if the level of the noise that has entered exceeds a predetermined threshold level, the noise is recognized as noise by the exclusive OR circuit 52. Output as a detection signal. In this way, the noise detection section 4
The noise detection signal outputted from 4a is passed through an OR circuit 46 to the RS flip-flop 4, which is an interrupt signal generator.
It is input to the set input terminal S of No. 8. This allows RS
Flip-flop 48 is set and an interrupt signal is output from its Q output terminal. This interrupt signal is sent to the interrupt terminal of the next stage microprocessor 12.
Input to NT. This places the microprocessor in an interrupt state.

割り込み状態になったマイクロプロセッサ12は、RS
フリップフロップ48のリセット入力端子Rにリセット
信号を出力して割り込み信号をクリアして次の新たなノ
イズ信号の受付を可能ならしめるとともに、第3図に示
すようなノイズ処理プログラムを実行して、元のプロセ
ス制御プログラム実行状態に復帰する。したがって、マ
イクロプロセッサ12のダウン状態の発生が未然に回避
されることになる。
The microprocessor 12 that has entered the interrupt state receives the RS
A reset signal is output to the reset input terminal R of the flip-flop 48 to clear the interrupt signal and enable reception of the next new noise signal, and at the same time, a noise processing program as shown in FIG. 3 is executed. Return to the original process control program execution state. Therefore, the occurrence of a down state of the microprocessor 12 is prevented.

なお、プロセス調節計によっては、ウォッチドッグタイ
マーを備えたものがある。このウォッチドッグタイマー
は、演算等がマイクロプロセッサ等の故障で所定時間内
に終了しない場合には、タイムアウトの信号を外部に送
出してダウン状態にする機能を果たすものである。この
ような構成に対しては、ノイズ処理プログラム実行時の
間だけウォッチドッグタイマーの動作を停止させておき
、割り込み状態からの復帰時に動作させるように構成す
ることにより、不必要なタイムアウト信号の送出とダウ
ン状態からの回避が可能となる。
Note that some process controllers are equipped with a watchdog timer. This watchdog timer has the function of transmitting a timeout signal to the outside to bring the device into a down state if a calculation or the like does not end within a predetermined time due to a failure of the microprocessor or the like. For such a configuration, by configuring the watchdog timer to stop operating only while the noise processing program is running and to operate when returning from the interrupt state, unnecessary timeout signals and downtime can be avoided. It is possible to avoid the situation.

また、ノイズ処理プログラムは、短時間で終了する必要
があるため、プログラムステップは可能な限り少なくす
るとともに、ハード構成も単純でこれに応じられるよう
に構成する必要がある。
Furthermore, since the noise processing program must be completed in a short time, the number of program steps must be minimized, and the hardware configuration must be simple and compatible with this requirement.

また、実使用状態におていは、ノイズフィルタの無い従
来のプロセス調節計においても、ダウン状態の発生する
頻度は悪条件においても、月に1〜2回程度であり、ま
た、ノイズフィルタを入れたものにおいては、ダウン状
態の原因となるスレッショールドレベルを越えるノイズ
が侵入する頻度は一層少なくなるので、マイクロプロセ
ッサが割り込み処理プログラムを実行する頻度は少なく
、したがって、通常行なわれるプロセス調節計の制御プ
ログラムの実行に支障は生じない。
In addition, in actual use, even in conventional process controllers without noise filters, down conditions occur only once or twice a month, even under adverse conditions; In a microprocessor, the microprocessor executes an interrupt handling program less frequently, and therefore the process controller that normally does There is no problem in the execution of the control program.

(へ)効果 以上のように、従来は入出カライン部にノイズフィルタ
を入れて侵入ノイズの低減を行なうか、コストの低減化
を犠牲にして入出カラインの絶縁を行ない、より完全な
ノイズの遮断を行なってプロセス調節計のノイズによる
ダウン状態の発生を防止するようにされていたが、本発
明では、時々に発生するエネルギーの大きいノイズに対
して、そのノイズをより積極的に活用して、ダウン状態
が発生する以前にマイクロプロセッサに対して割り込み
状態を発生させ、その割り込み処理プロクラム中で、ノ
イズによる異常状態から正常状態に復帰させて後、制御
プログムに戻るようにしているので、マイクロプロセッ
サのダウン状態は発生せず、安定な動作が可能となると
いう優れた効果を奏する。
(f) Effects As mentioned above, in the past, noise filters were installed in the input/output power lines to reduce intruding noise, or the input/output power lines were insulated at the expense of cost reduction, thereby achieving more complete noise isolation. However, in the present invention, the noise is more proactively utilized to prevent downtime caused by process controller noise. An interrupt state is generated for the microprocessor before the state occurs, and the interrupt processing program returns to the normal state from the abnormal state caused by noise before returning to the control program. This has an excellent effect in that no down state occurs and stable operation is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のプロセス調節計のブロック図
、第2図はノイズ検出部と割り込み信号発生部の構成図
、第3図はマイクロプロセッサの割り込み状態における
ノイズ処理実行プログラムを示すフローチャートである
。 l・・・プロセス調節計、12川マイクロプロセツサ、
44a〜44d・・・ノイズ検出部、48・・・割り込
み信号発生部。
FIG. 1 is a block diagram of a process controller according to an embodiment of the present invention, FIG. 2 is a configuration diagram of a noise detection section and an interrupt signal generation section, and FIG. 3 is a flowchart showing a noise processing execution program in an interrupt state of a microprocessor. It is. l...Process controller, 12 river microprocessor,
44a to 44d... Noise detection section, 48... Interrupt signal generation section.

Claims (1)

【特許請求の範囲】[Claims] (1)所定のスレッショールドレベル以上のノイズ入力
に応答してノイズ検出信号を出力するノイズ検出部と、
該ノイズ検出部からのノイズ検出信号に応答して割り込
み信号を発生させる割り込み信号発生部と、前記割り込
み信号の入力に応答してノイズ処理プログラムを実行す
るマイクロプロセッサとを備えることを特徴とするプロ
セス調節計。
(1) a noise detection unit that outputs a noise detection signal in response to a noise input that is equal to or higher than a predetermined threshold level;
A process characterized by comprising: an interrupt signal generation section that generates an interrupt signal in response to a noise detection signal from the noise detection section; and a microprocessor that executes a noise processing program in response to input of the interrupt signal. Controller.
JP8969385A 1985-04-25 1985-04-25 Process controller Pending JPS61248102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8969385A JPS61248102A (en) 1985-04-25 1985-04-25 Process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8969385A JPS61248102A (en) 1985-04-25 1985-04-25 Process controller

Publications (1)

Publication Number Publication Date
JPS61248102A true JPS61248102A (en) 1986-11-05

Family

ID=13977842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8969385A Pending JPS61248102A (en) 1985-04-25 1985-04-25 Process controller

Country Status (1)

Country Link
JP (1) JPS61248102A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123059A (en) * 2006-11-08 2008-05-29 Ricoh Co Ltd Information apparatus and controller
US9164563B2 (en) 2012-05-24 2015-10-20 International Business Machines Corporation Processor noise mitigation using differential critical path monitoring

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123059A (en) * 2006-11-08 2008-05-29 Ricoh Co Ltd Information apparatus and controller
US9164563B2 (en) 2012-05-24 2015-10-20 International Business Machines Corporation Processor noise mitigation using differential critical path monitoring
US9395782B2 (en) 2012-05-24 2016-07-19 International Business Machines Corporation Processor noise mitigation using differential crictical path monitoring

Similar Documents

Publication Publication Date Title
US5638510A (en) Multiplexed system with watch dog timers
JPS61248102A (en) Process controller
JPS63224446A (en) Communication system
EP0460643A2 (en) Emergency circuit for, e.g., numerical control unit
JPS57159302A (en) Car controller
JP3181207B2 (en) Automatic switching method of redundant instrumentation transmitter
JPS61267810A (en) Deciding circuit for detection of service interruption
JPS6327930A (en) Interruption control circuit
JP2774595B2 (en) Operation monitoring device for CPU system
JPH0248909Y2 (en)
JP2548479B2 (en) Computer system operation monitoring method
JPH0426915Y2 (en)
JPH0430617B2 (en)
JPH0792878B2 (en) Encoder error transmission method
JP2749994B2 (en) Numerical control unit
JPS5834855B2 (en) Computer monitoring method
JPH0789610B2 (en) Signal stretch circuit
JPH01200442A (en) Cpu resetting circuit with protection
JPH0625976B2 (en) Abnormality monitoring circuit for transmission unit for multidrop serial bus
JPS57191762A (en) Abnormality detecting device
JPH0679298B2 (en) Abnormality monitoring circuit for multi-drop serial bus transmission unit
JPH04358203A (en) Sequence controller
JPH04127092A (en) Neutron instrumentation system of nuclear reactor
JPS63298458A (en) Data transfer circuit
JPH02271449A (en) Bus fault detecting system