JPS61239623A - 半導体デバイスの電極形成法 - Google Patents

半導体デバイスの電極形成法

Info

Publication number
JPS61239623A
JPS61239623A JP8006485A JP8006485A JPS61239623A JP S61239623 A JPS61239623 A JP S61239623A JP 8006485 A JP8006485 A JP 8006485A JP 8006485 A JP8006485 A JP 8006485A JP S61239623 A JPS61239623 A JP S61239623A
Authority
JP
Japan
Prior art keywords
film
ions
region
metal film
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8006485A
Other languages
English (en)
Inventor
Eizo Miyauchi
宮内 栄三
Toshio Hashimoto
橋本 寿夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP8006485A priority Critical patent/JPS61239623A/ja
Publication of JPS61239623A publication Critical patent/JPS61239623A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 (産業上の利用分野) この発明は、マスクレスイオン注入法で半導体デバイス
の電極形成ができるようにした半導体デバイスの電極形
成法に関する。
(従来の技術) カリウム砒素等の半導体基板結晶にレーザ発光ダイオー
ド光検知器等の光デバイスバイポーラトランジスタ、電
界効果型トランジスタを形成する場合、p3# sat
又は双方の不純物イオンの仕入が必要であり、当然のこ
となからイオン注入工程ではイオン源の取り賛え、マス
クの位置合せ等煩雑な作業の繰返しが行われる。一方、
最近員案されているサブミクロンのオーダで収束された
イオンビームを用いるマスクレスイオン注入方法ではハ
ードウェア上の変更を無くシ、すべてソフトウェアでプ
ロセスを制御することが可能と考えられる。
(発明が解決しようとする問題点) しかしながら、実際に前述の各種デバイスを形成する場
合半導体に不純物イオン注入を行いアニール後電極形成
が必要となるが、従来においてはこの段階でのマスクレ
スプロセスは不可能であり、現実にはマスクを使用して
金jut極膜を形成している。
例えば、QaAa等の■−■族化合物半導体の場合には
半導体に84等の不純物イオンを注入して%型注入層を
形成し、該n型注入層の上にマスクを使用してムー龜膜
等の金属電極膜を形成するか、或いはB−等の不純物イ
オンを注入してp、 型注入層を形成し、該pm注入層
の上にマスクを使用してAsh −Zn @等の金属膜
4IIi膜を形成している。
即ち、従来法では電極膜だけはマスクを使用して形成し
ており、したがって各棟デバイス形成のすべてのプロセ
スをマスクなしで行うことができず、折角のマスクレス
プロセスのメリットが十分に発揮されていない。
この発明は、上記実情に―みマスクを使用しないで半導
体デバイスの電極を形成できる方法の開発を目的とする
ものである。
(問題点を解決するための手段) 以上の問題点を解決するため、この発明では選択的に不
純物領域を形成した半導体基板に金属膜を被着し、更に
前記不純物領域上の金kI4展にイオンを注入して該金
属膜にモディフィケーションを起こさせ、その後前記金
j4膜の全面をエツチングし、モディフィケーションを
起こさない部分の金属膜を除去するとともに、モディフ
ィケーションを起こした部分の金属膜を1!極λ。
とする半導体デバイスの電極形成法をIM案するもので
ある。
この発明において、半導体基板としては例え “ばGα
ム1等のIII−V族化合吻牛導体であって、選択的に
S(イオン等のn型不純物注入領域、B#イオン等のp
型不純物注入領域等を形成したもの金属膜としては、金
(ML)−ゲルマニウム(由)、金(ML)−亜鉛(k
)等の金属で構成され、その厚みは数百〜t ooo 
1程度が適当である。
また、前記不純物注入領域上の金属膜に注入するイオン
としてはイオン注入の深さ、不純物の種類等により定め
られる。例えばBe 、 S(、As等の各種イオンを
使用でき、また不純物注入領域上の金属膜に注入するイ
オンとしては不純物と同一又は同型、或いは金属膜と同
一又は同型のイオン種な使用することができ、例えば選
択的に86不純物注入領域、B#不純物注入領域を形成
した■−■族化合物半導体基板上にA3L膜を被着した
場合、鵠イオンを注入し、また8(不純物注入領域上、
或いはBg不不純物注入領土上h膜にはS(、Bgイオ
ンをそれぞれ注入する。
一方、イオン注入は非集束イオンビームな使用して行う
こともできるが、集束イオンビーム、“ を使用するとマスクを用いることなく所定の領域にイオ
ン注入を行うことができる。
また、半導体基板上の所定の領域にマスフレスイオン注
入を行う場合、予め半導体基板上に基準となるマーカを
形成し、該マーカを基準としてマスクレスイオン注入を
行えば正確なイオン注入を行うことができる。
更に、イオン注入エネルギーはイオン注入の、深さ等に
より定められ、またイオンのドース量 3・、は注入イ
オンのキャリア濃度等により定められるが、イオン注入
エネルギーは100 KgVg上が適当であり、イオン
ドース量はI X 10’77以上が適当である。
なお上記イオン注入は先に不純物注入領域を形成する不
純物と同一又は同型の不純物イオンを注入し、続いて前
記金属膜を形成する金属と同一又は同型の金属イオンを
注入させるようにしてもよい。
なお、不純物イオン、金属イオンが注入されることによ
り半導体基板と金属膜の界面乃至金JAMの強化を図る
ことができ、またこの場合イオンの注入深さは半導体基
板と金属膜の界面強化のためには界面付近、金属膜強化
のためには実験等により定められた適当な位置に定める
のが最適であるが、この発明によれば不純物イオン、金
属イオンの注入深さは注入すべきイオン種、注入エネル
ギー等により定められ、したがって注入すべきイオン種
、注入エネルギー等を選択することにより所望の注入深
さが得られる(第2図参照) 以上のように、イオン注入により選択的にモディフィケ
ーションされた金属膜をエツチングjゆ:Elt/S、
:1.アイ、イヶーツヨ、8ゎえ部オは金属と半導体基
板界面強化(イオンビームミキシング効果)及び金lI
4腺自身の結合強化(密度増大)のため、除去されず、
したがってモディフィケーションを起こした部分の金属
膜を電極として利用する。
ここで、エツチングはドライ又はウェットエツチングい
ずれでもよく、ドライエツチングの場合はct2 ガス
等を使用してリアクティブエツチングが行われ、またウ
ェットエツチングの場合はKCN等の溶液を用いて選択
エツチングが行われる。
一方、モディフィケーションを起こし、エツチングによ
り除去されない金属膜は電極として ・利用するが、こ
の場合400〜500℃程度の温度で上記金属膜をアロ
イ化することにより電極形成部のオーミックコンタクト
が完全なものとなり、より特性のよい電極が形成される
(発明の効果) 以上要するに、この発明によればマスクレスイオン注入
法などで電極を形成することができ、したかってこの発
明を使用すれば半導体デバイスの全プロセスをマスクレ
スで行うことができる。
また、この発明によれば先ず不純物注入領域を形成する
不純物と同一又は同型の不純物イオンを注入し、続いて
金属膜を形成する金属と同一又は同型の金属イオンを注
入し、先に注入した不純物イオンの濃度分布と続いて注
入した金属イオンの濃度分布との間のプロジエクテット
レンジを任意に定めることができるため、広範囲な種類
の電極を形成することができる。
(実施例) 以下、この発明を図示の実施例に基〜・て説明する。
第1図は、この発明の一実施例を示すもので、lはB#
によるp型注入領域/a、Stによる外型注入領域/b
を部分的に形成したGaAa化合物半導体基板を示す。
該半導体基板lの表面側にはイオンビーム照射位置の基
準となるマーカコを形成し、更にその表面にはh膜3を
蒸着する。
次に、マーカーを基準として集束イオンビーム6の照射
位置を半導体基板/のp型注入領域ia上に合わせると
ともに、集束イオンビームαIO− を走査してp型注入領域lG上の脇腹3にB#イオンを
打ち込み、続いてhの集束イオンビームGを走査して上
記−膜3に醜イオンを打ち込み、モディフィケーション
を受けた領域3aを形成する。また、半導体基板lの外
型注入領域lb上に蒸着された雄膜3には前記同様にし
てSjイオンを打ち込み、続いてAnイオンを打ち込み
モディフィケーションを受けた領域3bを形成する(第
1図α)。
この状態でb膜3はエツチング処理すると、前記のよう
にモディフィケーションを受けた領域以外のm 33 
Jは除去され、モディフィケーションを受けた領域のh
膜3ar 3bが残るので、これを400〜500℃以
上の温度にてアニール化して電極とする(第1図k)。
なお、金属膜(例えば層膜)内へのイオンの注入深さを
適当に定めることにより半導体基板/と進展3a 、 
3bの界面及びb膜3α、36の強度を強化することが
できるが、このイオン注入の深さは注入イオン種、注入
エネルギーを選択することにより所定の位置に定めるこ
とができる(第2図)。
そこで、上記実施例ではp型注入領域lαにってp型注
入領域ノα上のh膜3α内の適当な位置に込む。
  また、舊型注入領域/bについては半導体基板lと
進展3hの界面附近に頂点があるように8(の濃度分布
dが形成されるような注入エネルギーでS(イオンを打
ち込み、続いて詐型注入領域lb上の進展3h内の適当
な位置に頂点があるような−の濃度分布−が形成される
ような適当な注入エネルギーでAsイオンを打ち込んだ
結果、半導前 1体基板7の電極形成部には第6図に示すようなりa 
、 S(の濃度分布乃至−の濃度分布が形成され、これ
により半導体基板lとML膜3G、3bの界面乃至血膜
3α、3bの強度強化を図ることができた。
なお、第2図で明らかなようにイオンの注入深さは注入
イオン稙や仕入エネルギーの選択により任意にft1l
llillすることがでさるため、この発明では半導体
基板上に被着された広範囲な厚みを有する金に4膜いず
れについても適当な強度を有する1!極を形成すること
ができる。
【図面の簡単な説明】
第1図は、この発明による電極形成の一工程を示すもの
で、第1図(α)はAl4膜をAl4SiBeイオンビ
ームによりモディフィケーションする工程、第1図(b
)はエツチングによりモディフィケーションされた個所
以外のb膜を除去する工程、第2図は産膜に打ち込まれ
るイオンの注入エネルギーと注入深さ及びム膜内におけ
る注入イオン濃度分布のプロジョタテットレンジ(IL
p)の関係を示す図、第3図は第1図の実施例において
形成されたvtmの拡大図と該電極に注入されたイオン
濃度分布を示す。 図中、lは半導体基板、/aはpm注入領域、/6は%
型注入領域、3は血膜、aは集束イオンビーム。

Claims (4)

    【特許請求の範囲】
  1. (1)選択的に不純物注入領域を形成した半導体基板に
    金属膜を被着し、更に上記不純物注入領域上の金属膜に
    イオンを注入して該金属膜にモデイフイケーシヨンを起
    こさせ、その後上記金属膜の全面をエッチングし、モデ
    イフイケーシヨンを起こさない部分の金属膜を除去して
    モデイフイケーシヨンを起こした部分の金属膜を電極と
    することを特徴とする半導体デバイスの電極形成法。
  2. (2)イオンを注入する場合、先ず不純物注入領域を形
    成する不純物と同一又は同型の不純物イオンを注入し、
    続いて前記金属膜を形成する金属と同一又は同型の金属
    イオンを注入する特許請求の範囲第1項記載の方法。
  3. (3)イオン注入にはマスクを用いない特許請求の範囲
    第1項又は第2項記載の方法。
  4. (4)半導体基板としてはIII−V族化合物半導体を使
    用し、金属膜は金で構成し、イオンとしてはベリリウム
    、シリコン及び金のイオンを使用する特許請求の範囲第
    1項又は第2項記載の方法。
JP8006485A 1985-04-17 1985-04-17 半導体デバイスの電極形成法 Pending JPS61239623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8006485A JPS61239623A (ja) 1985-04-17 1985-04-17 半導体デバイスの電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8006485A JPS61239623A (ja) 1985-04-17 1985-04-17 半導体デバイスの電極形成法

Publications (1)

Publication Number Publication Date
JPS61239623A true JPS61239623A (ja) 1986-10-24

Family

ID=13707798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8006485A Pending JPS61239623A (ja) 1985-04-17 1985-04-17 半導体デバイスの電極形成法

Country Status (1)

Country Link
JP (1) JPS61239623A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730243A (en) * 1980-07-31 1982-02-18 Rikagaku Kenkyusho Ion beam forming method
JPS59136970A (ja) * 1983-01-27 1984-08-06 Seiko Instr & Electronics Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730243A (en) * 1980-07-31 1982-02-18 Rikagaku Kenkyusho Ion beam forming method
JPS59136970A (ja) * 1983-01-27 1984-08-06 Seiko Instr & Electronics Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JPH0529342A (ja) パワーmisfetの製造方法
JPS5852894A (ja) 半導体レーザの製造方法
JPS61239623A (ja) 半導体デバイスの電極形成法
FR2525814A1 (fr) Procede de formation d'une couche protectrice dans une structure a semi-conducteurs
JPS63222489A (ja) 半導体レ−ザの製造方法
JPH02201922A (ja) 半導体装置の製造方法
JPH05121540A (ja) 半導体装置の製造方法
US5273918A (en) Process for the manufacture of a junction field effect transistor
JPS59123271A (ja) 化合物半導体装置の製造方法
JPS6240722A (ja) 半導体装置の製造方法
JPS60149125A (ja) 半導体基板への不純物添加方法
JPH08264724A (ja) 半導体装置およびその製造方法
JPS58147170A (ja) 電界効果トランジスタの製造方法
JPH03289142A (ja) 化合物半導体装置の製造方法
JPS6223175A (ja) 半導体装置の製造方法
JPS6132433A (ja) 半導体装置の製造方法
JPH0218943A (ja) 半導体装置の製造方法
JPS58145161A (ja) 半導体装置の製造方法
JPS6294926A (ja) 半導体装置の製造方法
JPS61202472A (ja) 半導体装置の製造方法
JPS61150392A (ja) 半導体レ−ザ−の製造方法
JPH02302029A (ja) 不純物分布領域の形成方法
JPS63287065A (ja) 半導体装置の製造方法
JPS61102732A (ja) 半導体素子の製造方法
JPS58153337A (ja) 半導体装置の製造方法