JPS61239298A - 楽音信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、楽音波形サンプル点間の振幅を補間するこ
とにより波形分解能を高めると共に、サンプリング周波
数を楽音のピッチに同期させることにより非調和ノイズ
を除去した楽音信号発生装置に関する。

〔従来の技術〕

ディジタル処理式の電子楽器においては一定のサンプリ
ング間隔毎に楽音波形振幅をサンプリングすることによ
り楽音波形が合成される。従来は、サンプリングによる
楽音合成法として次の２つが実施されていた。その１つ
は、合成しようとする楽音の周波数に無関係に常に一定
のサンプリング周波数でサンプリングする方法であり、
もう１つは１合成しようとする楽音の周波数にサンプリ
ング周波数を同期させる方法である。前者の場合、一般
に楽音の周波数とサンプリング周波数とは非整数比であ
り、サンプリング定理から明らかなように楽音周波数に
非調和な折り返しノイズが発生する。後者の場合は、楽
音周波数（ピッチ）とサンプリング周波数が調和するた
め折り返しによって生じる成分は楽音周波数と調和し、
ノイズとはならない。特開昭５７−１７１３９５号公報
には、複数チャンネルで時分割に楽音信号を発生する場
合において各チャンネルで発生する楽音信号のピッチと
サンプリング周波数を上述のように同期させるようにし
た技術が示されている。

一方、特公昭５８−５１３０７号公報には、発生された
波形信号のサンプル点間の振幅値を補間することにより
波形分解能を高めるようにした技術が示されている。

〔発明が解決しようとする問題点〕

楽音波形信号のサンプル点間振幅値を補間することは、
比較的簡単な構成によって発生音の品質を高めることが
できるので有利であるが、従来の補間技術は楽音のピッ
チに同期した補間ではなかったため補間演算タイミング
の成分が発生音に対するノイズとなってしまう、という
問題点があった。

この発明は上述の問題点を解決するためになされたもの
で、複数チャンネルで時分割的に楽音信号を発生するこ
とにより楽音信号発生回路の構成を簡単化する場合にお
いて各チャンネルで発生する楽音信号のピッチとサンプ
リング周波数とが同期するようにして折り返しノイズの
問題を解決すると共に、サンプル点間の楽音波形振幅を
補間することにより発生音の品質を高め、かつこの補間
を発生音のピッチに同期したタイミングで行うことによ
り補間によって生じるおそれのあった非調和ノイズの問
題点を解決するようにした楽音信号発生装置を提供しよ
うとするものである。

〔問題点を解決するための手段〕

この発明に係る楽音信号発生装置は、複数チャンネルで
時分割的に楽音波形サンプル点振幅信号を発生する楽音
発生手段と、各チャンネルで発生される楽音波形サンプ
ル点振幅信号の変化タイミングをそのチャンネルで発生
すべき楽音のピッチに同期させるピッチ同期手段と、前
記ピッチ同期手段によって同期化された各チャンネルの
楽音波形サンプル点振幅信号を同一チャンネルの少なく
とも２つのサンプル点間で補間する補間手段と。

各チャンネルの補間変数データをそのチャンネルで発生
すべき楽音のピッチに同期したタイミングで出力し、前
記補間手段に供給する補間変数供給手段とを具えたこと
を特徴としている。

〔作用〕

ピッチ同期手段により、各チャンネルで発生する楽音波
形サンプル点振幅信号のサンプリング周波数がそのピッ
チに同期するものとなる。ピッチに同期したサンプリン
グ周波数を持つ楽音波形サンプル点振幅信号が補間手段
に入力され、また、補間変数供給手段によりピッチに同
期したタイミングで補間変数データが供給される。これ
により、補間手段では発生音のピッチに同期したタイミ
ングで補間を実行する。従って、補間演算タイミングが
発生音のピッチに同期し、非調和ノイズが発生する原因
が解消される。

〔実施例〕

以下この発明の実施例を添付図面を参照して詳細に説明
しよう。

第１図に示す実施例では、Ｐナンバ発生回路１３、ノー
トクロック発生回路１５、アドレス信号発生回路１６の
一部、ピッチ同期・補間回路１８の一部がピッチ同期手
段に対応し、トーンジェネレータ１７が楽音発生手段に
対応し、ピッチ同期・補間回路１８の一部が補間手段に
対応し、オクターブレートデータ発生回路１４とアドレ
ス信号発生回路１６の一部が補間変数供給手段に対応す
る。

また、第９図に示す実施例では、トーンジェネレータ９
２が楽音発生手段に対応し、ノードクロツタ発生回路８
６−１乃至８６−４とピッチ同期・補間回路９４−１乃
至９４−４内のラッチ回路９７゜９９がピッチ同期手段
に対応し、同回路９４−１乃至９４−４内の補間回路９
８が補間手段に対応し、アドレス信号発生回路９０、オ
クターブシフト回路９１、遅延回路９３、ラッチ回路９
６．１００の部分が補間変数供給手段に対応する。以下
の実施例では、−例として、サンプル点間の補間は発生
音のオクターブに応じて行うようになっている。

また、補間変数データは補間アドレスデータとして表現
されている。

（一実施例の全体構成説明） 第１図において、鍵盤１０は発生すべき楽音の音高を指
定するための複数の鍵を具備しており、押鍵検出回路１
１は鍵盤１０における押鍵、離鍵を検出し、検出した押
鍵又は離鍵に対応する信号を発音割当て回路１２に与え
る。発音割当て回路１２は、複数の楽音発生チャンネル
の何れかに押圧鍵に対応する楽音の発音を割当てるため
のものであり、各チャンネルに対応する時分割タイミン
グにおいてそのチャンネルに割当てた鍵を示すキーコー
ドＫＣとその鍵の抑圧が持続しているか否かを示すキー
オン信号ＫＯＮを出力する。

キーコードＫＣはＰナンバ発生回路１３とオクターブレ
ートデータ発生回路１４に与えられる。

Ｐナンバ発生回路１３は、入力されたキーコードＫＣの
音名（つまり発生すべき楽音の音名）に対応する値を持
つＰナンバを発生する。Ｐナンバについては後述する。

オクターブレートデータ発生回路１４は、入力されたキ
ーコードＫＣに基づき発生すべき楽音のオクターブに対
応する数値データすなわちオクターブレートデータＲＡ
ＴＥを発生する。ここで、１オクターブの範囲は、必ず
しも音名Ｃからの１オクターブ範囲に限らず、任意の音
名からの１オクターブ範囲であってよい。このオクター
ブレートデータ発生回路１４は、後述から明らかなよう
に、所定の基準オクターブより低いオクターブに関して
は補間情報発生手段として機能する。すなわち、基準オ
クターブよりも低いオクターブに対応する数値データす
なわちレートデータＲＡＴＥはそのオクターブに対応す
る補間情報として機能する。

ノートクロック発生回路１５は、Ｐナンバ発生回路１３
から与えられたＰナンバに応じて、発生すべき楽音の音
名に対応する周波数を持つノートクロックパルスを発生
するものである。このノートクロックパルスは、アドレ
ス信号発生回路１６において上述のレートデータＲＡＴ
Ｅを加算計数（又は減算計数でもよい）してアドレス信
号を変更することを要求する信号として機能するのでア
ドレス変更要求信号ＣＲＱともいうことにする。

アドレス信号発生回路１６は、アドレス変更要求信号Ｃ
ＲＱが与えられたときレートデータＲＡＴＥを加算計数
（又は減算計数でもよい）することによりアドレス信号
を発生するものである。従って、アドレス信号は、アド
レス変更要求信号ＣＲＱが与えられるタイミング毎に（
つまりノートクロックパルスが発生するタイミング毎に
）レートデータＲＡＴＥの値だけ（オクターブに対応す
る数値だけ）遂次増加（又は減少）する０通常知られて
いるように、アドレス信号は所定のモジュロ数で増加（
又は減少）を繰返す。

アドレス信号発生回路１６から発生されるアドレス信号
は整数部と小数部とに分けることができ。

その整数部はトーンジェネレータ１７から発生すべき楽
音波形サンプル点振幅信号のサンプル点順位つまり位相
を指定する位相アドレス信号ＰＨＡとして該トーンジェ
ネレータ１７に供給され、その小数部は補間アドレスを
指示する補間アドレスデータＩＮＴとしてピッチ同期・
補間回路１８に供給される。なお、直線補間の場合、補
間アドレスデータＩＮＴはそのまま補間係数として用い
ることができる。

ピッチ同期・補間回路１８は、トーンジェネレータ１７
から発生された楽音波形サンプル点振幅信号をその音高
すなわちピッチに同期してサンプリングし直すこと（こ
れをピッチ同期動作という）、及びピッチ同期された状
態の楽音波形サンプル点振幅信号を隣接するサンプル点
間（隣接する整数部アドレス間）で前記補間アドレスデ
ータＩＮＴに応じて補間すること、を行う。

前述のオクターブレートデータＲＡＴＥは整数部と小数
部とから成り、前述の補間情報として機能するのは小数
部のデータである。アドレス信号の小数部すなわち補間
アドレスデータＩＮＴは、このレートデータＲＡＴＥの
小数部を演算することにより求められたものである。オ
クターブレートデータＲＡＴＥは、後述から明らかにな
るように、発生すべき楽音のオクターブが所定の基準オ
クターブより低いとき小数部の値を持っており、それ以
上のときは小数部の値を持っていない。従って、基準オ
クターブより低いとき補間アドレスデータＩＮＴが発生
されて補間回路１８で補間が行われるが、それ以上のと
きは補間アドレスデータＩＮＴは発生されず、補間は行
われない。

ピッチ同期・補間回路１８から出力された楽音信号はデ
ィジタル／アナログ変換器１９でアナログ信号に変換さ
れ、サウンドシステム２０に至る。

なお、音色選択回路２１は発生すべき楽音の音高を選択
するためのものであり、そこで選択された音色を示す音
色情報ＴＣがトーンジェネレータ１７及びその他の回路
に与えられる。発音割当て回路１２からピッチ同期・補
間回路１８に至る各回路の動作は各チャンネル毎に時分
割で行われる。

タイミング信号発生回路２２は各回路の時分割動作を制
御するための各種タイミング信号及びマスタクロックパ
ルスへ並びにその他のクロックパルスを発生するもので
ある。

更に、第１図の実施例では、前述のピッチ同期動作と時
分割動作速度に関して特別の工夫がなされている。

ピッチ同期のために、ノートクロック発生回路１５が設
けられており、発生すべき楽音の音名に対応する周波数
を持つノートクローツクパルスすなわちアドレス変更要
求信号ＣＲＱが発生される。

このアドレス変更要求信号ＣＲＱの発生タイミングに対
応してアドレス信号を変化させれば、このアドレス信号
に基づき発生される楽音波形信号の実効サンプリング周
波数とそのピッチとが調和し、ピッチ同期が達成される
。しかし、後述から明らかなように、この実施例ではア
ドレス信号発生回路１６及びトーンジェネレータ１７の
段階ではピッチ同期が達成されず、ピッチ同期・補間回
路１８でピッチ同期が達成されるようになっている。

ところで、ノートクロック発生回路１５では、共通のマ
スタクロックパルスへに基づき種々の音名に対応するノ
ートクロックパルスを各チャンネル毎に時分割で発生し
なければならず、また、ピッチ同期の精度を高めるため
にはノートクロックパルスの周波数も比較的高いことが
望ましい。従って、ノートクロック発生回路１５は比較
的高速の時分割タイミングで動作することが要求される
。

また、ピッチ同期を実現するピッチ同期・補間回路１８
もノートクロックパルスと同様の高速時分割タイミング
で動作することが要求される。一方。

発音割当て回路１２及びトーンジェネレータ１７はそれ
ほど高速の時分割タイミングで動作することが要求され
ず、むしろ時分割タイミングは比較的低速の方が回路構
成上あるいは楽音発生演算処理上好ましい。

そこで、この実施例では、高速と低速の２通りの時分割
動作速度で必要な回路を動作させるようにしている。つ
まり、発音割当て回路１２とトーンジェネレータ１７は
低速の時分割タイミングで各チャンネルの時分割処理を
行い、ノートクロック発生回路１５とピッチ同期・補間
回路１８は高速の時分割タイミングで各チャンネルの時
分割処理を行うようにしている０発音割当て回路１２の
出力は低速の時分割タイミングで出力される。しかし、
ノートクロック発生回路１５は高速時分割タイミングで
動作するので、これに合わせるために、Ｐナンバ発生回
路１３の内部に信号の時分割速度を低速から高速に変換
する手段が設けられている。また、ノートクロック発生
回路１５の出力ＣＲＱも高速時分割タイミングの信号で
あるため、これに合わせてレートデータＲＡＴＥも高速
時分割タイミングにするために、オクターブレートデー
タ発生回路１４の内部にも信号の時分割速度を低速から
高速に変換する手段が設けられている。

アドレス信号発生回路１６の内部では高速時分割タイミ
ングの信号であるアドレス変更要求信号ＣＲＱとレート
データＲＡＴＥとに基づきアドレス信号を発生しなけれ
ばならないが、このアドレス信号（特にその整数部）を
利用するトーンジェネレータ１７は低速時分割タイミン
グで動作するため、信号の時分割速度を高速から低速に
変換する手段が該回路１６の内部に設けられており、少
なくともアドレス信号の整数部つまり位相アドレス信号
ＰＨＡを低速時分割タイミングで出力するようになって
いる。ピッチ同期・補間回路１８におけるピッチ同期動
作はノートクロックパルスすなわちアドレス変更要求信
号ＣＲＱと同様の高速時分割タイミングで行う必要があ
り、また、ピッチ同期された状態を損わずに補間を行う
ためには補間動作も高速時分割タイミングで行う必要が
ある。

そこで、該回路１８の内部には、トーンジェネレータ１
７から送られてきた低速時分割タイミングの楽音波形サ
ンプル点振幅信号を高速時分割タイミングに変換する手
段が設けられている。なお。

補間動作が高速時分割タイミングで行われ名ため、アド
レス信号発生回路１６から発生される補間アドレスデー
タＩＮＴは高速時分割タイミングのままでよい。

次に第１図における各回路の詳細例について説明する。

（時分割タイミングの説明） まず、低速及び高速時分割タイミングの一例について第
２図と共に説明する。

高速の時分割タイミングはマスタクロックパルス〜の１
周期を１タイムスロツトとして形成される。−例として
発音チャンネル数が４であるとすると、高速時分割タイ
ミングにおける第１〜第４チヤンネルのタイムスロット
すなわち高速チャンネルタイミングは第２図（ｂｏ）の
ようである。従って、高速時分割タイミングにおける１
音のサンプリング周期はマスタクロックパルスへの４倍
である。第２図（ｄ）はマスタクロックパルスへの１６
倍の周期を持つ低速クロックパルスφ１を示し、この低
速クロックパルスφ１の１周期を１タイムスロツトとし
て低速時分割タイミングを設定する。第２図（ｅ）はこ
の低速時分割タイミングに従って第１図の発音割当て回
路１２から出力されるキーコ−ドＫＣのチャンネル名を
示したものである。第２図（ｃ）は、チャンネル同期パ
ルスＣＨを示すもので、このパルスＣＨは信号の時分割
速度を低速から高速にあるいはその逆に変換するときに
使用されるものである。このパルスＣＨは低速チャンネ
ルタイミングが１巡する６４へ（マスタクロックパルス
への６４周期）の間に、各チャンネル１〜４の高速時分
割タイミングに夫々１度だけ対応して発生される合計４
つのパルスからなる。例えば、チャンネル１の高速時分
割タイミングで１パルス発生し、その１７へ（マスタク
ロックパルスへの１７周期）後のチャンネル２の高速時
分割タイミングで１パルス発生し、更にその１７へ後の
チャンネル３の高速時分割タイミングで１パルス発生し
、更にその１７〜後のチャンネル４の高速時分割タイミ
ングで１パルス発生し、更にその１３へ（マスタクロッ
クパルス〜の１３周期）後のチャンネル１の高速時分割
タイミングに戻って１パルス発生する。第２図（ｆ）は
、発音割当て回路１２から発生される反転キーオンパル
スＫＯＮＰの発生タイミングを示すものである。このパ
ルスＫＯＮＰは通常は“１”であるが、成るチャンネル
に新たな押圧鍵が割当てられると、そのチャンネルに対
応するチャンネル同期パルスＣＨの発生タイミングに対
応して１度だけ“０”となる。

（Ｐナンバの説明） Ｐナンバとは、成る基準オクターブにおける各音名Ｃ−
Ｂに対応する周波数を持つ楽音波形の１周期中のサンプ
ル点数を示す数である。任意の音名の複数音の時分割的
発生を可能にしているため。

基本的なサンプリング周波数はどの音名でも共通であり
、これは前述の通り、マスタクロックパルスへの４倍の
周期を持つものである。他方、基本的なサンプリング周
波数が共通であるため、各音名のＰナンバは、その音名
周波数に対応して夫々異なる値を示す。基準オクターブ
における成る音名の周波数をｆｎとし、上述の共通のサ
ンプリング周波数をｆｃとすると、その音名に対応する
Ｐナンバは次のようにして定まる。

Ｐナンバ＝ｆｃ÷ｆｎ　　　　　　　　・・・（１）二
こで、共通サンプリング周波数ｆｃがｆｃ＝７８５゜５
４　ｋＨｚ、音名Ａの周波数ｆｎがｆｎ＝４４０　Ｈｚ
　（ツまりＡ４音）であるとすると、音名ＡのＰナンバ
は、上記式から、 音名ＡのＰナンバ＝　７８５５４０÷４４０　＝　１７
８５となる。

一方、トーンジェネレータ１７内で発生可能な楽音波形
１周期当りの異なるサンプル点振幅値のサンプル点数が
６４であるとすると、周波数ｆｎの実効サンプリング周
波数ｆｅは。

ｆｅ＝ｆｎＸ　６４　　　　　　　　　　　　、、、（
２）となり、ｆｎ＝　４４０　Ｈｚの場合は、ｆａ＝４
４０Ｘ６４＝２８１６０Ｈｚ となる。

同様にして、成る基準オクターブにおける各音名のＰナ
ンバと実効サンプリング周波数ｆｅを下記表のように決
定することができる。この例の場合、基準オクターブは
Ｇ４音からＦ＃５音までの１オクターブである。

第　　１　　表 （ノートクロックパルスの説明） ノートクロック発生回路１５（第１図）において、ノー
トクロックパルスすなわちアドレス変更要求信号ＣＲＱ
は、マスタクロックパルスへに基づき確立される共通サ
ンプリング周波数ｆｃをＰナンバに応じて分周すること
により得られる。前述から明らかなように、Ｐナンバは
１周期波形中の共通サンプリング周波数ｆｃの周期数つ
まりサンプル点数であり、一方、トーンジェネレータ１
７で発生可能な楽音波形１周期当りの実効的なサンプル
点数は前述の通り６４である。従って、共通サンプリン
グ周波数ｆｃを分局する分局数を 分局数＝Ｐナンバ÷６４　　　　　　　、、、（３）と
すれば、その分周出力として楽音１周期当り６４個のパ
ルスを得ることができ、これにより６４個の実効的なサ
ンプル点をすべて確立することができる。このようにし
て定まる分周数によって共通サンプリング周波数ｆｃを
分周すると、前記（１）。

（２）、（３）式より、 ｆｃ÷分周数＝＝　（ｆｎ　Ｘ　Ｐナンバ）÷（Ｐナン
バ÷６４）＝ｆｎＸ　６４　＝ｆｅ　　　　　　、、、
（４）となり、この分周出力によってサンプル点アドレ
スを変化させることにより実効サンプリング周波数ｆｅ
を確立することができる。このようにして確立される実
効サンプリング周波数ｆｅは、音名周波数ｆｎに調和し
ており、ピッチ同期が実現される。

ノートクロック発生回路１５から発生されるノートクロ
ックパルスすなわちアドレス変更要求信号ＣＲＱは上記
（４）式で示されるような分周出力信号すなわち実効サ
ンプリング周波数ｆｅを持つ信号である。

ところで、上記（３）式で定まる分局数は整数になると
は限らず、小数を含むことが多い。例えば。

音名Ａの場合、 分局数＝１７８５÷６４押２７．８９ である。そこで、ノートクロック発生回路１５における
分周動作は、後述のように、（３）式で定まる分局数に
近い２つの整数で適宜分周し、その平均的な結果として
（３）式で定まる分局数で分周したのと同じ結果が得ら
れるようにしている。

（Ｐナンバ発生回路１３及びノードクロツタ発生回路１
５の詳細側説明） 第３図において、Ｐナンバ発生回路１３は、前記第１表
に示すような基準オクターブにおける各音名のＰナンバ
を予め記憶したＰナンバメモリ２３と、低／高速変換部
２４とを含んでいる。低／高速変換部２４は、Ｐナンバ
メモリ２３の出力を「１」入力に入力したセレクタ２５
と、チャンネル数４に対応する４ステージのシフトレジ
スタ２６とを含んでおり、シフトレジスタ２６の出力が
セレクタ２５の「０」入力を介して循環するようになっ
ている。セレクタ２５の選択制御信号としてチャンネル
同期パルスＣＨ（第２図（Ｑ）参照）が入力されており
、これが１′１”のとき「１」入力を選択し、１（０＋
＃のとき「Ｏ」入力を選択する。

シフトレジスタ２６はマスタクロックパルスφ間によっ
てシフト制御される。

Ｐナンバメモリ２３は、発音割当て回路１２（第１図）
から第２図（ｅ）に示すような低速時分割タイミングで
出力される各チャンネルのキーコードＫＣを入力し、こ
のキーコードＫＣの音名に対応してＰナンバを読み出す
。読み出されたＰナンバは第２図（ｅ）と同様の低速時
分割タイミングの信号である。低／高速変換部２４は、
読み出されたＰナンバの時分割タイミングを高速に変換
するものである。すなわち、低速タイミングのチャンネ
ル１のときメモリ２３から読み出されたＰナンバが、高
速のチャンネル１のタイミングでチャンネル同期パルス
ＣＨが１”になったときセレクタ２５で選択され、シフ
トレジスタ２６に取込まれる。同様に、他の低速のチャ
ンネル２．３．４のタイミングで読み出されたＰナンバ
が、夫々に対応する高速のチャンネル２．３．４のタイ
ミングでパルスＣＨが“１”になったときセレクタ２５
で選択され、シフトレジスタ２６に取込まれる。シフト
レジスタ２６に取込まれたＰナンバは、次にそのチャン
ネルの高速タイミングでパルスＣＨが“１”になるとき
がくるまで、セレクタ２５の「ｏ」入力を介して該シフ
トレジスタ２６で循環保持される。こうして、シフトレ
ジスタ２６の４つのステージにはチャンネル１〜４に割
当てられた鍵の音名に対応するＰナンバが入っており、
マスタクロツタパルスへに従ってシフトされながらその
４倍の周期で（つまり共通サンプリング周波数ｆｃの周
期で）繰返し出力される。従って、シフトレジスタ２６
から出力される各チャンネルのＰナンバのタイミングは
ｌＢ２図（ｂ）のようである。

このＰナンバは例えば１２ビツトの２進コ一ド化信号か
ら成る。

第３図において、ノートクロック発生回路１５は、シフ
トレジスタ２６から出力されたＰナンバを入力する加算
器２７と、この加算器２７の出力を「０」入力に入力し
たセレタク２８と、このセレタク２８の出力を入力した
４ステージのシフトレジスタ２９と、シフトレジスタ２
９の出力の下位６ビツト（小数部）をゲートして加算器
２７の他の入力に与えるゲート３０と、シフトレジスタ
２９の出力の上位７ビツト（整数部）を入力して全ビッ
トが１１１”の７ビツトから成るオール“１″信号と加
算する加算器３１とを含んでいる。Ｐナンバそれ自体は
１２ビツトの２進コ一ド化信号であるが、加算器２７の
出力は桁上がり信号のビットとして１ビット余分に含む
１３ビツトの信号から成る。

反転キーオンパルスＫＯＮＰ　（そのタイミング関係は
第２図（ｆ）に示されている）と加算器３１のキャリイ
アウド出力ｃｏから出力された信号がアンド回路３２に
入力されており、このアンド回路３２の出力がセレクタ
２８の選択制御入力に加わる。アンド回路３２の出力信
号が′０″のときは加算器２７からセレクタ２８の「０
」入力に与えられた信号が選択され　ｕ　１　ｐｐのと
きは「１」入力に与えられた信号が選択される。セレク
タ２８の「１」入力には、シフトレジスタ２９の出力の
下位６ビツト（小数部）と加算器３１の７ビツト（整数
部）とから成る１３ビツトの信号が与えられる。

セレクタ２８．シフトレジスタ２９、加算器３１の部分
は、Ｐナンバに応じて前記（３）式に示すような分局数
を確立し、この分局数の整数部に応じて共通サンプリン
グ周波数ｆｃの分局を行うための回路である。加算器２
７は、上記分局数の小数部に応じて前記整数部の値を調
整するためのものである。

前記（３）式において除数６４は２＠であるため、分局
数を求めるために格別の割算を行うことなく、単にＰナ
ンバの下位６ビツトを小数部として取扱うだけで該Ｐナ
ンバに対応する分局数を確立することができる。従って
、加算器２７．セレクタ２８及びシフトレジスタ２９の
出力信号１３ビツトのうち下位６ビツトが小数部の重み
であり、上位７ビツトが整数部の重みである。

加算器３１においてオール“１”信号を加算することは
１減算することに等しい。従って、加算器３１では、事
実上、シフトレジスタ２９の出力の整数値から１減算す
ることを行う、この加算器３１の減算結果は演算されな
かった小数部の６ビツトデータと共にセレクタ２８の「
１」入力に戻され、シフトレジスタ２９を経由して再び
加算器３１に入力される。シフトレジスタ２９はマスタ
クロックパルスへによってシフト制御されるため、同じ
チャンネルの信号がシフトレジスタ２９から出力される
周期はマスタクロックパルスへの４倍の周期つまり共通
サンプリング周波数ｆｃの周期である。

鍵の押し始めにおいて、その鍵が割当てられたチャンネ
ルタイミングで反転キーオンパルスＫＯ豆が一度だけ“
０”となり、このとき、セレクタ２８の「０」入力を介
して該鍵のＰナンバが選択される。このＰナンバの整数
部がシフトレジスタ２９から加算器３１に与えられ、共
通サンプリング周波数ｆｃの周期で該整数部から１が繰
返し減算される。整数部の減算結果が１以上の値のとき
、加算器３１のキャリイアウド出力ＣＯからは絶えずキ
ャリイアウド信号″１”が出力され、アンド回路３２の
条件が成立するので、セレクタ２８は「１」入力を選択
し続ける。減算の繰返しによってやがて加算器３１の出
力が“０”になったとき。

つまりＰナンバの整数部の数と同数のｆｃの周波数が経
過したとき、加算器３１のキャリイアウド信号は出力さ
れず、アンド回路３２の条件は成立しない。そのとき、
セレクタ２８はｒＯＪ入力を選択し、Ｐナンバとシフト
レジスタ２９の出力の下位６ビツト（小数部データ）と
を加算した加算器２７の出力を選択する。こうして、小
数部の加算によって幾分変更された値のＰナンバがシフ
トレジスタ２９に与えられ、今度は変更されたＰナンバ
の整数値から１減算することが繰返される。なお、ゲー
ト３ｏは反転キーオンパルスＫＯＮＰによって鍵の押し
始めでだけ不能化され、それ以外のときは常時小数部デ
ータを加算器２７に与える。

加算器２７におけるＰナンバに対する小数部データの加
算によって、実際に分周に使用する分周数の整数値はＰ
ナンバから求まる分局数の整数値よりも１大きくなるこ
とがある。例えば、音名ＡのＰナンバは１７８５であり
、その分局数は２７゜８９であるが、最初はその整数値
２７に従って分局を行うが、次は２７．８９＋０．８９
＝２８゜７８となり、その整数値２８に従って分局を行
うことになる。こうして、Ｐナンバによって求まる分局
数の整数値と同じか、それよりも１大きい数に従って、
共通サンプリング周波数ｆｃの分局が行われ、平均的な
結果としてＰナンバによって求まる分局数に従う分局動
作が達成される。加算器３１のキャリイアウド出力ＣＯ
の信号がその分周出力に相当するものであり、これをイ
ンバータ３３で反転した信号がノートクロックパルスつ
まりアドレス変更要求信号ＣＲＱとして出力される。

理解を深めるために、音名Ａを例にして、セレクタ２８
の出力の変化の一例を示す、変化タイミングは共通サン
プリング周波数ｆｃの周期である。

最初はＰナンバ１７８５に対応する分局数２７゜８９で
あり１次にその整数値が１減った２６．８９であり、以
下、２５．８９．２４．８９．２３゜８９、・・・２．
８９．１．８９とその整数値が順次１づつ減少するｅｆ
ｃの２７周期目にセレクタ２８の「１」入力に加わる数
値が０．８９となり、このときキャリイアウド信号が“
０”となり、ノートクロックパルスつまりアドレス変更
要求信号ＣＲＱが“１″となり、セレクタ２８ではｒＯ
Ｊ入力を選択する。セレクタ２８のｒＯＪ入力にはＰナ
ンバ１７８５に対応する分周数２７．８９にシフトレジ
スタ２９から与えられる小数値０．８９を加算した値２
８．７８が与えられている。従って、２８．７８がセレ
クタ２８から出力される。その後、セレクタ２８の出力
は２７゜７８．２６．７８．２５．７８．２４．７８、
・・・２．７８．１．７８と順次１づつ減少してゆき、
ｆｃの２８周期目にセレクタ２８の「１」入力に加わる
数値が０．７８となると共に、加算器３１のキャリイア
ウド信号が“０”となり、ノートクロックパルスつまり
アドレス変更要求信号ＣＲＱが発生される。このとき加
算器２７の出力は２７．８９＋Ｏ，，７８＝２８゜６７
であり、これがセレクタ２８のｒＯＪ入力を介してシフ
トレジスタ２９に与えられる。その後、セレクタ２８の
出力は２７．６７．２６．６７．２５．６７．２４．６
７、・・・２．６７．１．６７と順次１づつ減少してゆ
く。こうして、２７又は２８を分周数として分局が行わ
れる。

（オクターブレートデータ発生回路１４の詳細側説明） 第４図において、基準オクターブコード発生回路３４は
音色選択情報ＴＣに応じて所定の基準オクターブを示す
３ビツトのオクターブコードを発生する。このオクター
ブコードとオクターブの境い目を示す４ビツトから成る
Ｆ＃のノートコードが減算器３５のＡ入力に与えられる
。減算器３５のＢ入力には発音割当て回路１２（第１図
）から与えられたキーコードＫＣが入力される。減算器
３５はＡ−Ｂなる減算を行ない、基準オクターブに対す
る発生すべき楽音のオクターブの差を求める。

このオクターブの差は、３ビツトのオクターブコードと
４ビツトのノートコードから成る７ビツトのキーコード
同士のの差である７ビツト出力のうち上位４ビツトによ
って区別し得るので、減算器３５からは上位４ビツトの
減算結果が出力される。

なお、この例では、オクターブコードのコードづけにお
けるオクターブの境い目は通常知られているようにＢ音
とＧ音の間としているのに対して。

基準オクターブの設定においてはオクターブの境い目を
第１表に示したようにＦ音とＧ音の間としている。その
ため、減算器３５ではキーコードの全ビットを用いて減
算を行っている。もし、基準オクターブの設定において
オクターブの境い目をオクターブコードのコードづけと
同様にＢ音とＣ音の間としたならば、減算器３５ではオ
クターブコード同士のみの減算を行えばよい、なお、基
準オクターブコード発生回路３４は選択された音色に応
じて基準オクターブを変えることにより、音色に応じて
鍵のオクターブシフトを実現する。−例として、典型的
な基準オクターブは第１表に示したように０４〜Ｆ＃５
の範囲である。

低／高速変換部３６は第３図に示した変換部２４と同様
に構成されたセレクタ３７及びシフトレジスタ３８から
成る。減算器３５から出力されたオクターブずれデータ
はこの変換部３６で高速時分割タイミングに変換され、
オクターブレート変換メモリ３９に入力される。オクタ
ーブレート変換メモリ３９は入力されたオクターブずれ
データに応じて下記表に示すようなオクターブレートデ
ータＲＡＴＥを出力する。

第　　２　　表 オクターブレートデータＲＡＴＥは８ビツトから成り、
上位４ビツトが整数部、下位４ビツトが小数部として取
扱われる。小数部は補間情報として機能し、補間ステッ
プ数を指示している。整数部はトーンジェネレータ１７
（第１図）において楽音波形振幅のサンプル点をいくつ
か飛び越して楽音波形サンプル点振幅信号を発生すべき
ことを指示する信号として機能する。入力されるオクタ
ーブずれデータの大きさは、負の値が大きいほど基準オ
クターブより高オクターブであり、正の値が大きいほど
基準オクターブより低い、基準オクタ・−ブではオクタ
ーブずれデータはｒＯＪで、オクターブレートデータＲ
ＡＴＥは１０進数の１であり、これはサンプル点の飛び
越しも補間も行わないことを意味する。基準オクターブ
より１オクターブ上ではオクターブずれデータは「−１
」で、オクターブレートデータＲＡＴＥは１０進数の「
２」であり、これはサンプル点を１つ飛び越して発生音
の周波数を２倍にすることを意味する。

２オクターブ上ではＲＡＴＥは「４」であり、サンプル
点を３つ飛び越して発生音の周波数を４倍にすることを
意味する。３オクターブ上ではＲＡＴＥは「８」であり
、サンプル点を７つ飛び越して発生音の周波数を８倍に
することを意味する。

基準オクターブの１オクターブ下ではオクターブずれデ
ータは「１」であり、ＲＡＴＥは１０進数の０．５であ
り、これはトーンジェネレータ１７（第１図）において
同じサンプル点の振幅信号をアドレス変更要求信号ＣＲ
Ｑの発生タイミングに応じたサンプリング周期に従って
２つ続けて発生し。

発生音の周波数を１７２にすることを意味する。また、
補間ステップ数２で補間を行うべきことを指示する。２
オクターブ下では、ＲＡＴＥは１０進数のｒｏ、２５Ｊ
であり、これは同じサンプル点を４つ続けて発生音の周
波数を１／４にし、補間ステップ数４で補間すべきこと
を指示する。同様に。

オクターブが下がるほど、同じサンプル点を続ける回数
が増し、また、補間ステップ数が増す。

（アドレス信号発生回路１６の詳細側説明）第５図にお
いて、オクターブレートデータ発生回路１４（第４図）
から発生されたオクターブレートデータＲＡＴＥはゲー
ト４０に入力され、このゲート４０の制御入力にはノー
トクロック発生回路１５（第３図）から発生されたノー
トクロックパルスつまりアドレス変更要求信号ＣＲＱが
与えられる。このゲート４０において、オクターブレー
トデータＲＡＴＥがノートクロックパルスつまりアドレ
ス変更要求信号ＣＲＱの発生タイミング毎に選択され、
後述するように、位相アドレス信号ＰＨＡ及び補間アド
レスデータＩＮＴの発生のために加算計数される。

アドレス信号発生回路１６は、補間アドレスデータＩＮ
Ｔを発生するための補間アドレスカウンタ４１と、位相
アドレス信号ＰＩ（Ａを発生するための位相アドレスカ
ウンタ４２と、位相アドレスカウンタ４２でカウントさ
れるべきレートデータＲＡＴＥの整数部のデータを低速
時分割タイミングに変換するための高／低速変換部４３
とを含んでいる。

ゲート４０を通過したオクターブレートデータＲＡＴＥ
のうち下位４ビツト（小数部）は補間アドレスカウンタ
４１の加算器４４に入力される。加算器４４の出力は反
転キーオンパルスＫＯＮＰによって制御されるゲート４
５を経由してシフトレジスタ４６に入力される。シフト
レジスタ４６はチャンネル数に対応する４ステージであ
り、マスタクロツタパルスへによってシフト制御される
。

シフトレジスタ４６の出力は加算器４４の他の入力に加
わる。この構成により、成るチャンネルのオクターブレ
ートデータＲＡＴＥの小数部（すなわち補間情報）がそ
のチャンネルでアドレス変更要求信号ＣＲＱが発生する
毎に加算計数され、この加算計数結果がそのチャンネル
のタイミングに対応してシフトレジスタ４６で循環保持
される。

加算器４４の出力は補間アドレスデータＩＮＴとして出
力される。加算器４４は４ビツトのフルアダーであり、
そのキャリイアウド出力ＣＯから出力されるキャリイア
ウド信号はオア回路４７に入力される。なお、ゲート４
５は鍵の押し始めで不能化され、シフトレジスタ４６の
記憶をクリアするが、それ以外のときは常に可能化され
ている。

一方、ゲート４０を通過したオクターブレートデータＲ
ＡＴＥのうち上位４ビツト（整数部）は高／低速変換部
４３に入力される。ただし、この整数部の最下位ビット
（整数値「１」の重みのビット）はオア回路４７を経由
して変換部４３に入力される。オア回路４７は前記加算
器４４のキャリイアウド信号をオクターブレートデータ
ＲＡＴＥの整数部の最下位ビットつまり整数値「１」の
重みのビットに桁上げするためのものである。

オア回路４７の出力を含むオクターブレートデータＲＡ
ＴＥの整数部の全ビットの信号はオア回路４８に入力さ
れる。オア回路４８に入力された４ビット信号の何れか
１つが“１”のときオア回路４８の出力がＩＩ　Ｉ　Ｐ
Ｉとなり、これがピッチ同期変化パルスＣＨＡＮＧとし
て出力される。このピッチ同期変化パルスＣＨＡＮＧは
、アドレス変更要求信号つまりノートクロックパルスの
発生タイミングに同期しており（つまり発生すべき楽音
のピッチに同期している）、かつ位相アドレス信号ＰＨ
Ａが変化すべきことを示している。

高／低速変換部４３において、オア回路群４９は、ゲー
ト４０及びオア回路４７を介して与えられたオクターブ
レートデータＲＡＴＥの整数部をそのまま通過してゲー
ト５０に与える。ゲート５０は反転キーオンパルスＫＯ
ＮＰによって制御されるもので、鍵の押し始めだけで不
能化され、それ以外のときは可能化されている。ゲート
５０の出力は４ステージのシフトレジスタ５１に入力さ
れ、マスタクロックパルスへに従ってシフトされる。シ
フトレジスタ５１の出力はゲート５２．オア回路群４９
、ゲート５ｏを介して入力側に戻される。ゲート５２は
チャンネル同期パルスＣＨをインバータ５３で反転した
信号によって可能化される。一方、シフトレジスタ５１
の出力は更にラッチ回路５４に加わり、チャンネル同期
パルスＣＨのタイミングで該ラッチ回路５４に取込まれ
る。

この構成により、各チャンネルのオクターブレートデー
タＲＡＴＥの整数部の４ビツトデータがシフトレジスタ
５１に一時記憶され、高速時分割タイミングに従って循
環する。そして、第２図（Ｃ）に示すように発生するチ
ャンネル同期パルスＣＨによって、シフトレジスタ５１
の各チャンネルの出力がほぼ低速時分割タイミングの周
期で１チヤンネルづつラッチ回ｗ！５４にラッチされる
。

シフトレジスタ５１の出力がラッチ回路５４にラッチさ
れたときゲート５２が閉じ、そのデータの循環が阻止さ
れ、記憶がクリアされる。一方、うッチ回路５４にラッ
チされた成るチャンネルのデータも次にチャンネル同期
パルスＣＨが発生したときクリアされる。従って、アド
レス変更要求信号ＣＲＱの発生タイミングで取込まれた
成るチャンネルのオクターブレートデータＲＡＴＥの整
数部データは、そのチャンネルの高速時分割タイミング
に対応してチャンネル同期パルスＣＨが発生したときか
ら該パルスＣＨが次に発生するまでのマスタクロックパ
ルスへの１３又は１７周期分の時間の間だけラッチ回路
５４に保持される。

位相アドレスカウンタ４２は、ラッチ回路５４の出力を
入力した加算器５５と、ゲート５６と、低速クロックパ
ルスφ１によってシフト制御される４ステージのシフト
レジスタ５７とを含んでいる。

シフトレジスタ５７の出力は加算器５５に与えられ、ゲ
ート５６を介して入力側に戻される。ゲート５６は、低
速時分割タイミングに従って発音割当て回路１２（第１
図）から与えられたキーオン信号ＫＯＮの立上りを微分
した微分回路５８の出力を反転したインバータ５９の出
力によって鍵の押し始めで不能化され、該軸が割当てら
れたチャンネルに関するシフトレジスタ５７の古い記憶
をクリアする。ラッチ回路５４の出力は加算器５５に加
わり、シフトレジスタ５７の出力と加算され、その加算
結果がシフトレジスタ５７に記憶される・この加算は、
１チヤンネルに関して低速クロックパルスφ１の４倍の
周期で行われる。一方、ラッチ回路５４から成るチャン
ネルのデータが出力される時間幅はマスタクロックパル
スへの１３又は１７周期であるため、ラッチ回路５４の
出力は同じチャンネルに関するシフトレジスタ５７の出
力に対して１度だけしか加算されない、なお、シフトレ
ジスタ５７は、低速クロックパルスφ！の立下り（“１
”から“０”への変化）に同期してデータの取込み及び
データのシフト動作を行うようになっている。こうして
１位相アドレスカウンタ４２においては、成るチャンネ
ルに対応してノートクロックパルスつまりアドレス変更
要求信号ＣＲＱが１回発生する毎に、そのチャンネルに
対応するオクターブレートデータＲＡＴＥの整数部（小
数部からの桁上がり分を含む）を１回だけ加算計数する
。アドレスカウンタ４２の出力は位相アドレス信号ＰＨ
Ａとしてトーンジェネレータ１７（第１図）に与えられ
る。この位相アドレス信号ＰＨＡは例えば６ビツトの２
進コ一ド化信号であり、１周期波形中の相異なる６４個
のサンプル点を特定することが可能である。しかし、こ
れはトーンジェネレータ１７で同じ１周期波形を繰返し
発生する場合であって、異なる複数周期波形を発生する
場合は位相アドレス信号ＰＨＡのビット数は更に増す。

第５図では、オクターブレートデータＲＡＴＥのうち整
数部は低速時分割タイミングに従って計数動作を行い、
小数部は高速時分割タイミングに従って計数動作を行う
ようにしているため、整数計数用の位相アドレスカウン
タ４２と小数部計数用の補間アドレスカウンタ４１が別
々に設けられている。しかし、時分割速度を問題にしな
いのならば、８ビツトのオクターブレートデータＲＡＴ
Ｅを１つのアドレス計数手段で計数するようにしてもよ
い。その場合、得られたアドレス信号の整数部を位相ア
ドレス信号ＰＨＡとし、小数部を補間アドレスデータＩ
ＮＴとして用いる。

（トーンジェネレータ１７の説明） 位相アドレスカウンタ４２からは、低速クロックパルス
φ１に従って低速タイミングで時分割多重化された状態
で各チャンネルの位相アドレス信号ＰＨＡが出力される
。トーンジェネレータ１７は、この位相アドレス信号Ｐ
ＨＡによって特定されたサンプル点の楽音波形振幅信号
を発生する。トーンジェネレータ１７における楽音発生
方式としてはどのようなものを用いてもよい。例えば、
波形メモリに各サンプル点毎の楽音波形振幅値を記憶し
ておき、これをアドレス信号ＰＨＡによって読み出す方
式、あるいは、高調波合成方式、あるいは周波数変調演
算方式、あるいは特願昭５９−２６６７号に示されたよ
うな複数のセグメント波形を時間的に補間しながら、切
換えてゆくことにより楽音波形信号を発生する方式、な
ど任意の方式を用いることができる。また、波形メモリ
読み出し方式の場合、メモリに記憶する波形は１周期波
形に限らず、１／２周期波形あるいは適宜の複数周期波
形あるいは発音開始から終了までの全波形などであって
もよい。位相アドレス信号ＰＨＡは低速時分割タイミン
グであるため、トーンジェネレータ１７における１サン
プル点分の楽音波形振幅信号発生のために比較的長い演
算時間を確保することができ、複雑な楽音波形発生演算
、が可能である。

（ピッチ同期・補間回路１８の詳細側説明）第６図をこ
おいて、トーンジェネレータ１７から低速時分割タイミ
ングで発生された各チャンネルの楽音波形サンプル点振
幅信号は低／高速変換部６０に入力され、高速時分割タ
イミングに変換される。低／高速変換部６０は第３図に
示された変換部２４と同様にセレクタ６１及び４ステー
ジのシフトレジスタ６２とから成る。

高速時分割タイミングに変換された楽音波形サンプル点
振幅信号は、現サンプル点の信号Ｓ１として補間回路６
３に与えられると共に、セレクタ６４を介してシフトレ
ジスタ６５に記憶される。

シフトレジスタ６５は４ステージから成り、マスタクロ
ックパルスφＭによってシフト制御されるものであり、
その出力はセレクタ６４の「０」入力を介して循環保持
されると共に前サンプル点の振幅信号Ｓ２として補間回
路６３に入力される。

アドレス信号発生回路１６（第５図）から発生されたピ
ッチ同期変化パルスＣＨＡＮＧと補間アドレスデータＩ
ＮＴが遅延回路６６に与えられ、トーンジェネレータ１
７における入出力間の信号遅延時間に対応する時間だけ
遅延される。なお、この遅延回路６６はトーンジェネレ
ータ１７の入出力間に遅延がなければ不要である。遅延
されたピッチ同期変化パルスＣＨＡＮＧはセレクタ６４
の選択制御入力に与えられ、遅延された補間アドレスデ
ータＩＮＴは補間回路６３に与えられる。セレクタ６４
は、ピッチ同期変化パルスＣＨＡＮＧが”１”のとき低
／高速変換部６０から「１」入力に与えられているサン
プル点振幅信号を選択し、シフトレジスタ６５に入力す
る。ピッチ同期変化パルスＣＨＡＮＧが０”のときはｒ
ＯＪ入力を選択し、シフトレジスタ６５の記憶内容を循
環保持する。

ピッチ同期変化パルスＣＨＡＮＧは、前述の通り、位相
アドレス信号ＰＨＡが変化すべきときそのピッチに同期
して（ノートクロックパルスの発生タイミングに同期し
て）発生されるものである。

位相アドレス信号ＰＨＡは、高／低速変換部４３（第５
図）における変換処理のために、発生すべき楽音のピッ
チに同期して変化しない。従って、この位相アドレス信
号ＰＨＡに応じてトーンジェネレータ１７から発生され
る楽音波形サンプル点振幅信号もピッチに同期して変化
せず、このままでは楽音のピッチに非調和なノイズをも
たらす原因となる。そこで、トーンジェネレータ１７か
ら発生された楽音波形サンプル点振幅信号を発生すべき
楽音のピッチに同期してサンプリングし直すために、セ
レクタ６４においてピッチ同期変化パルスＣＨＡＮＧに
よる選択制御を行うようにしている。これにより、シフ
トレジスタ６５に記憶された各チャンネルのサンプル点
振幅信号はそのチャンネルで発生する楽音のピッチに同
期して変化するものとなり、補間回路６３に入力される
前サンプル点の振幅信号Ｓ２はピッチに同期して変化す
るものとなる。

ピッチ同期変化パルスＣＨＡＮＧが発生した後位相アド
レス信号ＰＨＡの値が変化し、これに対応してトーンジ
ェネレータ１７から発生される楽音波形サンプル点振幅
信号が変化する。こうして、低／高速変換部６０から出
力される楽音波形サンプル点振幅信号が現サンプル点の
振幅値を示すとき、シフトレジスタ６５から出力される
同じチャンネルの信号はその直前のサンプル点の振幅値
を示している。

補間回路６３では、入力された現サンプル点振幅信号Ｓ
１と前サンプル点振幅信号Ｓ２の間を補間アドレスデー
タＩＮＴに従って補間する。補間アドレスデータＩＮＴ
の値が０”のときは、シフトレジスタ６５から与えられ
る前サンプル点振幅信号Ｓ２をそのまま出力する。発生
すべき楽音の音域が基準オクターブ以上の場合は、補間
アドレスデータＩＮＴは常にＯ”であるため、補間は行
われず、ピッチ同期用のセレクタ６４及びシフトレジス
タ６５を経由してピッチ同期状態とされた前サンプル点
振幅信号Ｓ２（この場合現サンプル点振幅信号Ｓ１は全
く使用しないため、この信号Ｓ２が事実上の現サンプル
点振幅信号となる）が常に補間回路６６から出力される
。

発生すべき楽音の音域が基準オクターブより低い場合は
、オクターブレートデータＲＡＴＥの小数部の値に応じ
たレートで補間アドレスデータＩＮＴが変化し、補間が
行われる。補間アドレスデ〒りＩＮＴは４ビツトの２進
コ一ド化信号から成るため、補間ステップ数は最大で１
６ステツプであるが、実際の補間ステップ数はオクター
ブレートデータＲＡＴＥの小数部の値によって決まる。

例えば、基準オクターブの１オクターブ下の音域ではデ
ータＲＡＴＥの小数部の値は前出の第２表の通り”１ｏ
ｏｏ”であり、補間アドレスカウンタ４１（第５図）か
ら発生される補間アドレスデータＩＮＴは’ｏｏｏｏ”
と’１０００”を交互に繰返し、隣接する２サンプル点
間が２ステツプで補間される。また、基準オクターブの
２オクターブ下の音域ではデータＲＡＴＥの小数部の値
は“０１００”であり、補間アドレスデータＩＮＴは’
ｏｏｏｏ”、’ｏｉｏｏ”、”１０００”。

１１００”を繰返し、隣接する２サンプル点間が４ステ
ツプで補間される。以下同様に、オクターブが下がるほ
どデータＲＡＴＥの小数部の値が小さくなり、補間ステ
ップ数が増す。なお、補間アドレスデータＩＮＴが順次
変化して００００”になると、このとき第５図の加算器
４４力ｓらキャリイアウド信号が出力され、これにより
ピッチ同期変化パルスＣＨＡＮＧが発生され、セレクタ
６４を介して現サンプル点振幅信号Ｓ１が前サンプル点
振幅信号Ｓ２としてシフトレジスタ６５に取り込まれる
。また、パルスＣＨＡＮＧが発生されたことにより、位
相アドレス信号ＰＨＡが１アドレス進められ、トーンジ
ェネレータ１７から発生される楽音波形サンプル点振幅
信号のサンプル点が次のサンプル点に切換わる。

補間アドレスデータＩＮＴは、ノートクロックパルスす
なわちアドレス変更要求信号ＣＲＱの発生タイミングに
応じて変化するので、発生すべき楽音のピッチに同期し
たタイミングで補間が行われることになる。従って、補
間クロック成分がタイズとはならず、発生音のピッチに
調和する。

また、補間回路６６に入力される補間の対象となる隣接
する２サンプル点の楽音波形振幅信号５１Ｓ２も発生音
のピッチに同期して変化する信号である。前サンプル点
の振幅信号Ｓ２に関しては前述の通りピッチ同期変化パ
ルスＣＨＡＮＧに従ってシフトレジスタ６５に取込まれ
るようになっているので、これによりピッチに同期して
変化するものとなる。一方、現サンプル点の振幅信号Ｓ
１に関しては格別のピッチ同期操作は行われていないが
、これは格別の操作を行わなくともピッチ同期操作を行
ったのと同等の効果が得られるためである。すなわち、
ピッチ同期操作は、ピッチ同期変化パルスＣＩＡＮＧに
よって行うようになっており、このパルスＣＩＡＮＧの
発生時に実質的に利用される可能性のある楽音波形サン
プル点振幅信号に関しては必らずピッチ同期操作を行う
必要がある。ところで、前述の通り、ピッチ同期変化パ
ルスＣＨＡＮＧの発生時は補間アドレスデータＩＮＴは
０″であり、必らず前サンプル点振幅信号Ｓ２がそのま
ま選択され、現サンプル点振幅信号Ｓ１は利用されない
。その後、補間ア゛ドレスデータＩＮＴが変化したとき
、両信号ｓ１．ｓ２間が実質的に補間合成される。その
ときには、前述のピッチ同期変化パルスＣＨＡＮＧに応
答して変化したアドレス信号ＰＨＡに対応するサンプル
点の楽音波形振幅信号が既にトーンジェネレータ１７か
ら発生されており、低／高速変換部６０からは間違いな
く現サンプル点の振幅信号Ｓ１が出力される。従って、
前サンプル点と現サンプル点の振幅信号ｓ２．ｓ１との
間で間違いなく補間を行うことができる。以上の理由に
より、前サンプル点振幅信号Ｓ２の系列に関しては図示
のようにピッチ同期操作を行う必要があるが、現サンプ
ル点振幅信号Ｓ１の系列に関しては格別のピッチ同期操
作を行わなくてもピッチ同期を達成することができるの
である。勿論、セレクタ６４及びシフトレジスタ６５と
同様に構成されたピッチ同期操作回路を低／高速変換部
６０の出力側に設け、その出力を現サンプル点振幅信号
Ｓ１として用いると共にセレクタ６４の「１」入力に入
力するようにすることにより、現サンプル点振幅信号Ｓ
１に対してもピッチ同期操作を施すようにすることがで
きる。

第６図において、補間回路６３の出力はアキュムレータ
６７に入力され、４チャンネル分の楽音波形サンプル点
振幅信号がアキュムレータされ、各チャンネルの時分割
状態が解除される。このアキュムレータ６７の出力は、
４チャンネル分の楽音波形サンプル点振幅信号を加算合
成した信号であり、マスタクロツタパルスφＭの４倍の
周期のサンプリング周波数つまり共通サンプリング周波
数ｆｃを持っている。

（補間回路６３の詳細側説明） 補間回路６３は、所定の補間関数に従って補間を行うも
のであり、どのような構成のものを用いてもよい。補間
関数としては、例えば直線補間、２火桶間、三角関数補
間など任意のものを用いてよい。直線補間以外の場合は
、補間アドレスデータＩＮＴに応じて補間係数を発生す
るための手段を適宜設ける。直線補間の場合は補間アド
レスデータＩＮＴをそのまま補間係数として用いること
ができる。

第７図は、直線補間による補間回路６３の一例を示す図
である。現サンプル点振幅信号Ｓ１と前サンプル点振幅
信号Ｓ２は夫々１５ビツトのディジタル信号であり、セ
レクタ６８の「１」入力には信号Ｓ１の全１５ビツトが
入力され、「０」入力には信号Ｓ２の全１５ビツトが入
力される。セレクタ６９の「１」入力及び「Ｏ」入力に
は信号Ｓ１．Ｓ２を１ビツト下位にシフトしｆ、　１４
ヒツトの信号が夫々入力される。セレクタ７０の「１」
入力及びｒＯＪ入力には信号ｓ１．ｓ２を２ビツト下位
にシフトした１３ビツトの信号が夫々入力される。セレ
クタ７１の「１」入力及び「０」入力には信号ｓ１．ｓ
２を３ビツト下位にシフトした１２ビツトの信号が夫々
入力される。各セレクタ６８〜７１の選択制御入力には
補間アドレスデータＩＮＴの各ビットＩＮＴ３〜ＩＮＴ
、が夫々入力される。ＩＮＴ３は最上位ビット、Ｉ　Ｎ
Ｔ２は２番目の重みのビット、ｌＮＴｌは３番目の重み
のビット、ＩＮＴｏは最下位ビットである。セレクタ６
８〜７１は、選択制御入力に与えられた補間アドレスデ
ータＩＮＴ（ここでは補間係数として機能する）の対応
するビットの値が６１”のとき「１」入力を選択し、′
０”のとき「０」入力を選択する。

セレクタ７１の出力と信号Ｓ２を３ビツト下位シフトし
たライン７６の信号とが加算器７２で加算される。加算
器７２の出力とセレクタ７０の出力とが加算器７３で加
算される。加算器７３の出力とセレクタ６９の出力とが
加算器７４で加算される。加算器７４の出力とセレクタ
６８の出力とが加算器７５で加算される。加算器７５の
出力は補間回路６３の出力信号Ｓとしてアキ−ムレ−タ
ロ７に与えられる。

上述のような補間回路６３の構成により、下記式で示す
ような直線補間演算が実行される。

Ｓ　　＝ａＸＳ　　ｌ　　＋ｂＸＳ　２　　　　　　　
　　　　　−　・・・　（５ンここでａは補間アドレス
データＩＮＴすなわち補間係数の１０進数表現であり、 ａ　＋　ｂ　＝　１ が成立することから、ｂは ｂ＝１−ａ なる１０進数であり、これを補数によって表現すると、 ｂ＝Ｍ＋１　　（但し、１は２進数表現におけるａの最
下位ビットの重みに対応する重みを持つもの） となる。

従って、もう一方の補間係数すは、係数ａの各ビットを
反転したものに対してその最下位ビットに１加算したも
のから成る。例えば、 ａが１０１１”のとき、ｂは、 ｂ＝冒＋０００１＝０１００＋０００１＝０１０１とな
る。

従って、上記（５）式を実行するには、現サンプル点の
振幅信号Ｓ１に補間アドレスデータＩＮＴの各ビットＩ
ＮＴ、〜ＩＮＴＯを乗算し、前サンプル点の振幅信号Ｓ
２にデータＩＮＴの反転信号の各ビットを乗算すると共
に該信号Ｓ２に′０００１”を乗算し、これらの乗算結
果を加算すればよい。ここで、４ビツトの係数の重みは
、最上位ビットＩＮＴ３を１とすると、次のビットＩＮ
Ｔ２は土、ＩＮＴ、は工、ＩＮＴ、は去である。従９て
、各ビットｒＮＴ３〜ＩＮＴｏと信号ｓ１．ｓ２との乗
算は、格別の乗算器を設けずに、単に被乗数である信号
ｓ１．ｓ２を１ビツト下位に、又は２ビツト下位に、又
は３ビツト下位にシフトすることによって達成される。

そのために、セレクタ６９〜７１には信号８１．８２を
所定ビット下位シフトした信号を入力したのである。ま
た、乗数である補間係数のビットが０”であれば、格別
の乗算を行うまでもなくその積はＯ”であるため、乗算
を行う必要はない。従って、係数ａが乗算されるべき信
号Ｓ１に関しては、補間アドレスデータの各ビットＩＮ
Ｔ３〜ＩＮＴｏのうちその論理値がＩＨのビットとの乗
算だけを行えばよい。そこで、各セレクタ６８〜７１に
おいて対応するビットＩＮＴ、〜ＩＮＴｏが１”のとき
信号Ｓ１又はそれを所定ビット下位シフトした信号を選
択し、その選択出力を加算器７２〜７５を介して加算す
ることにより、前記（５）式の右辺第１項の乗算（ａＸ
ｓｌ）を実行することができる。一方、係数すが乗算さ
れるべき信号Ｓ２に関しては、ａの反転信号ｉとの乗算
を行うと共に’０００１”との乗算を行えばよいので、
各ビットＩＮＴ３〜ＩＮＴ、のうちその論理値が”０″
のビットを６１”に反転してそれとの乗算を行うと共に
０００１”との乗算を行えばよい。そこで、各セレクタ
６８〜７１において対応するピッ）ＩＮＴ３〜ＩＮＴｏ
が０”のとき信号８２又はそれを所定ビット下位シフト
した信号を選択すると共に、信号Ｓ２を３ビツト下位シ
フトした信号（これはＳ２に０００１”を乗算した積に
相当する）をライン７６を介して加算器７２に入力し、
これらの選択出力とライン７６の信号を加算器７２〜７
５で加算するとさにより、前記（５ン式の右辺第２項の
乗算（ｂｘｓ２）を実行することができる。また、各加
算器７２〜７５は（５）式の右辺第１項と第２項の積を
加算する機能も果す。こうして、加算器７５からは（５
）式の補間演算結果に相当する信号Ｓが出力される。

なお、セレクタ６９〜７１に入力される信号Ｓ１゜Ｓ２
を所定ビット下位シフトした信号は、図の例ではシフト
した量だけ下位ビットを切捨ているが、そうせずに全１
５ビツトを入力し、加算器７２〜７５の入力段階でシフ
トすべき量に応じて重みづけを行うようにしてもよい。

（変更例の説明） 第５図に示したアドレス信号発生回路１６において、高
／低速変換部４３は第８図のように変更することもでき
る。

第８図の例では時分割速度の高／低速変換動作を各チャ
ンネル別に並列的に行うようにしている。

チャンネル１の高／低速変換回路７７−１のみ詳細を示
したが、他のチャンネル２〜４の回路７７−２乃至７７
−４も同一構成であり、ただ使用する高速チャンネルタ
イミングパルスＣＨ１〜ＣＨ４と低速チャンネルタイミ
ングパルスＰＧＣＨ１〜ＰＧＣＨ４が各チャンネル毎に
異なっている点だけが異なる。なお、各タイミングパル
スＣＨｊ〜ＣＨ４、ＰＧＣＨ１〜ＰＧＣＨ４の一例は第
２図（カ、（ｈ）に示されている。

第５図のゲート４０からオア回路４７を経由して与えら
れるオクターブレートデータＲＡＴＥの整数部データは
ゲート７８に入力される。チャンネル１に対応する高速
チャンネルタイミングパルスＣＨｊに応じて該ゲート７
８が開放され、チャンネル１に関する上記整数部データ
が該ゲート７８を通過してラッチ回路７９に入力される
。ゲート７８の出力の全ビットがオア回路８０に入力さ
れており、ゲート７８を通過した整数部データの何れか
のビットが′１”ならば該オア回路８０の出力が１”と
なる。このオア回路８０の出力がラッチ回路７９のラッ
チ制御人力りに加わり、該整数部データを該ラッチ回路
７９にラッチする。また、オア回路８０の出力信号″′
１″はオア回路８４を経由してピッチ同期変化パルスＣ
ＨＡＮＧとして出力される。

ラッチ回路７９にラッチされた整数部データはゲート８
１に入力され、チャンネル１に対応する低速チャンネル
タイミングパルスＰＧＣＨ１に従りて該ゲート８１を通
過する。ゲート８１の出力の全ビットがオア回路８２に
入力されており、整数部の何れかが′１”のデータが該
ゲート８１を通過したとき該オア回路８２の出力が１”
となる。このオア回路８２の出力信号″１″はオア回路
８３を介してラッチ回路７９のリセット人力Ｒに与えら
れる。ラッチ回路７９は、リセット人力Ｒの信号が′１
”から′０”に立下ったときそのラッチ内容をリセット
する。従って、ラッチ回路７９にラッチされたオクター
ブレートデータＲＡＴＫの整数部データがパルスＰＧＣ
Ｈ１のパルス幅に相当する時間（例えばマスタクロック
パルスφＭの１６屑期分の時間）だけゲート８１で選択
されると、その後直ち正こラッチ回路７９のラッチ内容
がリセットされる。なお、オア回路８３の他の入力には
反転キーオンパルスＫＯＮＰと高速チャンネルタイミン
グパルスＣＨ１のアンド論理出力が与えられる。

こうして、チャンネル１の変換回路７７−１では自己チ
ャンネルに関するオクターブレートデータＲＡＴＥの整
数部データを低速チャンネルタイミングパルスＰＧＣＨ
［に従う低速時分割タイミングに変換する。他のチャン
ネルの変換回路７７−２乃至７７−４でも同様に自己の
チャンネルに関するデータを低速時分割タイミングに変
換する。

変換回路７７−１乃至７７−４から出力された低速時分
割タイミングのデータはオア回路群８５で多重化され、
位相アドレスカウンタ４２の加算器５５（第５図）に供
給される。

（他の実施例の説明） 第９図はこの発明の別の実施例を示す図で、鍵盤、押鍵
検出回路、発音割当て回路等の図示は省略しである。Ｎ
Ｃ１〜ＮＣ４は、チャンネル１〜４の各チャンネルに割
当てられた鍵の音名を示すノートコードであり、これが
各チャンネル別に設けられたノートクロック発生回路８
６−１乃至８６−４に並列的に入力される。ノートクロ
ック発生回路８６−１乃至８６−４は、入力されたノー
トコードＮＣｉ〜ＮＣ４の音名に対応する周波数を持つ
ノートクロックパルスすなわちアドレス変更要求信号Ｃ
ＲＱｊ〜ＣＲＱ４を夫々発生ずるもので、可変分周回路
から成るものあるいは電圧制御型クロック発振器から成
るものなど、如何なる構成であってもよい。

各チャンネルで発生すべき楽音のノートクロックパルス
すなわちアドレス変更要求信号ＣＲＱ１〜ＣＲＱ４は時
分割制御回路８７に入力され、チャンネルタイミングパ
ルスＣＨＰ１〜ＣＨＰ４に従って時分割多重化される。

この時分割制御回路８７の詳細例は特に示さないが、パ
ルスＣＨＰＩ。

ＣＨＦ２．ＣＨＦ２　、ＣＨＦ２は第２図＜？）のパル
スＣＨｊ〜ＣＨ４のように各チャンネルの時分割タイム
スロットに対応して発生するタイミングパルスであり、
このパルスＣＨＰ　１〜ＣＨＰ４に従って対応するチャ
ンネルのノートクロックパルスＣＲＱ１〜ＣＲＱ４を選
択し、多重化して１本のライン８８に出力する。なお、
一定のパルス幅を持つノートクロックパルスＣＲＱ１〜
ＣＲＱ４を選択する場合、このパルスＣＲＱ１〜ＣＲＱ
４の立上りでパルスＣＨＰ１〜ＣＨＰ４に従って１回選
択を行った後はそのパルスの持続部分は選択しないよう
にし、ノートクロックパルスＣＲＱ１〜ＣＲＱ４を微分
した状態で時分割多重化するようにするとよい。

ＯＣＴ［〜０ＣＴ４は、各チャンネルで発生すべき楽音
のオクターブを示すオクターブコードであり、時分割制
御回路８９に並列的に入力される。

この時分割制御回路８９は、時分割制御回路８７と同様
に、各チャンネルのオクターブコード０ＣＴ１〜０ＣＴ
４をチャンネルタイミングパルスＣＨＰｊ〜ＣＨＰ４に
従って時分割多重化する。

ライン８８のノートクロックパルスはアドレス信号発生
回路９０に与えられる。アドレス信号発生回路９０は与
えられたノートクロックパルスを各チャンネル毎に時分
割的にカウントし、このノートクロックパルスの発生タ
イミングに応じて変化するアドレス信号を発生する。発
生されたアドレス信号はオクターブシフト回路９１に入
力され、時分割制御回路８９から時分割的に与えられる
各チャンネルのオクターブコードに従って対応するチャ
ンネルのアドレス信号がビットシフトされる。

シフト回路９１から出力されたアドレス信号のうち、整
数部はトーンジェネレータ９２に与えられ、その値に対
応するサンプル点の楽音波形振幅信号が該トーンジェネ
レータ９２から発生される。

アドレス信号の小数部は遅延回路９６を経由してピッチ
同期・補間回路９４−１乃至９４−４に入力される。遅
延回路９３はトーンジェネレータ９２の入出力間の信号
遅延時間に見合った遅延を行うものである。

ピッチ同期・補間回路９４〜１乃至９４−４は各チャン
ネル毎に並列的に設けられている。チャンネル１の回路
９４−１の詳細例のみ図示したが、他のチャンネル２〜
４の回路９４〜２乃至９４−４も同一構成であり、ただ
使用するタイミングパルスＣＨＰ　ｌ〜ＣＨＰ４とノー
トクロックパルスすなわちアドレス変更要求信号ＣＲＱ
１〜ＣＲＱ４、ピッチ同期変化パルスＣＨＡＮＧ１〜Ｃ
ＨＡＮＧ４が各チャンネルに対応して異なっている点だ
けが異なる。

ピッチ同期・補間回路９４−１において、トー、５　　
　　　　ンジエネレータ９２から時分割的に発生された
各チャンネルの楽音波形サンプル点振幅信号はラッチ回
路９５に入力され、チャンネルタイミングパルスＣＨＰ
ｊに従ってチャンネル１に対応する信号が該ラッチ回路
９５にラッチされる。遅延回路９３を経由して与えられ
るアドレス信号の小数部データはラッチ回路９６に入力
され、パルスＣＨＰ１に従ってチャンネル１に対応する
データが該ラッチ回路９６にラッチされる。このラッチ
回路９５．９６は時分割多重化状態を解除するためのも
のである。

ラッチ回路９５の出力はラッチ回路９７に加わる。ラッ
チ回路９７の出力は現サンプル点の楽音波形振幅信号Ｓ
１として補間回路９８に加わると共にラッチ回路９９に
加わる。ラッチ回路９９の出力は前サンプル点の楽音波
°形振幅信号Ｓ２として補間回路９８に加わる。一方、
ラッチ回路９６の出力はラッチ回路１００に加わり、該
ラッチ回路１００の出力は補間アドレスデータＩＮＴと
して補間回路９８に加わる。ラッ・子回路１００は、ノ
ートクロックパルスすなわちアドレス変更要求信号ＣＲ
ＱＩによってラッチ制御される。ラッチ回路９７．９９
はピッチ同期変化パルスＣＨＡＮＧ１によってラッチ制
御される。

各チャンネルに対応するピッチ同期変化パルスＣＨＡＮ
Ｇ１〜ＣＨＡＮＧ４は、可変分周回路１０１〜１０４に
おいてノートクロックパルスＣＲＱ１〜ＣＲＱ４をオク
ターブコード０ＣＴ１〜０ＣＴ４に応じた分周比で分周
することにより得られる。この分周比は、オクターブシ
フト回路９１におけるシフト量に関連して決定される。

オクターブシフト回路９１では、例えば、オクターブコ
ードによって指示されたオクターブが所定の基準オクタ
ーブの場合はアドレス信号のシフトを行わず、基準オク
ターブより高い場合はそのオクターブ差に応じたビット
数だけアドレス信号を上位にシフトし、基準オクターブ
より低い場合はそのオクターブ差に応じたビット数だけ
アドレス信号を下位にシフトする。例えば、アドレス信
号をシフトしない場合、つまり基準オクターブの場合、
アドレス信号発生回路９０で発生されたアドレス信号の
全ビットが整数部データとしてトーンジェネレータ９２
に与えられる。この場合、アドレス信号の整数部の変化
タイミングはノートクロックパルスすなわちアドレス変
更要求信号ＣＲＱ１〜ＣＲＱ４の変化タイミングに対応
している（しかし、時分割制御回路８７で時分割制御さ
れているためノートクロックパルスの変化に完全には同
期していない）。アドレス信号を上位ビットにシフトし
た場合も、アドレス信号の全ビットが２　倍（ｎはシフ
ト量を示す）された状態で整数部データとしてトーンジ
ェネレータ９２に与えられる。ただし、整数部データの
ビット数を越える上位ビットは切捨てられる。この場合
も、アドレス信号の整数部の変化タイミングはノートク
ロックパルスすなわちアドレス変更要求信号ＣＲＱ１〜
ＣＲＱ４の変化タイミングに対応している。一方、アド
レス信号を下位ビットにシフトした場合は、アドレス信
号の一部上位ビットが整数部データとしてトーンジェネ
レータ９２に与えられ、それよりも下位のビットは小数
部データとして遅延回路９３に与えられ、ラッチ回路９
６，１００を経由して最終的には補間アドレスデータＩ
ＮＴとして補間回路９８に与えられる。この場合、トー
ンジェネレータ９２に与えられるアドレス信号の整数部
の変化タイミングすなわちトーンジェネレータ９２から
発生されるサンプル点振幅信号の変化タイミングは、ノ
ートクロックパルスすなわちアドレス変更要求信号ＣＲ
Ｑ１〜ＣＲＱ４の変化タイミングζこ常に対応している
わけではなく、シフト量ｎに応じてノートクロックパル
スの２ｎ倍の周期で変化する（勿論、前述と同様に、こ
の変化はノートクロックパルスの変化に同期して起るわ
けではない）。分周回路１０１〜１０４は、上述のよう
なアドレス信号の整数部の変化タイミングつまりトーン
ジェネレータ９２から発生される楽音波形サンプル点振
幅信号の変化タイミングに対応しており、かつノートク
ロックパルスすなわちアドレス変更要求信号ＣＲＱＩ〜
ＣＲＱ４に同期しているピッチ同期変化パルスＣＨＡＮ
Ｇ［〜ＣＨＡＮＧ４を発生するためのものである。

すなわち分周回路１０１〜１０４では、入力されたオク
ターブコードＯＣＴ　１〜０ＣＴ４の内容に応じて、そ
のオクターブが基準オクターブ以上であれば分局比を１
／１に設定して入力されたノートクロックパルスＣＲＱ
ｊ〜ＣＲＱ　４）ｆニー分周セずにそのままピッチ同期
変化パルスＣＨＡＮＧ　１〜ＣＨＡＮＧ４として出力す
るが、そのオクターブが基準オクターブよりも低ければ
分周比を１／２ｎ（ｎはオクターブ差）に設定して入力
されたノートクロックパルスＣＲＱｊ〜ＣＲＱ４を分周
し、その分周出力をピッチ同期変化パルスＣＨＡＮＧ１
〜ＣＨＡＮＧ４として出力する。

このようなピッチ同期変化パルスＣＨＡＮＧ１によって
ラッチ回路９７．９９がラッチ制御されることにより、
現サンプル点の楽音波形振幅信号Ｓ１がそのピッチに同
期してラッチ回路９７にラッチされ、前サンプル点の楽
音波形振幅信号Ｓ２が同じくピッチに同期してラッチ回
路９９にラッチされる。また、ノートクロックパルスＣ
ＲＱ［によってラッチ回路１００がラッチ制御されるこ
とにより、アドレス信号の小数部すなわち補間アドレス
データＩＮＴが発生音のピッチに同期して該ラッチ回路
１００にラッチされる。

こうして補間回路９８に入力される隣接する２サンプル
点の振幅信号ｓ１．ｓ２と補間アドレスデータＩＮＴは
、すべて、発生すべき楽音ピッチに同期して変化するも
のとなり、楽音波形サンプリング周波数及び補間ステッ
プの周波数が楽音ピッチに調和し、非調和ノイズが発生
するおそれがない。補間回路９８は前述の補間回路６３
と同様のものであり、上述のような補間アドレスデータ
ＩＮＴに応じて隣接する２サンプル点間の振幅値をオク
ターブに応じた補間ステップ数で補間する。

各チャンネルに対応するピッチ同期・補間回路９４−１
乃至９４−４から発生された楽音波形サンプル点振幅信
号は加算回路１０５で加算され、図示しないディジタル
／アナログ変換器を紅でサウンドシステムに至る。

なお、第６図の回路において現サンプル点の振幅信号Ｓ
１のために特別のピッチ同期操作を行っていないのと同
じ理由により、第９図のピッチ同期用のラッチ回路９７
を省略することができる。

また、第１図の実施例において、第６図に示すピッチ同
期・補間回路１８に代えて第９図に示すような時分割解
除用ラッチ回路を備えた各チャンネル別のピッチ同期補
間回路９４−１乃至９４−４を用いる゛こともできる。

また、第９図のピッチ同期・補間回路９４−１乃至９４
−４のように時分割多重化状態を解除して補間演算を行
う場合は、補間回路９８としてアナログ式の補間回路を
用いることもできる。すなわちトーンジェネレータ９２
の出力をアナログ変換し、コンデンサ等によって各チャ
ンネル別にホールドし、その出力を抵抗分圧回路等を含
むアナログ式補間回路に入力する”ようにすればよい。

また、第１図の実施側番とおいて、ノートクロック発生
回路１５は、第３図に示すような複数チャンネル間で時
分割動作を行うものに限らず、第９図のノートクロック
発生回路８６−１乃至８６−４のように各チャンネル独
立に設けられたものを用いてもよい。

また、上記各実施例では、楽音信号の実効サンプリング
周波数をピッチに同期させるために、ノートクロック発
生回路を用い、そこで発生したノートクロックパルスに
基づきピッチ同期変化パルスを作成し、ピッチ非同期の
時分割チャンネルタイミングに従って時分割的に発生し
た各チャンネルの楽音波形サンプル点振幅信号をピッチ
同期変化パルスによってサンプリングし直すようにして
いる。しかし、これ以外の方法でピッチ同期を実現する
ようにしてもよい。例えば、時分割化された成るチャン
ネルの楽音波形サンプル点振幅信号をピッチ同期のため
に他のチャンネルのタイムスロットに移し、そのチャン
ネルの楽音波形サンプル点振幅信号と加算するようにし
ても、ピッチ同期を実現することができる。

なお、上記実施例では、補間は隣接する２サンプル点間
で行っているが、飛び飛びのサンプル点間で補間を行っ
てもよいし、また３以上のサンプル点間で補間を行って
もよい。

また、上記実施例では、サンプル点間の振幅値補間は発
生音のオクターブに応じて行っているが、これに限らず
、音域に無関係に常に補間を行うようにしてもよい。発
生音のオクターブに応じた補間を行う場谷は発生音のオ
クターブに応じて波形分解能を高めることができ、例え
ば前述のように低音域での折り返しノイズの改善に役立
ち、これにより発生音の品質を高めるが、音域に無関係
に補間を行う場合はどの音域でも波形分解能を高めるこ
とができ、これにより比較的簡単な構成のトーンジェネ
レータから比較的粗いサンプリング間隔の楽音信号を発
生したとしても最終的な発生音のサンプリング間隔を密
にし、品質を高めることができる。

〔発明の効果〕

１１、　　　　　　　以上の通りこの発明によれば、複
数チャンネルで時分割的に楽音信号を発生することによ
り回路構成を簡単化することができると共に、その場合
において各チャンネルで発生する楽音信号のピッチとサ
ンプリング周波数が同期するようにしたため［４しノイ
ズの問題を解決することができ、更に、サンプル点間の
楽音波形振幅をピッチに同期したタイミングで補間する
ことにより発生音の品質を高めると共に補間によって生
じるおそれのあった非調和ノイズが出ないようにするこ
とができるという優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明を適用した電子楽器の一実施例を示す
全体構成ブロック図、 第２図はチャンネル時分割タイミングの一例を示すため
の各種タイミング信号のタイミングチャート、 第３図は第１図におけるＰナンバ発生回路及びノートク
ロック発生回路の詳細例を示すブロック図、 第４図は第１図におけるオクターブレートデー夕発生回
路の詳細例を示すブロック図、第５図は第１図のアドレ
ス信号発生回路の詳細例を示すブロック図、 第６図は第１図のピッチ同期・補間回路の詳細例を示す
ブロック図、 第７図は第６図の補間回路の詳細例を示すブロック図、 第８図は第５図における高／低速変換部の変更例を示す
ブロック図、 第９図はこの発明の他の実施例を示すブロック図、であ
る。 １０・・・鍵盤、１１・・・押鍵検出回路、１２・・・
発音割当て回路、１３・・・Ｐナンバ発生回路、１４・
・・オクターブレートデータ発生回路、１５　、８６−
１〜８６−４・・・ノートクロック発生回路、１６．９
０・・・アドレス信号発生回路、１７　、９２・・・ト
ーンジェネレータ、１８．９４−１〜９４−４・・・ピ
ッチ同期・補間回路。

Claims (1)

1. 【特許請求の範囲】 １、複数チャンネルで時分割的に楽音波形サンプル点振
   幅信号を発生する楽音発生手段と、 各チャンネルで発生される楽音波形サンプル点振幅信号
   の変化タイミングをそのチャンネルで発生すべき楽音の
   ピッチに同期させるピッチ同期手段と、 前記ピッチ同期手段によって同期化された各チャンネル
   の楽音波形サンプル点振幅信号を同一チャンネルの少な
   くとも２つのサンプル点間で補間する補間手段と、 各チャンネルの補間変数データをそのチャンネルで発生
   すべき楽音のピッチに同期したタイミングで出力し、前
   記補間手段に供給する補間変数供給手段と を具えた楽音信号発生装置。 ２、前記ピッチ同期手段は、発生すべき楽音の音名に対
   応する周波数を持つノートクロックパルスを各チャンネ
   ル毎に発生するノートクロック発生手段と、このノート
   クロックパルスの１乃至複数周期に同期してピッチ同期
   変化パルスを各チャンネル毎に発生するピッチ同期変化
   パルス発生手段と、前記楽音発生手段で発生された各チ
   ャンネルの楽音波形サンプル点振幅信号をそのチャンネ
   ルに対応する前記ピッチ同期変化パルスによってサンプ
   リングし直す手段とを含むものである特許請求の範囲第
   １項記載の楽音信号発生装置。 ３、前記補間変数供給手段は、発生すべき楽音の音名に
   対応する周波数を持つノートクロックパルスに応答し、
   補間すべきサンプル点間の時間内でこのノートクロック
   パルスに同期して変化する前記補間変数データを供給す
   るものである特許請求の範囲第１項記載の楽音信号発生
   装置。 ４、前記ピッチ同期手段は、 各チャンネルで発生すべき楽音の音名に対応する周波数
   を持つノートクロックパルスを各チャンネル毎に時分割
   で発生する手段と、 各チャンネルで発生すべき楽音のオクターブに対応する
   変化レートデータを前記ノートクロックパルスに応じて
   カウントすることにより各チャンネル毎にアドレス信号
   を発生する手段と、 前記アドレス信号の整数部が変化すべきタイミングに応
   答してピッチ同期変化パルスを発生する手段と、 前記楽音発生手段で発生された各チャンネルの楽音波形
   サンプル点振幅信号をそのチャンネルに対応する前記ピ
   ッチ同期変化パルスによってサンプリングし直す手段と
   を含み、 前記楽音発生手段は、前記アドレス信号の整数部の変化
   に応答して異なるサンプル点の前記楽音波形サンプル点
   振幅信号を発生し、 前記補間変数供給手段は、前記アドレス信号の小数部を
   前記補間変数データとして供給するものである特許請求
   の範囲第１項記載の楽音信号発生装置。