JPS61239108A - 信号検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の分野］ 本発明は、信号検出装置に関し、特に物体上に設けたマ
ークからの反射光信号を電気信号に光電変換し、該信号
の発生位置をクロックによって計数する信号発生装置に
関する。

［従来技術の説明］ 、　半導体焼付装置等において、マスク（またはレチク
ル）とウェハとの位置合せは、例えばマスクおよびウェ
ハのそれぞれに予め描かれた自動位置合せ用のアライメ
ントマーク上をレーザビームで走査し、マークエツジの
散乱回折光を位置合せ情報に使用している。この場合、
受光部で光学的に直接反射光を除去した後に、それぞれ
のアライメントマークのエツジからの散乱回折光の強度
を光電変換して電気的パルスに変え、このパルス位置を
クロック計数器等で測定してアライメントマーク同士の
間隔すなわち偏位を求めることが一般に行なわれている
。

具体的には、第５図（ａ）に示す様なアライメントマー
クＭをマスクに、（ｂ）に示す様なマークＷをウェハに
描いて、第６図に示す様な構成の装置により、第５図（
ｄ）に示す様に、マスク１とウェハ２のアライメントマ
ークＭ、Ｗ上をレーザビームしで走査して各マーク同士
の偏位を求め、この偏位に応じてマスク１またはウェハ
２のいずれかを動かして、第５図（Ｃ）に示す状態にマ
スク１とウェハ２の相対的な位置合せを行なっている。

第６図は、半導体焼付装置における位置合せシステムの
１例を示す。同図において、１はマスク、２はウェハ、
３は移動ステージ、４はマスク１のパターンをウェハ２
上に転写するための投影レンズである。また、７はモー
タ６によって回転するポリゴンミラーで、レーザ光源例
えばレーザチューブ５から出射されたレーザ光は、ポリ
ゴンミラー７、ミラー８、ビームスプリッタ１１ａ、１
１ｂ′、対物レンズ１０、ミラー９を経てマスク１およ
びウェハ２上のアライメントマークＭ、Ｗ上をスキャン
する。これらのアライメントマークＭ、Ｗからの散乱光
はミラー９、対物レンズ１０を通り、ビームスプリッタ
１１ｂによって光電検出器１２ｂに向う光とビームスプ
リッタ１１ａを経て光電検出器１２ａに向う光とに分れ
る。ここで光電検出器１２ａにはマスク１上のマークか
らの散乱光とウェハ２上の散乱光がそのまま入り、光電
検出器１２ａの出力は第５図（ｆ）に示す様な信号にな
るが、光電検出器１２ｂは偏光板（不図示）が付いてお
り、マスク１上のマークからの散乱光のみを検出する様
になっている。従って光電検出器１２ｂの出力は、第５
図（ｅ）に示す様にマスク１上のマークからの信号のみ
が現われる。

光電検出器１２ａおよび１２ｂの出力信号は第５図（ｆ
）および（ｅ）の様なアナログ信号であり、この信号中
、ｍはマスク１上のマークＭからの散乱光による信号、
Ｗはウェハ２上のマークＷからの散乱光による信号であ
る。これらの信号は、制御回路１３中のコンパレータ１
４ａおよび１４ｂによって２値化された後、加算器２８
によって合成され、第５図（ｌの様なパルス列となる。

これらのパルス間隔を計測クロック発振器１５およびパ
ルス間隔副定回路１６で計測する。１７はＣＰＵで、該
測定回路１６の値を読み出し、この計数値よりマスク１
とウェハ２との相対的なずれ量を求める。そして、その
ずれ量が予めトレランスとして設定された値以下となる
様にマスク１またはウェハ２を移動することによってマ
スクとウェハの相対的な位置合せを行なう。

しかし、この時、光電検出器１２ａの出力信号の中には
アライメントマーク以外（例えば実素子用パターン等）
からの散乱光による信号も含まれている。例えば第７図
（１）の様にウェハ２上のアライメントマークが形成さ
れているエリアａ以外をレーザビームがスキャンする時
、例えばａに隣接してウェハ２上に焼付けられた回路パ
ターンまたは次の工程用のアライメントマーク等が形成
されたエリアｂがあったとすると、光電検出器１２ａか
らの信号は第７図（２）の様になる。従って、この信号
をこのまま取り込んだのではどれがアライメントマーク
からの信号か区別がつかなくなり、位置合せは困難とな
る。従って、一般には、他の光電検出器（図示せず）に
よりレーザビームのウェハ面上のスキャン開始に同期し
た第７図（３）の様な信号（以下、同期信号と称する）
Ｓｙｎｃを得て、この同期信＠　Ｓ　ｙｎｃよりある一
定時間Ｔｏｗ遅延させた第７図（４）の様な信号（以下
、ウィンド信号と称する）を作成し、このウィンド信号
によって前記光電検出器１２ａの出力する電気信号の中
から位２合せに必要なアライメントマークが存在するエ
リアａからの信号のみをゲートして取り出す様にしてい
る。

第８図は、アライメントマークからの信号を検出するた
めの第６図の信号測定回路部分をより詳細に示したもの
である。同図において、カウンタ２０は、前記第７図（
３）の同期信号３　ｙｎｃの到来によって第７図（４）
の時間Ｔｏｗをカウントする。

このカウント終了によって次にカウンタ２１がウィンド
信号の時間ＴＷをカウントし、この時間Ｔｗの間Ｈレベ
ルとなるウィンド信号を発生する。

光電検出器１２ａおよび１２ｂの出力信号３ｉｇａ。

Ｓ　ｉｏｂは、コンパレータ１４ａ　、　１４ｂによっ
て２値化された後、オアゲート２８によって加算され、
アンドゲート２２によってウィンド信号がＨレベルであ
る期間Ｔｗのみパルス位置計測カウンタ２５およびパル
ス本数カウンタ２３に供給される。

第９図は、２値化回路１４ａ　、　１４ｂにおけるパル
ス検出動作を説明するための図である。スレッシュホー
ルド電圧に対して入力信号がｗｎの様に到来すると、２
値化回路１４ａ（または１４ｂ）はｗｎがスレッシュホ
ールド電圧ｖｔｈを越えた時とスレッシュホールド電圧
以下となった時に各々パルスを１つずつ発生する（ＰＲ
ｎ　、ＰＦｎ　’）。このパルスは、たとえば計測カウ
ンタ２５ａ（または２５ｂ）の計測クロックと同じ幅の
ものであり、該パルスＰＲｎ　、ＰＦｎの発生時間ｔＲ
ｎ、ｔｐｎより信号ｗｎのピーク位置ｔｎ　（＝　（ｔ
Ｒｎ　＋ｔ＋＝ｎ　）／２）を求めている。

−すなわち、後に詳しく説明する第１１図において、コ
ンパレータ２９がレベル１からＯに変化するスレッシュ
ホールド電圧Ｖ　ｔｈｌ　とコンパレータ３０がレベル
Ｏから１に変化するスレッシュホールド電圧Ｖｔｈ２と
が等しくなる様に設定されている。コンパレータ２９お
よびコンパレータ３０の出力はパルス同期回路３１およ
び３２に接続されており、回路３１および３２にはクロ
ック（例えばパルス間隔測定回路２５と同じもの）が供
給されている。パルス同期回路３１は入力信号（コンパ
レータ２９の出力）の立ち下がりエツジの到来によって
クロックパルスを１つだけ発生しく第１２図（４））、
回路３２は入力の立ち上りエツジでクロックパルスを１
つだけ発生する（第１２図（５））。これらのパルス同
期回路３１および３２の出力はオアゲート３３によって
加えられ、回路１４ａ（または１４ｂ）の出力となる。

第８図に戻って、カウンタ２３は、オアゲート２８から
マーク検出信号が出力される度に１ずつインクリメント
してメモリ２４のアドレスを更新する。

そして、上記ウィンド信号がＨレベルである間、アンド
ゲート２２で上記マーク検出信号が選択される都度、位
置計測カウンタ２５の値がメモリ２４の更新されたアド
レスへ書き込まれる。ＣＰ　Ｕ　１７はレーザビームに
よるスキャン終了後、該メモリ２４を読み出すことによ
りアライメントマークの位置を知ることができる。

２６は２値化回路（コンパレータ）１４ａおよび１４ｂ
のスレッシュホールド電圧ｖｔｈを決定する同値（スラ
イスレベル）設定回路であり、カウンタ２３の出力によ
ってアドレスが更新するＲＡＭとＤ／Ａコンバータ等よ
り構成されている。該ＲＡＭの内容は計測前にＣＰ　Ｕ
　１７によってセットされる。

ピーク値検出回路２７は、ピークホールド回路、Ａ／Ｄ
コンバータおよびＲＡＭ等により構成されており、光電
検出器１２ａ　、　１２ｂからのパルス信号の到来毎に
そのピークを検出し、その値をＡ／Ｄ変換してＲＡＭへ
格納する。

次に、第６および８図を参照して従来の位置合せシステ
ムにおけるパルス間隔測定動作を説明する。

計測に先だってＣＰ　Ｕ　１７は、先ず、適当なスレッ
シュホールド電圧の値を閾値設定回路２６のＲＡＭへ書
き込む。しかる後にレーザビームがマスク１およびウェ
ハ２上をスキャンすると、コンパレータ１４ａおよび１
４ｂは光電検出器１２ａからの信号３ｉｇａおよび光電
検出器１２ｂからの信号３　ｉｇｂを閾値設定回路２６
から出力されるスレッシュホールド電圧ｖｔｈと比較し
て、これらの信号３ｉｇａ。

Ｓ　ｉｇｂがスレッシュホールド電圧ｖｔｈを超えた部
分でＨレベルのマーク検出信号を発生する。カウンタ２
３はこのマーク検出信号の到来毎に立ち下がりエツジで
ピーク値検出回路２７のＲＡＭのアドレスを更新し、Ｒ
ＡＭの各アドレスには光電検出器１２ａおよび１２ｂか
らの信号レベル（ピーク値）がデジタル量として記憶さ
れる（この第１回目の計測を以下「予備計測」と称する
）。次にＣＰ　ｔＪ　１７は、このＲＡＭの内容を読み
出して各信号毎に適切なスレッシュホールド電圧の値を
閾値設定回路２６のＲＡＭヘセットし直す。閾値設定回
路２６は、次の計測（以下、主計測と称する）時、光電
検出器１２ａおよび１２ｂからの信号が通過する度にピ
ーク値検出回路２７の出力によりＲＡＭのアドレスがイ
ンクリメントされ、次の信号を２値化（検出）するため
のスレッシホールド電圧を出力する。この様子を第１０
図に示す。

第１０図（１）は、ピーク検出および２値化のためのス
レッシホールド電圧を出力するタイミングを示したもの
である。ここで、Ｔ［は区間１のピーク値を測定する（
予備計測時）とともに、主計測の時は区間工に対して前
記ピーク計測によって得た値をもとに所定のスレッシュ
ホールド電圧を出力する。

第１０図において、光電検出器１２ｂに現れるマスクの
マークからの信号ｍのレベルは、一般に、光電検出器１
２ａに現れるマスクのマークからの信号ｍ′のレベルよ
りも大きくなる様に設定されているため、実際には第１
０図の３ｉｇａのパルス列を計測することになる。

第１１図は、２値化回路１４ａの詳細回路例を示す。

ウェハからの信号３ｉｇａはコンパレータ２９および３
０に入力し、コンパレータ２９および３０の参照電圧に
は閾値設定回路２６（第８図）より出力されたスレッシ
ュホールド電圧がバッファ４１および４２を介して供給
されている。コンパレータ２９および３０には約０．１
Ｖのヒステリシスが設定されており、コンパレータ３０
のスレッシュホールド電圧はコンパレータ２９のスレッ
シュホールド電圧よりも０．ＩＶ高くなる様バッファ４
２によって変換されている。

この構成において、ウェハのマークからの信号Ｗが到来
すると、コンパレータ２９のスレッシュホールド電圧は
第１２図の（ア）の様に変化しその出力は（３）の様に
なる。なお、２値化回路１４ｂもこの２値化回路１４ａ
と全く同様に構成されている。

ところで、ウェハ２からの信号は、一般に、マークの信
号のない部分（ベースライン）すなわち第７図（２）の
Ｇのラインが常に一様になっているとは限らず、例えば
アルミを蒸着した工程などのウェハは、第１３図（１）
の様に本来アライメントマークの無い部分にも信号ＳＡ
が発生したり、あるいはスレッシホールド電圧を低く設
定して第１３図（２）に示すノイズＳｎを検出したりす
ると、どれがウェハのマークからの信号か分らなくなり
、位置合ぜができなくなるというといった問題があった
。

［発明の目的］ 本発明の目的は、信号検出装置において、上述の様な問
題点を解決し、スレッシホールド電圧を低く設定し、信
号のベースラインに乗ったノイズを検出した様な場合、
あるいはアルミ粗面等の乱反射等による位置合せマーク
以外の信号が混入した場合でも、該信号が位置合せマー
クからの信号に比して充分細ければこれを弁別して直ち
に除去することにある。

［実施例の説明］ 以下、図面を用いて本発明の詳細な説明する。

なお、従来例と共通または対応する部分については同一
の符号で表わす。

第１図は本発明の一実施例に係る信号測定回路のブロッ
ク構成を示す。同図の回路は、第８図の回路に対し、２
値化回路１４ａおよび１４ｂをそれぞれ第２図に示す２
値化回路１４ａ　’　　（１４ｂ　’　）の様に変形す
るとともに、アンドゲート２２、カウンタ２３、２５お
よびメモリ２４等からなるパルス情報記憶回路をウェハ
からの信号系（Ｓｉ（Ｉａ）用３８とマスクから信号系
（Ｓｉａｂ）用３９と独立に２系統分設けたものである
。また、各パルス情報記憶回路３８および３９には、ア
ンドゲート２２の出力を時刻ｔ。

だけ遅延して発生する遅延回路３６、および２値化回路
１４ａ　’　、　１４ｂ　’からパルスが出力されたと
きそのパルスの位置計測値および後述するフォールフラ
グＦＦ等をラッチするラッチ３７を付加しである。

第２図は第１図の回路の２値化回路１４ａ’（または１
４ｂ’）部分の詳細を示す。同図の回路は、第１１図の
２値化回路１４ａ　、　１４ｂに対し、コンパレータ２
９の出力をライスフラグＲＦとして新たに引き出し、更
に、コンパレータ３０の出力をシフトレジスタ３４およ
びアンドゲート３５を介してフォールフラグＦＦとして
引き出しである。シフトレジスタ３４は、コンパレータ
３０の出力をクロック周期のステージ数ｆ倍の時間ｔＦ
だけ遅延して出力する。

従って、パルス同期回路３２の出力発生時ｔｏにおける
シフトレジスタ３４の出力であるフォールフラグＦＦは
、該時刻ｔｏよりも時間ｔＦだけ前のコンパレータ３０
の出力状態を示すことになる。

第１図に戻って、ラッチ３７はカウンタ２５の出力をア
ンドゲート２２の出力発生（立ち上りエツジ）でラッチ
する。また、ラッチ３１には、第２図のアンドゲート３
５の出力であるフォールフラグＦＦが入力しており、こ
のフォールフラグＦＦもカウンタ２５の出力ラッチと同
時にラッチされる。メモリ２４には、該ラッチ３７の出
力が遅延回路３６によってアンドゲート２２の出力すな
わち記憶すべきパルス信号の発生より時刻ｔｏだけ遅れ
た後、書き込まれる。

また、回路１４ａ′のコンパレータ２９から出力される
ライズフラグＲＦ信号は、メモリ２４にそのまま供給さ
れており、コンパレータ２９または３０の出力発生時刻
ｔｏよりも時間ｔｏだけ遅れた時刻に、ラッチ３７にラ
ッチされているコンパレータ２９または３０の出力発生
時刻ｔｏのカウンタ２５のカウント値および前記フォー
ルフラグＦＦとともにメモリ２４に岳ぎ込まれる。すな
わち、メモリ２４には、コンパレータ２９または３０の
出力発生時刻ｔｏよりもＲ間ｔＤだけ後のアンドゲート
２２の出力がライズフラグＲＦとして書き込まれること
になる。

上記構成において、まず、一定の信号幅を有する、ウェ
ハの位置合せマークからの信号Ｗが到来したとする。コ
ンパレータ２９は第３図（２）の様に出力を発生し、コ
ンパレータ３０は同図（３）の様に出力を発生する。コ
ンパレータ２９の立ち上りエツジは信号Ｗのレベルがス
レッシュホールド電圧ｖｔｈよりも高くなった瞬間に発
生し、コンパレータ３０の立ち下りエツジは信号Ｗがｖ
ｔｈよりも低くなった瞬間に発生する。パルス同期回路
３１はコンパレータ２９の立ち上りエツジで同図（４）
に示す信号を、パルス同期回路３２はコンパレータ３０
の立ち下りエツジで同図（５）に示す信号を発生する。

コンパレータ２９の出力が発生した時刻をｔ２とすると
、時刻ｔ２におけるカウンタ２５のカウンタ値は時間ｔ
ｏだけ後の時刻ｔ３に、その時刻ｔ３におけるコンパレ
ータ２９の出力であるライズフラグＲＦと一緒にメモリ
２４に書き込まれる。また、コンパレータ２９の出力時
刻ｔ２よりもｔＦだけ前の時刻ｔ１におけるコンパレー
タ３０の出力状態であるフォールフラグＦＦも、同時に
メモリ２４に書き込まれる。この状態ではライズフラグ
ＲＦ＝１゜フォールフラグＦＦ＝Ｏとなっている。

次いで信号Ｗがスレッシュホールド電圧ｖｔｈよりも下
がると（時刻ｔ５）パルス同期回路３２は出力を発生し
、この時刻ｔ５におけるカウンタ２４の値と時刻ｔ５よ
りも時間ｔＦだけ前の時刻ｔ４におけるコンパレータ３
０の出力状態（フォールフラグＦＦ）が、時間ｔＤだけ
経過した後の時刻ｔ６に、その時（ｔｏ）のコンパレー
タ２９の出力状態（ライズフラグＲＦ）とともにメモリ
２４に書きこまれる（ライズフラグＲＦ＝Ｏ，フォール
フラグＦＦ＝１＞。

次に、時間ｔＦおよびｔｏよりも細い信号ｎが到来する
と（時刻ｔ９）、信号ｎがスレッシュホールド電圧ｖｔ
ｈよりも高くなった時のカウンタ２４の値をメモリ２４
に書き込む時刻ｔ１１にはコンパレータ２９の出力は０
となっているためライズフラグＲＦ＝Ｏがメモリ２４へ
同時に書き込まれる一方、時刻ｔ９よりもｔＦだけ前の
時刻ｔ７におけるコンパレータ３０の出力もＯであるた
めフォールフラグＦＦ＝０もやはりメモリ２４へ書き込
まれる。信号ｎがｖｔｈよりも下った時刻ｔ１０におけ
るカウンタ２５のカウント値が書き込まれる時刻ｔ１２
にはライズフラグＲＦ−０であり、時刻ｔｌｏよりもｔ
Ｆだけ前（時刻ｔａ）のコンパレータ３０の出力も０で
あるためフォールフラグＦＦ＝Ｏがやはりメモリに書き
込まれる。

第１図においてカウンタ２５は１４ビツト、メモリ２４
は１６ビツトである。そして、メモリ２４の最上位ビッ
ト（ＭＳＢ）にはライスフラグＲＦ、次のビットにはフ
ォールフラグＦＦ（ラッチ３７の出力）、以下最下位ビ
ット（ＬＳＢ）までの１４ビツトには上記カウンタ２５
の出力であるパルス発生位置計測値が入っている（第４
図（１））。

時刻ｔ２　　（信号Ｗの立ち上り時刻）のカウンタ２５
の計測値が入っているメモリ２４のビットパターンは、
第４図（２）の様になっており、時刻ｔ５における同パ
ターンは同図（３）、ｔ９については同図（４）、ｔｌ
ｏについては同図（５）の様なビットパターンとなって
いる。

ＣＰ　Ｕ　１７は、計測メモリ２４を読み出すときに第
４図（１）の上位２ビツトの状態を調べる事により、そ
れがある規定以上の幅をもった、アライメントマークか
らの信号の計測値であるが、幅が狭い、ノイズまたは他
の信号であるが、およびアライメントマークからの信号
であれば、その計測値は信号の立ち上り時の計測値であ
るが、立ち下り時の計測値であるかをたちどころに判断
する事が出来る。

第１図においてはパルス情報記憶回路３８は、ウェハか
らの信号系専用となっており、マスクからの信号系用の
パルス情報記憶回路回路３９は別に回路３８と全く同じ
ものが用意されている。

［実施例の変形例］ 前記実施例中、光電検出器の出力信号を２値化するコン
パレータは、スレッシュホールド電圧を稍密に合わせる
ため、信号の立ち上り検出用と立ち下り検出用と独立に
設けであるが、本発明の実施に当ってはこれは全く任意
であり、コンパレータは１つであっても勿論構わない。

また、上述においてはコンパレータの出力をパルス同期
回路で受けているが、これも制約事項ではなく以模の回
路を全てエツジトリがとなる様に構成すれば、前記パル
ス同期回路を計略する事も出来る。

［発明の効果］ 以上説明した様に、本発明によれば、光電変換素子等の
電気信号変換素子からのパルス列を２値化回路によって
２値化し、該２値化信号の間隔を計測する信号計測回路
において、２値化信号の発生時刻よりもある一定時間１
＋＝だけ前の２値化回路の出力状態と、前記２値化信号
の終了時刻よりも一定時間ｔｏだけ後の２値化回路の出
力状態を前記間隔計測値に付加するという事によって、
ノイズ等、所望の信号よりも細い信号を直ちに除去する
事が可能となった。

更に、前記計測値が信号の立ち上りのものであるか、立
ち下りのものであるかも直ちに分るため、信号パルス列
の中からある間隔を有する信号のペアを見つけ出すとい
う様な信号の特徴抽出を行なう様な場合、従来にくらべ
てソフトウェアの負担を大幅に軽減する事が可能となっ
た。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る信号測定回路のブロ
ック図、 第２図は、第１図にお【プる２値化回路の詳細回路図、 第３図は、第２図の回路の動作波形図、第４図は、第１
図の回路で記憶されるパルス情報のフォーマット図、 第５図は、位置合せに用いるマスクおよびウェハのアラ
イメントマークを説明する図、第６図は、半導体焼付装
置における従来の位置合せシステムの概略構成図、 第７図は、ウェハ上のアライメントマークからの信号の
検出タイミングを示す図、 第８図は、第６図における信号測定回路をより詳細に示
すブロック図、 第９および１０図は、アライメントマークからの信号を
説明する図、 第１１図は、第６および８図における２値化回路の詳細
回路図、 第１２図は、第１１図の回路の入出力波形図、第１３図
は、アライメントマークからの信号を説明する図である
。 １：マスク、２：ウェハ、３：移動ステージ、４：投影
レンズ、５：レーザチューブ、７：ポリコンミラー、１
１ａ　、　１１ｂ　：ビームスブリツタ、１２ａ　、　
１２ｂ　：光電検出器、１３：制御回路、１４ａ’　、
　１４ｂ’　　：２値化回路、１５：計測クロック発振
器、１６：パルス間隔測定回路、１７：ＣＰＵ。 ２０．２１：ウィンド信号発生用カウンタ、２２：アン
ドゲート、２６：閾値設定回路、２７：ビーク値検出回
路、２９．３０：　］コンパレータ３１，３２：パルス
同期回路、３３ニオアゲート、３４：シフトレジスタ、
３５：アンドゲート、３６：遅延回路、３７：ラッチ回
路、３８，３９：パルス情報記憶回路。

Claims (1)

1. 【特許請求の範囲】 １、物体上に設けたマーク上を走査し、該マークからの
   反射、散乱信号を２値化し、該２値化信号の変化位置を
   クロックを計数することによつて計測し、前記マークの
   存在する位置を検出する信号検出装置において、 前記２値化信号の立上りエッジの計測値と立下りエッジ
   の計測値に各々、各エッジの発生時刻よりも所定の時間
   Ｔ＿１だけ前の時刻における前記２値化信号の状態と、
   該エッジ発生時刻よりも所定の時間Ｔ＿２だけ後の時刻
   における前記２値化信号の状態を付加して記憶する手段
   を設けたことを特徴とする信号検出装置。 ２、前記マークが、物体の位置合せのためのものである
   特許請求の範囲第１項記載の信号検出装置。 ３、前記物体が、ウェハとマスクである特許請求の範囲
   第２項記載の信号検出装置。