JPS612384A - Method of producing ceramic multilayer circuit board - Google Patents

Method of producing ceramic multilayer circuit board

Info

Publication number
JPS612384A
JPS612384A JP12202384A JP12202384A JPS612384A JP S612384 A JPS612384 A JP S612384A JP 12202384 A JP12202384 A JP 12202384A JP 12202384 A JP12202384 A JP 12202384A JP S612384 A JPS612384 A JP S612384A
Authority
JP
Japan
Prior art keywords
printing
ceramic multilayer
alignment
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12202384A
Other languages
Japanese (ja)
Inventor
柳沢 俊郎
五代儀 靖
菊池 紀実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12202384A priority Critical patent/JPS612384A/en
Publication of JPS612384A publication Critical patent/JPS612384A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、セラミック多層配線基板の!!遣方法(二係
υ、特にスクリーン印刷時の位置決めを改良した方法で
ある。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a ceramic multilayer wiring board! ! This is a method that improves positioning, especially during screen printing.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

メタライズセラミック多層配線基板の作成法には、シー
ト積層法と印刷積層法がある。本発明は、印刷積層に関
連する。
Methods for producing metallized ceramic multilayer wiring boards include a sheet lamination method and a printing lamination method. The present invention relates to printed laminations.

グリーンシート印刷多層配意基板は、グリーンシートそ
のものが焼結(−よりIO数パーセント大きさが縮む為
、厚膜印刷基板の様に印刷パターンを一層毎に焼成する
ことはできない。従って導体層。
Green sheet printed multilayer substrates are used because the green sheet itself shrinks in size by several percent due to sintering (-), so it is not possible to sinter the printed pattern layer by layer like with thick film printed substrates.

絶縁体層の印刷乾燥を繰り返した後、一体焼結を行なう
After repeating printing and drying of the insulator layer, integral sintering is performed.

ここで各層の印刷時の位置合わせが問題となる。Here, alignment during printing of each layer becomes a problem.

従来は、位16合わせ用のマークを基板内の特定置所、
例えば四隅に設け、これを基準としてスクリーンマスク
の位置決めを行なっていた。
Conventionally, the mark for position 16 alignment was placed at a specific location on the board.
For example, they were provided at the four corners, and the screen mask was positioned using these as a reference.

ところが、この位置合わせマークは、全パターン(二設
けられて、全工程印刷多層されること(−なる。そのた
めこのマーク部4ケ所が最上導体層より高く突起した状
態で未焼結基板が出来上が9、例えば静電容量(二よる
導通テスト等を行なう時(二、不都合が生じる等の問題
がある。メ、このマークは、ライン長1mm、ライン幅
100μm程度が一般的でおり、スクリーンの位置合わ
せ用としては小さ過ぎる。特にグイアフイルパターンの
位置合わせの場合、その作業が困硅、かつ不正確となシ
、効率が悪い。しかしながらこのマークを所定パターン
内で大型化することは、基板の小形化(−逆行するなど
不経済である。
However, this alignment mark is provided in all patterns (2) and printed in multiple layers in all processes (-).As a result, the unsintered board is completed with these four mark parts protruding higher than the top conductor layer. 9. For example, when conducting a continuity test based on capacitance (2. It is too small for alignment.Especially when aligning guia foil patterns, the work is difficult, inaccurate, and inefficient.However, enlarging this mark within a given pattern is Downsizing of the board (-It is uneconomical as it goes backwards.

〔発明の目的〕[Purpose of the invention]

本発明は以上の点を考慮してなされたものでスクリーン
印刷時の位置合わせ精度及び効率の向上を達成すること
のできるセラミック多層配線基板の製造方法を提供する
ことを目的とする。
The present invention has been made in consideration of the above points, and an object of the present invention is to provide a method for manufacturing a ceramic multilayer wiring board that can improve alignment accuracy and efficiency during screen printing.

〔発明の概要〕[Summary of the invention]

本発明は、セラミックグリーンシート上(二導体層、絶
縁体層を印刷し、外枠部分を切除して未焼結基板を得る
セラミック多層配線基板の製造方法において、前記外枠
部分(二印刷位置合わせ用マークを形成し、印刷を行な
うことを特徴とするセラミック多j−配線基板の製造方
法である。
The present invention provides a method for manufacturing a ceramic multilayer wiring board in which an unsintered board is obtained by printing a second conductor layer and an insulator layer on a ceramic green sheet and cutting out an outer frame portion. This is a method of manufacturing a ceramic multi-wiring board, characterized in that alignment marks are formed and printed.

このよう(二最終的(−は未焼結基板上に残らない部分
(二位置合わせ用マークを形成すること(二より、多層
配線が形成された未焼結基板上で、突出する部分がなく
、例えば静電容量を測定し、配線のオープン、ショート
を判別するCテスタ等で基板の良否を判定する場合(二
問題が生じない。Cテスタは静電容量により良否判定を
行なうが、基板上(=突出部があると密着性が悪く正確
な測定が困難となる。又、従来のようじ突出部があると
ワイヤボンディングの際、顕微鏡等の焦点合わせか2段
階となシ、効率、精度とも低下するが、本発明(=よれ
ばその恐れはない。さら:二突出部があると焼成後のソ
リ発生を助長することになシ、又、5ソリ測定にも支−
障を生じる。
As shown in (2) Final (- indicates the part that will not remain on the unsintered board (2) Forming alignment marks (2) There will be no protruding parts on the unsintered board on which multilayer wiring is formed. For example, when determining whether a board is good or bad using a C tester that measures capacitance and determines whether the wiring is open or shorted (no problems arise). (=If there is a protrusion, the adhesion will be poor and accurate measurement will be difficult.In addition, if there is a protrusion in the conventional toothpick, it will be difficult to focus the microscope or the like in two steps during wire bonding, resulting in poor efficiency and precision.) However, according to the present invention, there is no risk of this happening.Furthermore, the presence of two protrusions will not encourage the occurrence of warpage after firing, and also supports five warp measurements.
cause trouble.

又、外枠上であれば、多少マークを大きくしても、実裟
密度(−は何ら影響を与えることはない。
Also, if it is on the outer frame, even if the mark is made a little larger, the actual density (-) will not have any effect.

従って位置合わせ棺就が向上し、かつその速度も早くな
る。
Therefore, alignment is improved and its speed is also increased.

〔発明の効果〕〔Effect of the invention〕

以上説明したよう(二本発明(=よれば高精度、高速化
が可能なセラミック多層配線基板の製造方法を得ること
ができる。
As described above, according to the present invention, a method for manufacturing a ceramic multilayer wiring board that can achieve high precision and high speed can be obtained.

〔発明の実施例〕[Embodiments of the invention]

本発明の実施例を以下(二説明する。 Two embodiments of the present invention will be described below.

第1図は印刷工程を示す概略斜視図である。FIG. 1 is a schematic perspective view showing the printing process.

まず、マスター基体を作成する。このマスター基体はス
クリーン印刷マスクの位置決めを行なうものである。被
印刷物であるグリーンシートと同形状、同サイズの金属
板、グリーンシート、樹脂シート(例えば6テフロン′
”シート)等の基体(1)を準備する(第1図(a))
。この基体(1)を印刷板(2)上(二固定する(第1
図(b))。固定は基体(1)の切欠部(3a) (3
b) (3c) (3d)を、印刷板(2)上のガイド
(3’a)(3’b) (3’c) (3’d)によシ
支持して、例えば真空チャック等で行なう。続いて、ス
クリーンマスクの位置決め用のマーク(4)を有する基
準のマスクを用いて、スクリーン印刷を行ない、基体(
1)上に基準パターンを印刷する。基体fl)表面はパ
ターンかみやずいよう(二白紙等な表面(−貼着しても
よい。このとき用いるマスクは、位置決め用のマーク(
4)のみのパターンでも良いし、被印刷物であるグリー
ンシート上の印刷(二用いる実際のマスクの内の1つで
も構わない。このマーク(4)は、被印刷物であるグリ
ーンシート上の切除されるべき外枠領域に対応する領域
(A)(二設けられる。
First, create a master base. This master substrate is for positioning the screen printing mask. A metal plate, green sheet, or resin sheet (for example, 6 Teflon'
Prepare a substrate (1) such as a "sheet" (Fig. 1 (a))
. This substrate (1) is fixed on the printing plate (2) (first
Figure (b)). Fixation is done through the notch (3a) (3
b) (3c) (3d) are supported on the guides (3'a) (3'b) (3'c) (3'd) on the printing plate (2), and Let's do it. Next, screen printing is performed using a reference mask having marks (4) for positioning the screen mask, and the substrate (
1) Print a reference pattern on top. The surface of the base (fl) may be pasted with a pattern or a surface such as blank paper (-).
4) alone, or one of the actual masks used (printed on the green sheet as the printing material). There are two areas (A) corresponding to the outer frame area to be used.

通常印刷はグリーンシートの両面に行なわれるため、前
記切欠部、及びマークは、基体(1ンの中央を原点とす
るX−Y軸(二対し、等しい位置関係(=設定する。な
おマーク(4)は同図中(+)印としたが0)印等の対
称形であれば良い。
Normally, printing is performed on both sides of the green sheet, so the notches and marks are set in an equal positional relationship (= set) on the X-Y axis (2 pairs) with the origin at the center of the base (1). ) is shown as a (+) mark in the figure, but any symmetrical shape such as a 0) mark may be used.

さて、次に前記基体(1)上の印刷パターンを覆うよう
(二保護層を設ける。この保護層は、透明でかつ導体あ
るいは絶縁体ペーストを洗浄可能なキシレン。パークロ
ルエチレン、トリクレン、アセトン、アルコール等の有
機溶剤に浸漬してもおかされない、例えばビニールテー
プ、セロファンテープ等である。
Next, a second protective layer is provided to cover the printed pattern on the substrate (1). This protective layer is made of xylene, perchlorethylene, trichlorethylene, acetone, etc. For example, vinyl tape, cellophane tape, etc., cannot be damaged even when immersed in an organic solvent such as alcohol.

このよう(ニして、基準パターン、すなわち位置合わせ
用のマークを有するマスター基体を得る。
In this way, a master substrate having a reference pattern, that is, a mark for alignment, is obtained.

次ζ二印刷工程を説明する。第2図はこの工程のフロー
チアートである。
Next, the ζ2 printing process will be explained. Figure 2 is a flow diagram of this process.

まず、マスター基体を印刷板上(二固定してスクリーン
マスクの位置合わせを行なう。次にこのマスター基体上
(二印刷し、実際にズレがないかを確認する。前述のご
とくマスター基体上のパターンは保護層でカバーされて
いるため、印刷後は有機溶剤で洗浄して消すことができ
る。従ってもしズレが生じていた場合、洗浄の後、再度
印刷して位置合わせを行なう。
First, fix the master substrate on the printing plate (2) and align the screen mask. Next, print on this master substrate (2) and check that there is no actual deviation. As mentioned above, the pattern on the master substrate Since it is covered with a protective layer, it can be erased by washing with an organic solvent after printing. Therefore, if a misalignment occurs, after washing, print again and perform alignment.

このよう(=マスター基板を用いること(=より、多数
枚の印刷を行う時は、1回の設定で、同一スクリーンに
関しては位置合わせが終了するため、非常(−効率良く
印刷を行なうことができる。又、実際に印刷して位置を
確認できるため、精度も良い。
In this way, by using a master board (=), when printing a large number of sheets, the alignment for the same screen is completed with one setting, making it possible to print very efficiently. .Also, since the position can be checked by actually printing, the accuracy is also good.

スクリーンマスクの位置合わせ終了後、マスター基体を
取シ外し、被印刷物であるグリーンシート(5)を印刷
板上(−固定し、印刷を行なう。この時、位置合わせ用
のマスク(4)は、切除される外枠領域(5a)に位置
するため、最終的に残る未焼結多J−基板(5b)上に
は特(=突出している部分がない。この様子を第3図f
atに斜視図として示す。その後、裏面にも同様に印刷
した後、外枠領域C31)を打抜き等の一般の手法で切
除し、未焼結基板I34を得る(第3図(b))。
After completing the alignment of the screen mask, the master substrate is removed, the green sheet (5) to be printed is fixed on the printing plate, and printing is performed.At this time, the alignment mask (4) is Since it is located in the outer frame area (5a) to be cut out, there is no particular (=protruding) part on the unsintered multi-J-board (5b) that ultimately remains. This situation is shown in Figure 3 f.
It is shown as a perspective view at. Thereafter, after printing on the back side in the same manner, the outer frame area C31) is cut out by a general method such as punching to obtain an unsintered substrate I34 (FIG. 3(b)).

このような方法を用いれば、実装密度をおとすことなく
位置合わせマークを大きくすることができ、スクリーン
マスクの位置決めの高速化、高精度化を達成できる。
If such a method is used, it is possible to increase the size of the alignment mark without reducing the packaging density, and it is possible to achieve high-speed and high-precision positioning of the screen mask.

又、従来のごとく未焼結基板上に残存する位置にマーク
を形成していた場合は、前述のごとく部分的な突出をさ
けるため、マスクの位置合わせ後、マ、−り部を目止め
して印刷を行なったシする必要がおるが、印刷工程中の
目止めのハガレや、目上工程の存在による時間的ロスが
あり、そのような問題のない本発明の効果は犬なるもの
である。
In addition, if the mark is formed in a position that remains on the unsintered substrate as in the past, in order to avoid partial protrusion as described above, seal the machining part after aligning the mask. However, there is a time loss due to the peeling of the seal during the printing process and the presence of the overlay process, and the effect of the present invention is that it does not have such problems. .

又、最上層となる導体層の印刷時は、未焼結基板上にワ
イヤーボンディング等のオリエンチー7ヨンマークを設
けてもよい。
Further, when printing the conductor layer which is the uppermost layer, an orientation mark such as wire bonding may be provided on the unsintered substrate.

さら(=、基板内(二部公的な突出部がないため、焼結
時のソリが助長されることがない。従って焼結後の基板
の歩留シも向上する。
Furthermore, since there are no public protrusions within the substrate, warping during sintering is not promoted. Therefore, the yield of the substrate after sintering is also improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第3図は本発明方法の工程を説明するだめの
斜視図、第2図はフローチャートである。 4・・・位置合わせ用マーク 第  1 図 (b> 第  2 図
1 and 3 are perspective views for explaining the steps of the method of the present invention, and FIG. 2 is a flow chart. 4... Alignment mark Fig. 1 (b> Fig. 2)

Claims (1)

【特許請求の範囲】[Claims] セラミックグリーンシート上に導体層、絶縁体層を印刷
し、外枠部分を切除して未焼結基板を得るセラミック多
層配線基板の製造方法において、前記外枠部分に印刷位
置合わせ用マークを形成し、印刷を行なうことを特徴と
するセラミック多層配線基板の製造方法。
In a method for manufacturing a ceramic multilayer wiring board in which a conductor layer and an insulator layer are printed on a ceramic green sheet and an outer frame portion is cut out to obtain an unsintered board, printing alignment marks are formed on the outer frame portion. A method of manufacturing a ceramic multilayer wiring board, characterized by performing printing.
JP12202384A 1984-06-15 1984-06-15 Method of producing ceramic multilayer circuit board Pending JPS612384A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12202384A JPS612384A (en) 1984-06-15 1984-06-15 Method of producing ceramic multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12202384A JPS612384A (en) 1984-06-15 1984-06-15 Method of producing ceramic multilayer circuit board

Publications (1)

Publication Number Publication Date
JPS612384A true JPS612384A (en) 1986-01-08

Family

ID=14825671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12202384A Pending JPS612384A (en) 1984-06-15 1984-06-15 Method of producing ceramic multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS612384A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428658U (en) * 1987-08-13 1989-02-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428658U (en) * 1987-08-13 1989-02-20
JPH0341721Y2 (en) * 1987-08-13 1991-09-02

Similar Documents

Publication Publication Date Title
US6165658A (en) Nonlinear image distortion correction in printed circuit board manufacturing
JPH05167254A (en) Manufacture of ceramic multilayer electronic component
US5582745A (en) Method of making circuit boards with locally enhanced wiring density
CN110708873A (en) Manufacturing method for realizing positioning of embedded copper block
US3369293A (en) Method of manufacturing etched circuitry
JPS612384A (en) Method of producing ceramic multilayer circuit board
EP1252554A1 (en) Nonlinear image distortion correction in printed circuit board manufacturing
JPS61171199A (en) Drilling of reference manufacture hole for multilayer printed wiring board
CN113923870B (en) Circuit board preparation method
JP2685934B2 (en) Method for manufacturing double-sided printed wiring board
FI81690B (en) FOERFARANDE AV EN JAEMN FOERDELNINGSTAETHET.
JPH0365676B2 (en)
JP2001053452A (en) Pattern registration system for printed wiring board
JPH06334346A (en) Pattern forming method of thick film - thin film hybrid multilayered wiring board
JP2969984B2 (en) Manufacturing method of printed wiring board
JPS6181693A (en) Manufacture of ceramic substrate and green sheet used therefor
US20030002263A1 (en) HDI circuit board and method of production of an HDI circuit board
JPS59220991A (en) Method of positioning front and back patterns of ic board
CN118019250A (en) ATE (automatic test equipment) type printed circuit board manufacturing method and system and printed circuit board
JP2003324168A (en) Printed wiring board for mounting semiconductor integrated circuit
JP2882157B2 (en) Manufacturing method of ceramic multilayer electronic component
JP2005189462A (en) Method for manufacturing printed wiring board
JP2000031627A (en) Manufacture of printed wiring board and method for mounting therefor
JPS5856494A (en) Method of forming art work film
CN116828709A (en) Hollowed-out printed circuit board and preparation method thereof