JPS61238177A - 直接駆動走査ｃｒｔ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明は直接駆動走査ＣＲＴ　（陰極線管）表示装置に
関する。更に特定すれば、本発明はヨーク電流を制御す
る出力駆動装置が余分の電流を流さないようにする装置
の保護回路に関する。

（発明の背景） 既知の走査ＣＲＴ表示装置では、水平偏向ヨークの電流
を制御する出力駆動装置のオンおよびオフは水平シンク
（同期）入力信号にしたがって行なわれている。掃引サ
イクルの期間、電子ビームは偏向ヨークの電流にしたが
いＣＲＴの表面を横切って棒引して可視画像の１本の水
平線を形成し、帰線サイクルの期間中にビームは再び位
置ぎめされる。水平シンク入力信号が無くなっていたり
、あるいはこの信号の中のある遷移（ｔｒａｎｓｉｔｉ
ｏｎｓ）が欠けたりしている場合は、出力制御装置が余
分な電流を流さないようにする表示装置の正しい動作は
位相ロックループで行なわれる。本質的に、万一水平シ
ンク遷移が欠けている場合には、自由運転している（ｆ
ｒｅｅ　ｒｕｎｎｉｎｇ）位相ロックループが人工的な
水平シンク遷移を供給することになる。

これらの装置は走査速度が低いときは満足に動作するが
、６４ＫＨｚのように、走査速度が高いときは、こよう
な位相ロックループに固有な雑音により、その位置が偏
向ヨーク電流にしたがって変動する走査電子ビームが形
成する画像にがなり目立つ歪（ジッタ）が生ずる。その
上、一般的には、水平偏向ヨークが発生するフライバッ
ク電圧が、電力出力装置が投入されるように計画されて
いる次の時間までに、充分に減衰しない場合には、電力
出力装置を投入させないようにする保護が与えられない
。

（発明の概要） 、　本発明の目的は上述の欠点を克服する改良された直
接駆動走査ＣＲＴ表示装置を提供することである。

本発明の１実施例においては保護装置を備えている走査
ＣＲＴ表示装置が提供されている。この表示装置は、そ
の電流が所要の表示を形成する電子ビームの走査を制御
する偏向ヨーク、前記偏向ヨークに結合されかつ前記偏
向ヨーク内の電流を制御する制御可能な電力出力駆動装
置を備えている走査制御手段、周期的パルスを備えた入
力制御信号を前記走査制御手段に供給する入力手段、を
備えており、前記走査制御手段は前記制御信号パルスに
応答して前記ヨーク電流を交互に増減させる手段を備え
ており、前記走査制御手段は通常、前記受け取った制御
信号の周期的パルスに応答して、前記電力出力装置内の
電流が予め定めた最大電流基準レベルを決して超過する
ことのないように前記電力装置をオンおよびオフとする
ようになっており、更に表示装置は、前記電力出力装置
内の電流を検出し、これと前記最大基準レベルとを効果
的に比較し、前記検知電流が前記基準レベルを超過した
ことに応答して過電流信号を発生する手段と、前記過電
流信号を受け取り、これに応答して前記電力出力駆動装
置を予め定めたオンまたはオフ状態にセットし、前記検
知電流を減少させるリセット手段と、を備えている。

本質的に、本発明の上記の特徴は出力電力駆動装置を通
る電流を検出して、その通過電流が電力出力駆動装置に
より伝えられる通常ピーク電流レベルより高い予め定め
た基準レベルを超したとき、出力装置をオフにすること
に関する。本発明の他の特徴によれば、前記偏向ヨーク
が予め定めたレベルより高い出力電圧を発生したことを
検知したことに応答して電力出力装置を投入することを
防ぐ別の保護回路が設けられている。この別の保護回路
は、何らかの理由により、偏向ヨークのフライバック電
圧が充分減衰していないとき、電力出力装置を投入する
ことを効果的に防止している。

上記双方の保護回路により最終的に、余分な電流を確実
に電力駆動出力装置を通さないようにすることにより電
力出力装置の破壊が防止されることになる。

（好ましい実施例の説明） 第１ａ図および第１ｂ図を参照すると、周期的な水平シ
ンク制御信号を入力端子１２で受け取りこの信号を処理
して出力端子１３に出力駆動信号を発生する前置駆動段
１１（プリドライバ段：第１ａ図に破線で示す）を実質
的に備えている走査ＣＲＴ表示装置１１が示されている
。端子１３は入力として駆動段１４（第１ｂ図に破線で
示す）に接続されており、この駆動段１４はこれらの信
号を受け取り、これにしたがって、駆動段１４の一部を
形成する水平偏向ヨーク１５を通る電流を制御するよう
になっている。ＣＲＴ表示装置１０は６４ＫＨｚのよう
な比較的高い水平掃引速度で動作するようになっている
。このため、水平偏向ヨーク１５内の電流を直接制御す
る駆動段１４の出力装置はＦＥＴ　（電界効果トランジ
スタ）装置１６である。これはＦＥＴ装置が、内部装置
の特性がそのような掃引速度を得るためには使用できな
い標準のバイポーラトランジスタとは反対に、６４ＫＨ
２の水平掃引速度を実現するのに必要な急速スイッチン
グ機能を発揮することができる特性を備えているからで
ある。また、ＦＥＴ出力駆動装置は、駆動励起に必要な
電力が少ないことからも望ましいものである。

水平偏向ヨーク１５は、従来の技術にしたがってＣＲＴ
　（陰極線管）画面上に所要の表示を形成するように強
度（ｉｎｔｅｎｓｉｔｙ）変調されている電子ビーム（
図示せず）の走査を制御するために用いられる。偏向ヨ
ーク１５を通る電流は本質的に電子ビームの位置を制御
し、ビーム掃引の掃引サイクルの期間内に所要の表示の
１本の水平線を発生する。ビームはビームの帰線サイク
ルの期間に開始位置にリセットされる。垂直偏向ヨーク
（図示せず）の励起は画面わく全体が予め定めた数の水
平掃引から形成されるようにビームの垂直方向の動きを
生ずるように変化し、これはテレビジョンおよびＣＲＴ
のビデオ表示技術において既知の従来の方法で行なわれ
る。

本質的に、前置駆動段１１は一連の周期的パルスを有す
る水平シンクパルスを端子１２で受け取る。これらのパ
ルスは端子１３に発生する偏向ヨーク駆動信号の発生を
直接制御するのに使用される。前置駆動段１１はパルス
遷移が予め定めた時間内に端子１３で発生するようにす
るための位相ロックループを使用していないという点で
以前の同様な回路段とは異なっている。先行の装置では
一般に位相ロックループを使用してパルス遷移が確実に
存在するようにし駆動段１４の出力駆動装置が余分な電
流を伝えないようにしていた。この余分な電流は出力駆
動装置を破壊することがあるものである。これを行なう
方法を以下に説明することにする。

駆動段１４は実質上端子１３で駆動信号を受け取り、こ
れに応答して水平偏向ヨーク１５の電流を制御する。偏
向ヨーク１５に偏向ヨーク１５に直列に接続された制御
可能なインダクタンス直線性コイル１７の形で直線性補
償器が設けられている。直線性コイル１７は飽和磁心１
８に巻かれており、磁心１８の磁化は、磁心１８と磁気
的に結合しかつ端子２０に発生する補償入力信号を受け
取るＤＣ制御巻線１９で制御される。端子２０の補償信
号は主として偏向ヨークの電流を制御するＦＥＴ装置１
６の出力とは分離されていることに注目すべきである。

一般に、駆動段１４は、ＦＥＴ電力出力装置１６の温度
可変内部オン抵抗を効果的に検知し、これに応じて端子
２ｏに補償信号を発生する装置を備えている。このよう
にして駆動段１４は、極端な温度変化特性を備えている
出力装置１６の内部オン抵抗にしたがって偏向ヨーク１
５と直線性コイル１７との直列インダクタンスを変化さ
せることにより偏向ヨーク１５の温度補償を行なう。こ
のように駆動段１４は、出力装置１６の出力温度変化特
性にしたがってヨーク１５と直線性コイル１７との直列
インダクタンスを変えることにより偏向ヨーク電流の可
変補償を行う。これについて以下に詳細に説明すること
にする。

最初に、駆動段１４の動作を、端子１３の制御信号にど
のように応答して水平偏向ヨーク１５の電流を望みどお
りに変化させることに関して説明することにする。続い
て前置駆動段１１の動作を、端子１２の周期的水平同期
化（シンク）パルスにどのように応答して端子１３に駆
動信号を発生するようにするかに関して説明する。駆動
段１４と前置駆動段１１との双方の説明で、第２ａ図お
よび第２ｂ図に示す信号波形を参照する。同図ではこれ
ら波形の各々にＡ−Ｍのアルファベット記号が付けであ
る。第１ａ図と第１ｂ図の、これら信号波形が発生する
回路端子に対応する端子は第１ａ図および第１ｂ図では
対応するアルファベット記号の他に数字記号でも区別し
である。

端子１３の駆動信号は第２ａ図に示す信号波形Ｅに対応
しているが、この波形の高い論理状態は出力駆動装置１
６が遮断されるべき時刻を示しており、低い論理状態は
出力駆動装置が導通して電流を流すべ′き時刻を示して
いる。端子１３は抵抗器２０を介して接地され、並列に
接続されている抵抗器２２とコンデンサ２３とを介して
ＮＰＮトランジスタ２１のベースと結合している。トラ
ンジスタ２１のエミッタは接地されており、トランジス
タ２１のコレクタは、端子２４に対応するが、抵抗器２
５を介して１２ボルトの正の供給端子２６に、抵抗器２
７を介してＦＥＴ電力出力装置１６のゲート端子２８に
接続されている。端子２８に発生する信号の波形は第２
ａ図に示す波形Ｃに対応しており、単に端子１３の制御
信号の反転したものを表わしているだけである。

ＦＥＴ装置１６の電源端子３０は直列接続の抵抗器３２
とコンデンサ３３とに並列に接続されている抵抗器３１
を介して接地されている。抵抗器３２とコンデンサ３３
との接続点は前置駆動段１１へのセンス入力信号を提供
する端子３４に対応するものである。ＦＥＴ１６のドレ
イン端子３５は大容量のコンデンサ３６と、その陽極が
接地され、その陰極が端子３５に接続されている電力ダ
イオード３７と、を介して接地されている。

端子３５は水平偏向ヨーク１５の一端に直接接続されて
いるが、水平偏向ヨーク１５の反対端の端子３８は直線
性コイル１７に直接接続されており、この接続により偏
向ヨーク１５と直線性コイル１７とは直列接続を構成す
る。コンデンサ３９と抵抗器４０とは、端子３８と直線
性コイル１７の一端に直接接続されている端子４１との
間に直線性コイル１７を横切って直列に接続されている
。

端子４１は非常に大きな容量のコンデンサ４２を介して
接地されている。ＦＥＴ装置１６のＤＣバイアスと動作
電力とは、ドレイン端子３５と４８ボルトの正のＤＣ電
圧が供給される端子４４との間に接続されているチョー
クコイル４３により供給される。

駆動段１４の上述の接続によりＦＥＴ装置１６のスイッ
チングのオンおよびオフを制御して偏向ヨーク１５の電
流を制御する駆動信号を端子１３に発生する。しかしな
がら、偏向ヨーク１５の直線性補償は本発明によれば端
子２０に補償信号を発生する駆動段１４内の下記の追加
構成要素により行われる。

ＦＥＴ電力出力装置のドレイン端子３５は抵抗器５０を
介して端子５１に接続されている。ピーク検出ダイオー
ド５２はその陽極が端子５１に接続されており、その陰
極が端子５３に接続されている。端子５３は差動増幅器
５４を具備する比較器の非反転入力端子に直接接続され
ている。端子５３はグランド回帰用抵抗器５６と並列に
接続されているピーク保持コンデンサ５５を介して接地
されており、予め定めた時間の後、コンデンサ５５の両
端間の電圧を放出させ、それ以上ダイオード５２を導通
させないようにしている。選択可能なりＣバイアスがポ
テンショメータ５７により差動増幅器５４の反転入力端
子５８に供給されるが、差動増幅器５４の出力端子５９
は抵抗器６０を介してＮＰＮトランジスタ６１のベース
に接続されている。トランジスタ６１のコレクタは６．
３ボルトの正の供給端子６２に接続されており、そのエ
ミッタは抵抗器６３を介して端子５８に、抵抗器６４を
介して端子２０に接続されている。端子２０は抵抗器６
５を介して接地されている。

構成要素５０〜６５の基本機能は実質的に、ＦＥＴ装置
がターンオンされたときドレイン端子３５に発生したピ
ーク電圧を検知し、このピーク電圧がポテンショメータ
５７でセットしたしきい値レベルより高いとき端子２０
に補償制御信号を発生することである。端子２０の直線
性補償信号は実質的に端子５３に発生するピークの大き
ざの信号と端子５８に発生するしきい値信号との差に比
例する。

端子５３のピーク信号がＦＥＴ装置が導通しているとき
のみ存在するピークトレイン電圧に確実に関連するよう
にするために、ＮＰＮトランジスタ６６が設けられてい
てＦＥＴ装置１６が遮断されているときは必ず端子５１
を効果的に接地するようにしている。これはトランジス
タ６６のコレクタを端子５１に直接接続させ、エミッタ
を接地させ、ベースをコンデンサ６７と抵抗器６８との
並列接続を介して端子１３に接続させることにより行わ
れる。６６から６８までの構成要素は、端子１３におけ
る駆動信号の正の遷移の後少なくともある予め定めた時
間の間、トランジスタ６６が導通しこれにより端子５１
の信号を接地させるとともに、ピーク検出要素５２と５
５とにこの期間に生ずる後続の高いドレイン電圧のピー
クを無視させるようにする。このことはＦＥＴ装置１６
の断の間は約４００ボルトという大きなフライバック電
圧が端子３５に発生するので重要であり、ピーク検出要
素５２と５５とがこの電圧を効果的に無視することが望
ましい。というのはこの検出要素は主としてＦＥＴ装置
１６のオン抵抗を監視することに関係しているからであ
る。「オン抵抗」とはＦＥＴが導通している間のＦＥＴ
のドレインとソースとの間の抵抗である。

ＦＥＴのオン抵抗はＦＥＴ’１６が導通しているときの
ドレイン電圧を検知することにより監視さ置１６を通る
貫流電流によりＦＥＴのドレインとソースとの間で生ず
る電圧降下に関連するドレイン電圧に関係しているから
である。先の結果は、抵抗器３１の抵抗値が典型的には
わずか０．２オームであり端子３５のグランドに対する
電圧が実質的にＦＥＴが導通中のＦＥＴ装置のオン抵抗
の関数であるＦＥＴ装置を横切るドレイン・ソース間電
圧を有するようになっているため得られるものである。

先に述べたとおり、駆動段１４の主な機能はＦＥＴ出力
装置１６のオン抵抗の温度変化にしたがって偏向ヨーク
１５の直線性を補償することであり、これを行う方法を
次に詳細に説明することにする。

実質上、端子１３の制御信号はＦＥＴ出力装置の開・閉
を切替え、これによりＦＥＴ装置１６がそれを通る電流
を交互に流したり止めたりする。

この結果偏向ヨーク１５内の電流が次のようにして効果
的に制御される。

本発明を更によく理解するには、第２ａ図の波形Ａが水
平偏向ヨーク１５を通る電流を表わしており、この電流
の負の値は偏向ヨーク電流の、端子３５に接続されたヨ
ーク端子から端子３８に接続されたヨーク端子までの伝
導を表わしており、正の偏向ヨーク電流の値は反対の電
流の流れを表わしているということに注意するのがよい
。ヨーク電流が増加している時間は掃引サイクルを表わ
し、ヨーク電流の更に急激な減少は帰線サイクルを表わ
している。第２ａ図の波形ＢはＦＥＴ装置１６のドレイ
ン電流を表わしており、波形りはＦＥＴ装置のドレイン
端子３５の電圧を表わしているということにも注目すべ
きである。波形Ｆも端子３５のドレイン電圧を表わして
いるが、４００ボルトの正のピークフライバック電圧を
示すように波形りとは垂直方向の尺度が実質的に異なる
ように示しである。

本質的に、ＦＥＴ装置１６がゲート端子２８に発生して
いるゼロボルト状態により遮断される直前に、正の偏向
ヨーク電流が、偏向ヨーク１５およびＦＥＴ装置１６を
介して電流を供給する非常に大容量のコンデンサ４２に
より供給される。そのＡＣインピーダンスが比較的高い
ためチョーク４３を通して非常にわずかな電流しか流れ
ないので、ＦＥＴ装置１６のスイッチング速度は非常に
速＜　（６４ＫＨｚ＞なるようにしであることを想起す
べきである。第２ａ図に示す波形から、時刻ｔｏにＦＥ
Ｔ装置はゲート端子２８にゼロ電圧（波形Ｃ）を加える
ことにより遮断されることがわかる。このときＦＥＴ装
置を通るドレイン電流（波形Ｂ）は実質的にゼロに降下
する。ｇＡ向ジョーク通る電流は瞬時に変化することは
できないから、最終的には端子３５の電圧が非常に大き
く変化する。ここでこの電圧をフライバック電圧と称し
ている。このようにＦＥＴ装置１６が電流の導通を止め
ると、大きな電圧が端子３５に発生する。

この電圧はその後減衰する。最終的には、正のヨーク電
流がＦＥＴ１６を介してではなくコンデンサ３６を介し
てグランドに流される状態で時刻１（）から正の水平偏
向ヨーク電流が減少し始める。

フライバック効果により得られるピークのドレイン電圧
は実質的にヨーク偏向電流がＯを通過する時刻ｔ１と一
致する。フライバック電圧が減少し始めるにつれて、水
平偏向ヨーク１５を流れる電流はコンデンサ３６により
供給されているこの初期逆電流とともに逆になる。そめ
後のある時刻ｔ２でフライバック電圧は実質的にＯボル
トまで減少してしまい、端子３５の電圧は実際に０．７
ボルトの負電圧になり、これによりダイオード３７を順
方向にバイアスし、ダイオード３７が今は負の偏向ヨー
ク電流を供給するコンデンサ３６のかわりに負の偏向ヨ
ーク電流を供給することになる。これは負の偏向ヨーク
電流のピークで起こる。負の偏向ヨーク電流は今度は減
少し、続いて時刻ｔ３でＦＥＴ装置１６が導通し、今度
は装置１６が負の偏向ヨーク電流の一部に寄与すること
になる。続く時刻ｔ４で偏向ヨーク電流は大きざがＯに
なり、この時刻にＦＥＴのドレイン電流が偏向ヨーク電
流とともに正になる。これらの条件は双方とも時刻ｔ′
ｏでＦＥＴ装置が次に遮断されるまで継続する。

偏向ヨーク電流の発生に関する上記解析は、ＦＥＴ１６
が導通しているとき正の偏向ヨーク電流に対して、蓄積
コンデンサ４２が、はじめ偏向ヨーク１５およびＦＥＴ
装置１６を通過する、正の偏向ヨーク電流を提供する駆
動電圧を供給するということを了解すれば容易に理解す
ることができる。ＦＥＴ装置１６が遮断されると、水平
偏向ヨーク１５で作られる磁界が減衰し始め、このため
ＦＥＴのドレインに非常に高い電圧が発生し、この高い
（フライバック）電圧により正の偏向ヨーク電流がコン
デンサ３６を介して大地に流れることになる。この過渡
状態が過ぎ、偏向ヨーク１５が発生する磁界が減衰する
と、端子３５の電圧は０ボルトになり、次に地電圧より
低くなってダイオード３７を順方向にバイアスし、負の
偏向ヨーク電流を生じ、その結果コンデンサ４２が再び
充電される。このように実質的にＦＥＴ装置１６の導通
と遮断との切替えにより、水平偏向ヨーク１５の実質的
なインダクタンスのためリンギング電圧と電流波形とを
生ずる。最終結果は第２ａ図に示すランプ状の偏向ヨー
ク電流波形Ａとなる。

ＦＥＴ装置が今まで水平偏向ヨーク電流の制御に利用さ
れていなかった主な理由は、この装置のオン抵抗が実質
的に温度依存性を有しており、このため偏向ヨーク電流
が温度の関数として不必要な変化を生ずるからである。

これは第２ａ図に示すドレイン電圧波形りを参照すれば
最もよくわかる。同図で図示されている実線のランプ電
圧はＦＥＴ１６の冷動作温度で生じ、破線のランプ電圧
はＦＥＴ装置の高温動作で生ずるものである。対応して
偏向ヨーク電流に及ぼす影響は第２ａ図のグラフＡに示
してあり、破線は偏向ヨーク電流に及ぼす未補償の効果
であって、高温でＦＥＴのオン抵抗が増大するために生
ずるものである。本発明の表示装置１０はこの効果を認
識しておりＦＥＴ装置１６のこの温度変化出力特性を補
員している。その結果、掃引サイクル期間に偏向ヨーク
電流の増加の割合は実質的に一定となり、偏向ヨーク電
流のピークの大きざが一定になる。これを第２ａ図の実
線の波形Ａで示すが、これは次のような仕方で達成され
る。

本質的に、端子３５のドレイン電圧信号の最大ピークは
、ＦＥＴ装置が導通しているとき、ダイオード５２およ
びコンデンサ５５を有しているピーク検出回路で検知さ
れる。ＦＥＴ装置を開閉する繰返し周波数は、このピー
ク電圧がＦＥＴが導通しているとき生ずる端子３５のピ
ーク電圧信号にしたがって端子５３に維持されるように
充分に高い。このように端子５３の信号はその大きざが
ＦＥＴ装置１６のオン抵抗に関係している。その理由は
、ドレイン端子３５の電圧が、ＦＥＴが導通していると
き、抵抗３１の大きさが非常に小さいのでＦＥＴ装置１
６のドレイン電流とオン抵抗との積に直接間係している
からである。差動増幅器５４はその出力端子５９に差信
号を供給することによりこのピーク振幅に応答する。こ
の差信号はトランジスタ６１を有するエミッタフォロワ
段に効果的に供給される。この結果、端子２０に直線性
補償制御信号が提供される。端子２０の信号の振幅によ
り制御巻線１９が発生するυ１御磁化の量が決まる。こ
れにより今度は、磁心１８の飽和が制御され、その結果
直線性補償コイル１７の有効インダクタンスが制御され
る。このような方法で、ＦＥＴ装置１６のオン抵抗が温
度上昇により増大すると、通常期待される正の偏向ヨー
ク電流のピーク振幅の減少が直線性コイル１７のインダ
クタンスを減らす制御巻線１９によりオフセットされ、
正の偏向ヨーク電流のピーク振幅が実質的に一定に保た
れるようになる。最終的には、ＦＥＴ装置１６のオン抵
抗が温度の関数として実質的に変化するにもかかわらず
、水平偏向ヨーク１５について、掃引サイクル期間中、
温度に対して、一定の直線的増加と一定の正のピークヨ
ーク電流とが保たれる。これにより水平偏向ヨーク駆動
段１４が実質的温度範囲にわたり適格に動作し、これに
より電力ＦＥＴ装置を水平偏向ヨーク電流の制御に使用
することができる。

駆動段１４に対する提示した構成は電力駆動装置１６の
出力温度可変特性を検知し、これにしたがって端子２０
に補償信号を発生するように示しであるが、水平偏向ヨ
ークに対する他の形式の直線性補償を端子２０に他の各
種の補償信号を発生することにより行うことが可能でお
る。これら他の補償信号は他の変数の関数でおる場合も
あり、その場合には重要な特徴は直線性コイルのインダ
クタンスを制御して水平偏向ヨーク電流を直線的に補償
することである。この特徴は直線性コイルに対して固定
磁心バイアスを使用する先行技術と対照的であり、該先
行技術では、端子３５のＦＥＴ出力信号とは別に、外部
から供給される補償制御信号にしたがって磁気バイアス
を調節することは行なわれていなかった。

今度は走査ＣＲＴ表示装置１０の前置駆動段１１の動作
を詳細に説明することにする。前置駆動段１１の機能が
端子１２の周期的水平同期化入力信号に反応して端子１
３に、その波形が第２ａ図のグラフＥに示されている、
駆動信号を発生することであるから、駆動段１４に関し
て先に説明した信号波形をやはり使用することができる
・前置駆動段１１の端子１２に、周期的水平同期化入力
パルスが与えられるが、その波形を第２ｂ図のグラフＧ
に示しである。端子１２の周期的水平シンクパルスは、
表示装置１０がテレビジョン装置の一部である場合には
、テレビジョンのシンクセパレータ回路から、あるいは
装置１０が表示モニタの一部である場合には、外部から
供給される。端子Ｇにおける水平シンクパルスの立上り
エツジは時刻ｉ０の直前にあたる時刻ｔ６で発生する。

端子１２における信号のパルスの立下りエツジは時刻ｔ
７で生ずる。本質的に水平偏向ヨークの帰線走査は時刻
ｔ６で発生する端子１２における信号の各立上りエツジ
遷移にしたがって実現され、時刻ｔ７での立下り遷移の
発生により次の後続水平掃引サイクルが可能になる。

既知の先行装置では、立上りまたは立下りのエツジ遷移
が発生しなかった場合、ある代りの遷移を発生させてヨ
ーク電力駆動装置がこの装置を破壊するおそれのある電
力消散限界を超えないようにする位相ロックループのよ
うな別の回路を設ける必要があった。第２ａ図に示す波
形かられかるように、時刻ｔ６における立上りエツジ遷
移の存在に応答して帰線走査が行なわれなかった場合、
偏向ヨーク電流とドレイン電流とは増加を続けてＦＥＴ
装置がその電力消散能力を超過し、この装置をおそらく
破壊することになるであろう。もちろん、もっと丈夫で
、したがってはるかに高価な出力装置を使用する場合に
は、問題は無いであろう。しかしながら、高価な真空管
装置ではなく固体のトランジスタ装置を使用するために
は、以前の回路では位相ロックループを使用しなければ
ならない。この位相ロックループ回路は水平入力シンク
信号が欠けていたり必要な遷移を発生し損つた場合に必
ず動作する。この回路は低周波では満足に動作するが、
水平掃引周波数が高０とき、位相ロックループに固有な
不愉快な雑音のため不満足なビデオ特性が生ずることに
気が付いた。このように電力出力装置を確実に燃え切ら
ないようにする従来の解決法は高速ＣＲＴ走査では満足
な解決法とはならなかった。この問題は以下に述べるよ
うな前置駆動段１１を実施する表示装置１０により克服
される。

実質的に端子１２は抵抗器７０と７１とを有する分割器
回路網を介して入力端子７２と結合している。入力端子
７２は入力として２つの異なるワンショット単安定マル
チバイブレータに接続されている。これらの単安定マル
チバイブレータの最初の１つ７３（破線で示す）は端子
７２での信号の立上りエツジに応答しくこれは波形Ｇと
して第２ｂ図に示す端子１２における信号の立上りエツ
ジに直接対応する）、第２ｂ図に信号波形Ｈとして示す
出力信号パルスを端子７４に発生する。端子７４の信号
の反転は単安定７３の出力端子７５に発生するが、この
反転信号は第２ｂ図の波形Ｉとして示しておる。端子７
２の信号の時刻ｔ６での立上りエツジ遷移に応答して端
子７４に発生するパルスの立上りは時刻ｔ６の後非常に
短時間で始まるやでｔ′６の記号を付ける。このパルス
の持続時間は単安定７３の可変抵抗７６により、抵抗器
７６を信号ＨとＩとのパルスが時刻ｔ７の前の時刻ｔ８
で終わるように調節して選定することができる。

実質上、端子７４の信号は帰線信号を表わしており、こ
の信号は、端子１３の駆動信号に遷移を起こさせてＦＥ
Ｔ１６を遮断するようにしこれにより水平偏向ヨーク１
５が制御する電子ビームの帰線走査を実現するのに使用
される。ＦＥＴ装置１６の遮断は、端子１３における信
号の立上りエツジ遷移（第２ａ図波形Ｅ）に対応するが
、第２ｂ図の波形Ｈで示される端子７４におけるパルス
の立下りエツジ遷移である時刻ｔ８に対応する時刻１０
で起こる。これについて続いて説明することにする。

単安定マルチバイブレータのワンショット回路７７（破
線で示す）も、単安定回路７３に加えて端子７２に発生
する入力信号を受け取るが、端子７２における信号の負
の遷移に応答する。最終的結果は、単安定回路７７の出
力端子７８で負のパルスが実質的に時刻ｔ７で発生し、
この負のパルスは続く時刻ｔ９まで予め定めた時間だけ
存在する。実質的に、単安定７７の機能は端子１２にお
ける水平シンク信号の負のエツジ遷移に応答し、端子７
８に第２ｂ図の信号波形Ｋに対応するラッチ出力を発生
することである。

信号波形には、この信号が端子７８に直接接続されてい
るクロックパルス入力端子（ＣＰ）を備えた掃引制御フ
リップフロップ７９をトグルするために使用されるので
、実質上掃引イネーブル信号に対応する。フリップフロ
ップ７９のデータ端子りは、セット端子Ｓとともに正の
５ボルトの供給電圧端子８０に接続されでいる。フリッ
プフロップ７９のＱ出力端子７９Ａはインバータ８１を
介して、ＮＰＮトランジスタ８３のベースに直接接続さ
れている端子８２と結合されている。ＮＰ、　Ｎトラン
ジスタ８３のコレクタは正の供給電圧端子２６に直接接
続されており、ＮＰＮトランジスタのエミッタは端子１
３に接続されており、トランジスタのベースバイアスは
端子２６と８２との間に接続されている抵抗器８４から
供給される。

単安定７３が発生する端子７４のパルス出力信号もイン
バータ段８５を介して端子８２に結合しており、この構
成により、フリップフロップ７９か単安定７３かのいず
れかからの出力が端子８２の信号を制御することになる
ので実質的にワイヤードＯＲゲートが提供される。もち
ろん端子１３に発生する駆動信号はワイヤードＯＲ端子
８２に発生する信号の直接の関数であり、この信号は実
質上フリップフロップ７９のＱ端子７９Ａが発生する信
号と単安定７３の端子７４に発生する信号との有効な差
を含んでいる。

単安定７３の反転出力端子７５は入力として、その出力
が７リツプ７０ツブ７９のリセット端子に接続されてい
るＡＮＤゲート８６に接続されている。ＡＮＤゲート８
６への他の入力は高い論理状態を通常発生すると考えら
れている入力端子８７により提供される。端子８７の信
号は一般に、この信号が低い場合にのみ単安定７３と７
７およびフリップフロップ７９の正常動作が妨げられる
ので、保護信号と考えることができる。端子８７の高い
信号が前置駆動段１１および駆動段１４の正常動作が進
んでいることを示している場合には、端子１２における
水平シンク入力信号の立上り遷移に応答して端子７５に
発生する負のパルスが、この負のリセットパルスを通す
ゲート８６により７９の出力状態は、端子７８の信号に
より時刻いる。このように実質的に掃引制御フリップフ
ロップ７９のＱ端子７９Ａの信号は、端子１２の水平シ
ンク信号の立上りエツジに応答して生ずる立下りエツジ
と、端子１２の水平シンク信号の立下りエツジに応答し
て生ずる立上りエツジとを備えているが、時刻ｔ′６と
１９との間の継続時間は単安定７３と７７とで制御され
る。ただし、掃引制御フリップフロップの出力は端子１
３で制御信号を発生するのには直接は利用されない。と
いうのはインバータ８１と８５とのＯＲ構成がフリップ
フロップ７９のＱ端子７９Ａの信号を効果的に反転する
一方、第２ｂ図に波形Ｈとして示す端子７４の信号を差
引きもするからである。このように端子８２の信号は第
２ｂ図の波形Ｍに対応する。

この信号は、トランジスタ８３は位相反転を行わないの
で、端子１３の波形Ｅに対応する。

前置駆動段１１に関して上に述べた構造は、端子１２に
発生する水平シンク信号の立上りおよび立下りのエツジ
に直接応答して端子１３に駆動制御信号を発生する。先
に記したとおり、先行技術の回路は立上りまたは立下り
のエツジ遷移が水平シンク信号に欠けている場合駆動段
の１つ以上の構成要素を破壊するおそれのある余分な量
の電流を発生させないようにするには位相口ツクループ
を使用する必要があった。しかしながら、このような位
相ロックループを使用することは、位相ロックループの
固有の雑音が、特にカラムデータを走査ＣＲＴに表示し
ようとする場合、容認できない画像ジッタを生ずるので
、高周波走査回路では容易ではない。このようにこの問
題を克服するには、上記の構成要素に別の回路を追加し
てきた。

この追加回路について次に説明することにする。

実質的に、本発明ではこの装置を通る電流が受容できな
いレベルに達したことを検知したことに応答してＦＥＴ
電力出力装置を遮断している。これは駆動段１４の端子
３４にＦＥＴソース電流の大きざに固定抵抗器３１の大
きざを掛けたものに関連する電圧が発生することを注視
することにより行われる。このように端子３４の電圧は
ＦＥＴ装置１６の貫流電流に直接関連している。端子３
４は比較器９０の負の入力に接続されており、比較器９
０の正の入力は端子９１に電圧分割器９１Ａにより発生
される。端子９２に発生する比較器９０の出力は抵抗器
９３を介して正の５ボルトの端子８０に接続されている
。端子９２はまた入力として、その出力が端子８７に直
接接続されているＡＮＤゲート９４に接続されている。

このような接続により、ＦＥＴの余分な貫流電流が比較
器９０で検知された場合、・端子９２に低い信号が発生
し、その結果端子８７に低い信号が発生する。このこと
は、このような余分なソース電流が検知されると、ＡＮ
Ｄゲート８５の作用により掃引制御フリップフロップ７
９のリセット端子に低い信号が発生するということを意
味する。この低いリセット信号に応答して、掃引制御フ
リップフロップ７９は、そのＱ端子７９Ａが低い状態と
なり、これにより、インバータ８１を介して、ＦＥＴゲ
ートの励起が終了し、それ以上のドレイン電流が流れな
くなる。その上、端子８７の低い信号は単安定７３のリ
セット端子Ｒにも結合していて、この装置が、インバー
タ８５を介してこのときＦＥＴを導通させようとするお
それのある出力を発生しないようにじている。

基本的には、電圧分割器９１Ａは端子９１に最大電流基
準レベルを発生する。この基準レベルは通常発生するピ
ーク貫流電流より大きいＦＥＴ貫流電流に対応する。Ｆ
ＥＴの貫流電流がこの基準レベルを超すと、比較器９０
が過電流出力信号を発生し、これがフリップフロップ７
９をリセットすることによりＦＥＴをり、セット（遮断
）する。

過電流保護回路を形成する構成要素９０〜９４の動作の
他に、水平偏向ヨーク１５とフライバックダイオード３
７とが発生するフライバック電圧が、電界効果トランジ
スタ１６が通常導通する時刻ｔ９になる前に、充分減衰
しない場合電界効果トランジスタを導通させないように
する別の回路も設けられる。これは次のような方法で行
われる。

駆動段１４のドレイン端子３５は抵抗器９５を介して比
較器９６の負の入力端子に接続されており、比較器９６
はその正の入力端子で、端子２６と大地との間に接続さ
れている電圧分割器９７により、基準電圧を受け取る。

比較器９６の出力は入力としてＡＮＤゲート９４に直接
接続されており、また抵抗器９８を介して５ボルトの正
の供給端子８０と結合している。ダイオード９９が端子
８０と比較器９６の負の入力との間に設けられており、
そのダイオードの陽極は端子８０に直接接続されている
。構成要素９５〜９８の機能は次のとおりである。

ＦＥＴ装置のドレイン端子３５の電圧が抵抗器分割器９
７でセットされる予め定めた電圧レベルより高くなると
、ＡＮＤゲート９４への入力の１つとして低い論理状態
が比較器９６により発生される。これにより単安定ワン
ショットマルチバイブレータ７３と掃引制御フリップフ
ロップ７９とが効果的に使用不能（ｄｉｓａｂｌ　ｉｎ
ｇ）となる。この結果数のようになる。過電流状態に対
する場合でのように、ＦＥＴ電力出力装置１６がこのと
き導通できない。これは、ＦＥＴのドレイン端子のフラ
イバック電圧が充分減衰していない場合、ＦＥＴ装置が
導通するとＦＥＴ装置を通して過度に大きな電流サージ
が生じ装置の破壊の可能性があるので、望ましい状態で
ある。このように実質上ＡＮＤゲート９４への２つの入
力が複合して端子８７に保護信号を形成する。この信号
は、そうなれば余分なＦＥＴ電流が生ずることになると
きＦＥＴ装置を導通させないようにする。その上、端子
８７の保護信号はＦＥＴ装置を遮断してそれまでのすべ
ての状態を終息させるので１．端子１２で周期的水平シ
ンク入力信号に遷移が欠けている場合に余分なＦＥＴ電
流が発生しないことになる。

本発明の特定の実施例を示し説明したが、当業者には更
に修正および改良が可能であろう。たとえば、単安定マ
ルチバイブレータ７３と７７とに関して、単安定につい
て説明した機能を実現する好ましい従来の集積回路とは
別に、明らかに異なる構成を使用することができる。こ
こに開示し特許を請求する基本的な裏付けの原理を支え
るこのような修正はすべて本発明の範囲に含まれるもの
である。

【図面の簡単な説明】

第１ａ図および第１ｂ図は本発明により構成された走査
ＣＲＴ表示装置の概要図である。 第２ａ図および第２ｂ図は第１ａ図および第１ｂ図に示
す表示装置の各種端子に発生する信号波形Ａ−Ｍを示す
一連のグラフＡ−Ｍを含む波形図である。 １１：前置駆動段、　１４：駆動段、 １５：偏向ヨーク、　１６　：　ＦＥＴ装置、１７：直
線性コイル、　１８：磁心、 ２０．２２．２５：抵抗器、 ２１：トランジスタ、　３３：コンデンサ、３５：端子
、　３６：コンデンサ、 ７３：マルチバイブレータ、　７５：出力端子、７９：
フリップフロツブ、 ８０：供給電圧端子、　８４：抵抗器、８６：ゲート、
　９０：比較器、 ９７：分割器、　９９：ダイオード。

Claims (1)

1. 【特許請求の範囲】 １、その電流が所望の表示を形成する電子ビームの走査
   を制御する偏向ヨークと、 前記偏向ヨークと結合しかつ前記偏向ヨークの電流を制
   御する制御可能な電力出力駆動装置を備えている走査制
   御手段と、 周期的パルスを有する入力制御信号を前記走査制御手段
   に供給する入力手段と、 を備えており、 前記走査制御手段は、前記制御信号のパルスに応答して
   前記ヨークの電流を交互に増減する手段を備えており、
   前記走査制御手段は通常前記受け取った制御信号の周期
   的パルスに応答して前記電力出力装置をオン及びオフと
   し、前記電力出力装置の電流が予め定めた最大電流基準
   レベルを決して超えることのないようにしている走査Ｃ
   ＲＴ表示装置であって、 前記電力出力装置の電流を検出し、これを前記最大基準
   レベルと効果的に比較し、前記検出した電流が前記基準
   レベルを超過したことに応答して過電流信号を発生する
   手段と、 前記過電流信号を受け取り、これに応答して前記電力出
   力駆動装置を予め定めたオンまたはオフ状態にセットし
   て前記検出電流を減少させるリセット手段と、 を具備していることを特徴とする走査ＣＲＴ表示装置。 ２、更に、前記電力出力装置の予め定めたオンまたはオ
   フ状態に応じて前記偏向ヨークが現在発生している電圧
   を検知し、該検知した電圧が予め定めたレベルより高い
   ことに応答して、前記制御信号が前記電力出力装置を予
   め定めた逆のオンまたはオフ状態に切替えることのない
   ようにする手段を具備している特許請求の範囲第１項に
   記載の走査ＣＲＴ表示装置。 ３、更に、前記走査制御手段は前記制御信号の予め定め
   た極性遷移に応答してヨーク電流を増加させ前記制御信
   号の逆の極性遷移に応答してヨーク電流を減少させる手
   段を具備している特許請求の範囲第１項に記載の走査Ｃ
   ＲＴ表示装置。 ４、前記走査制御手段は前記制御信号の予め定めた状態
   が発生したことに応答して前記電力出力装置を予め定め
   たオンまたはオフ状態に切替えヨーク電流を減少させる
   手段を備えており、前記リセット手段は前記ヨーク電流
   検出手段が発生する前記過電流信号に応答して前記電力
   出力装置を同じ状態に切替える手段を具備している特許
   請求の範囲第１項に記載の走査ＣＲＴ表示装置。 ５、前記走査制御手段は前記制御信号の予め定めた極性
   遷移に応答してヨーク電流を増大させ前記制御信号の逆
   の極性遷移に応答してヨーク電流を減少させる手段を備
   えており、前記走査制御手段は制御信号の予め定めた極
   性の遷移に応答し、これに応じて、持続時間が既知の出
   力パルスを発生する少なくとも１つの単安定回路手段を
   備えており、前記走査制御手段は前記出力パルスの持続
   時間が終った後にかぎり前記制御信号の前記遷移に応答
   して前記ヨーク電流を増減させる手段を具備している特
   許請求の範囲第４項に記載の走査ＣＲＴ表示装置。 ６、前記走査制御手段は２つの別々の単安定回路を備え
   ており、その各々が前記制御信号の異なる極性遷移に応
   答し、前記２つの単安定回路の出力が偏向ヨーク電流を
   決定する特許請求の範囲第５項に記載の走査ＣＲＴ表示
   装置。 ７、前記走査制御手段は走査制御フリップフロップ手段
   を備えており、該フリップフロップの出力は偏向ヨーク
   電流を決定し、前記フリップフロップは前記制御信号に
   応答して通常交互にセットおよびリセットするが、前記
   リセット手段は前記過電流信号に応答して前記フリップ
   フロップを予め定めた状態にリセットする特許請求の範
   囲第１項に記載の走査ＣＲＴ表示装置。