JPS61232494A - Display method - Google Patents

Display method

Info

Publication number
JPS61232494A
JPS61232494A JP7462885A JP7462885A JPS61232494A JP S61232494 A JPS61232494 A JP S61232494A JP 7462885 A JP7462885 A JP 7462885A JP 7462885 A JP7462885 A JP 7462885A JP S61232494 A JPS61232494 A JP S61232494A
Authority
JP
Japan
Prior art keywords
display
signal
electrode bus
scanning
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7462885A
Other languages
Japanese (ja)
Inventor
悦矢 武田
隆夫 川口
清一 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7462885A priority Critical patent/JPS61232494A/en
Publication of JPS61232494A publication Critical patent/JPS61232494A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は表示装置、特にマトリックス型表示装置を用い
た表示方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device, and particularly to a display method using a matrix type display device.

従来の技術 列電極母線と行電極母線の交点に表示単位を設けたアク
ティブマトリックス型表示装置は平板化が可能であるこ
とから研究が盛んである。第2図にアクティブマトリッ
クス方式の表示装置の原理図を示す。第2図のように表
示信号を伝達する電極母線(X選択線)1と走査信号を
伝達する電極母線(Y選択線)2の交叉するところに表
示単位3を形成する。水平ドライバー4.垂直ドライノ
々−6を用いてm番目の電極母線とn番目の電極母線に
よって図中斜線で示すm a n番地(m行n列を示す
)の特定の表示単位3aのアドレスが指定される。
Prior Art Active matrix display devices, in which display units are provided at the intersections of column electrode bus lines and row electrode bus lines, are being actively researched because they can be made flat. FIG. 2 shows a principle diagram of an active matrix type display device. As shown in FIG. 2, a display unit 3 is formed at the intersection of an electrode bus line (X selection line) 1 for transmitting a display signal and an electrode bus line (Y selection line) 2 for transmitting a scanning signal. Horizontal driver 4. Using the vertical dry nozzles 6, the address of a specific display unit 3a at the m a n address (indicating the m row and n column) indicated by diagonal lines in the figure is designated by the m-th electrode bus line and the n-th electrode bus line.

各表示単位が第3図に示すようなMOSトランジスタ(
絶縁ゲート型電界効果トランジスタ)11゜液晶12.
補助容量130等価回路で表わす表示単位を用いた表示
装置を用いて従来の技術を説明する。X選択線からMO
S)ランジスタ11をON状態にする走査信号が入ると
Y選択線に伝達された表示信号が液晶12を伝えること
が可能となる。例えば、第4図aに示すようにm番目の
Y選択線に1行分の期間(1H期間)トランジスタをO
Nする走査信号を伝達し、X選択線に順次第4図b−c
のように表示信号を伝達すると、水平方向1行分の表示
信号が与えられる。水平1行分が終ったら(m+1)番
目のY選択線上の表示単位の行に表示信号を伝達する。
Each display unit is a MOS transistor (
Insulated gate field effect transistor) 11° liquid crystal 12.
A conventional technique will be explained using a display device using a display unit represented by an auxiliary capacitor 130 equivalent circuit. MO from X selection line
S) When a scanning signal that turns on the transistor 11 is input, the display signal transmitted to the Y selection line can be transmitted to the liquid crystal 12. For example, as shown in FIG. 4a, a transistor is connected to the m-th Y selection line for one row (1H period).
N scanning signals are transmitted to the X selection line in sequence in Figures 4b-c.
When a display signal is transmitted as shown in FIG. 1, a display signal for one horizontal row is given. When one horizontal row is completed, a display signal is transmitted to the display unit row on the (m+1)th Y selection line.

これは点順次方式%式% ところが第3図のMOSトランジスタ11のようなスイ
ッチ素子を応答の遅い薄膜トランジスタのようなもので
形成すると、表示信号が第4図b〜dのように短い期間
で信号を液晶素子12に伝え切れなくなる。そこで第6
図に示すようなタイミングで1行分の表示信号をメモリ
に一時蓄積し、1行分の走査信号内に同時に1行分の表
示信号を伝える方式が用いられている。これは線順次方
式といわれる。
However, if the switching element like the MOS transistor 11 in Fig. 3 is formed of something like a slow-response thin film transistor, the display signal will change over a short period of time as shown in Fig. 4 b to d. cannot be transmitted to the liquid crystal element 12. So the 6th
A method is used in which one row's worth of display signals is temporarily stored in a memory at the timing shown in the figure, and one row's worth of display signals are simultaneously transmitted within one row's worth of scanning signals. This is called the line sequential method.

発明が解決しようとする問題点 従来の線順次方式は点順次方式に比べて1行分のメモリ
は必要とするものの、第6図b−cの破線で示すように
アクティブマトリックス内の表示単位のスイッチの応答
が多少遅くても表示素子に表示信号を伝えることができ
た。しかし表示装置の大型化、高解像化に伴ない、電極
母線のもつ抵抗成分、電極母線同志の1なりによる容量
成分が増加し信号の遅延や立上シの遅さが表示のムラと
なシ問題になってきた。例えば、6インチ480X19
20表示素子をソースバス(Y選択線)をAlで8μm
幅、ゲートバス(X選択線)をCr で16μm幅形成
すると、1表示率位あたり、抵抗はソースバスでo、1
7Ω、ゲートバスで310、ソース・ゲート型なり部の
容量は1.2X10”Fとなり無視できなくなる。
Problems to be Solved by the Invention Although the conventional line sequential method requires more memory for one row than the point sequential method, the number of display units in the active matrix is limited as shown by the broken lines in FIG. Even if the response of the switch was somewhat slow, the display signal could be transmitted to the display element. However, as display devices become larger and have higher resolution, the resistance component of the electrode busbars and the capacitance component due to the unity between the electrode busbars increase, resulting in signal delays and slow start-up times, resulting in uneven display. It has become a problem. For example, 6 inches 480X19
The source bus (Y selection line) of 20 display elements is made of Al with a thickness of 8 μm.
When the gate bus (X selection line) is formed with Cr to a width of 16 μm, the resistance per display rate is o, 1 at the source bus.
7Ω, 310Ω for the gate bus, and the capacitance of the source-gate type portion is 1.2×10”F, which cannot be ignored.

問題点を解決するための手段 本発明は、表示信号を伝達する第1の電極母線群と、走
査信号を伝達する第2の電極母線群と、第1の電極母線
と第2の電極母線の交点に対応して表示単位を形成し前
記両信号により駆動されるスイッチを有する表示単位と
からなる表示装置において、前記スイッチを前記表示信
号を導通状態にする前記走査信号の伝達開始時が、前記
第2の電極母線と交叉する表示単位群に伝達されるべき
表示信号群の伝達開始時よりも早いことを特徴とするも
のであって、走査信号を表示信号よりどれだけ早く伝達
開始させるかは第2の電極母線に走査信号が一様に伝播
する時間程度が適当であろうが、画面の品質との関連で
決定されるべきである。
Means for Solving the Problems The present invention provides a first electrode bus group for transmitting display signals, a second electrode bus group for transmitting scanning signals, and a first electrode bus group for transmitting a scanning signal. In a display device comprising a display unit that forms a display unit corresponding to an intersection point and has a switch driven by both of the signals, the time at which transmission of the scanning signal starts to cause the switch to conduct the display signal is the time when the transmission of the scanning signal starts. It is characterized by being earlier than the transmission start time of the display signal group to be transmitted to the display unit group intersecting the second electrode bus line, and how much earlier the transmission of the scanning signal is started than the display signal is determined. The time required for the scanning signal to uniformly propagate to the second electrode busbar may be appropriate, but it should be determined in relation to the quality of the screen.

作  用 点順次方式及び線順次方式いずれにしても第6図に示す
ようなタイミングでY選択線に次々と走査信号を伝達し
ている。しかし、上述したように度 表示装置の大型化高解像1ヒに伴って、走査信号が第6
図破線で示すように1行分の走査時間(1H)だけで十
分に所望の電圧に立上シきらなくなシ、表示信号も表示
素子に正しく伝達されなくなる。
In either the application point sequential method or the line sequential method, scanning signals are transmitted to the Y selection lines one after another at the timing shown in FIG. However, as mentioned above, with the increase in size and high resolution of display devices, the scanning signal is
As shown by the broken line in the figure, the scanning time for one row (1H) is insufficient to raise the desired voltage, and the display signal is not properly transmitted to the display element.

第1図に示すような本発明の走査信号及び表示信号のタ
イミングで伝達すると走査信号の立上りの遅さがあまシ
問題にならなくなる。即ち、第6図の破線と同程度に走
査信号が立上っても走査信号が所望の値になってから表
示信号が入ってくるので正しい表示信号が与えられる。
If the timing of the scanning signal and display signal of the present invention is transmitted as shown in FIG. 1, the slow rise of the scanning signal will no longer be a problem. That is, even if the scanning signal rises to the same level as the broken line in FIG. 6, the display signal is input only after the scanning signal reaches the desired value, so that a correct display signal is provided.

このタイミングにすると(−−1)行目の表示信号がm
行目。
At this timing, the display signal of the (--1)th line becomes m
Row number.

(−+1)行目の表示単位にも一時的には伝達されるが
、最終的には本来の表示信号に到達するのでこの一時的
な偽信号による表示は観測者に感じない程度であれば問
題はない。特に液晶のような応答の遅い表示素子を用い
た場合、この偽信号による表示品質の劣化はほとんど観
測されない。
Although it is temporarily transmitted to the display unit on the (-+1)th row, it eventually reaches the original display signal, so if the display due to this temporary false signal is not noticeable to the observer, then No problem. Particularly when a slow response display element such as a liquid crystal is used, almost no deterioration in display quality due to this false signal is observed.

実施例  − 以下液晶表示板の例を用いて具体的な実施例を用いて説
明する。
Example - A specific example will be explained below using an example of a liquid crystal display board.

実施例1 第2図のような全体構成で、第3図のような表示単位を
もつ液晶表示板を単結晶Si 基板上に形成する。11
のトランジスタはMOS)ランジスタで、13の補助容
量は5i02を用いて形成されている。この表示板に伝
達する走査パルスのタイミングチャートをgy図に示す
。IH=60μsecを単位走査パルスは2Hだけ伝達
されMOS)ランジスタ11がONされる。行ごとに走
査信号は1Hの分だけの遅れがある。走査パルスの後半
の1Mの期間(第7図斜線部)で行の表示単位に入力さ
れるべき表示信号を次々に送る点順次方式で表示装置の
駆動を行なった。第7図のタイミングで走査パルスを伝
達すると4インチ250X320絵素の画面サイズでも
十分な反射型のテレビ映像が得られた。
Example 1 A liquid crystal display panel having the overall configuration as shown in FIG. 2 and display units as shown in FIG. 3 was formed on a single crystal Si substrate. 11
The transistor is a MOS transistor, and the auxiliary capacitor 13 is formed using 5i02. A timing chart of the scanning pulses transmitted to this display board is shown in the gy diagram. A unit scan pulse of IH=60 μsec is transmitted for 2H, and the MOS transistor 11 is turned on. The scanning signal is delayed by 1H for each row. The display device was driven in a dot-sequential manner in which display signals to be input to display units of rows were sent one after another during a 1M period (shaded area in FIG. 7) in the latter half of the scanning pulse. When scanning pulses were transmitted at the timing shown in FIG. 7, a sufficient reflective television image could be obtained even with a screen size of 4 inches, 250×320 pixels.

実施例2 第8図は本発明実施例2の表示装置の全体構成を示す。Example 2 FIG. 8 shows the overall configuration of a display device according to a second embodiment of the present invention.

TPT液晶表示板21.関連するHドライバー22.■
ドライバー23の各々を破線で区画している。第8図中
の表示単位を構成するスイッチ素子24はプラズマCV
D法によシ非晶質シリコンと窒化シリコンを主材料とす
る薄膜トランジスタ(TPT)であシ、補助容量は窒化
シリコンで形成される。26F!表示素子としての液晶
である。画像信号27は信号サンプリング回路28でサ
ンプリングされ1H分の絵素に対応するn個のメモリ2
9に入る。信号送出パルス3oによって制御MO331
をON L、n本の表示信号母線32を通して同時に1
行分の表示信号を送る。■ドライバー23から走査信号
母線33に送出される走査信号を第9図に示す。1Hが
60μsecを単位として各走査パルスは165Hだけ
伝達されTPT24がONされる。行ごとに走査信号は
1Hだけの遅れがある。走査パルスの後半のo、sHの
期間(第9図斜線部)で行の表示単位に送るべき表示信
号を送出パルス30によって送出制御MOSトランジス
タ31をONして同時に送る、線順次方式で表示装置の
駆動を行なった03インチ260×320絵素の画面で
光透過型の映像が得られた。
TPT liquid crystal display board 21. Related H driver 22. ■
Each of the drivers 23 is divided by a broken line. The switch element 24 constituting the display unit in FIG. 8 is a plasma CV
By method D, a thin film transistor (TPT) whose main materials are amorphous silicon and silicon nitride is used, and the auxiliary capacitor is formed from silicon nitride. 26F! A liquid crystal is used as a display element. The image signal 27 is sampled by a signal sampling circuit 28 and transferred to n memories 2 corresponding to 1H of picture elements.
Enter 9. Control MO331 by signal sending pulse 3o
ON L, 1 at the same time through n display signal bus lines 32
Send display signal for rows. (2) The scanning signal sent from the driver 23 to the scanning signal bus 33 is shown in FIG. Each scan pulse is transmitted for 165H in units of 1H of 60 μsec, and the TPT 24 is turned on. For each row, the scanning signal is delayed by 1H. A display device employing a line sequential system in which display signals to be sent to display units of rows during periods o and sH in the second half of the scanning pulse (shaded area in FIG. 9) are simultaneously sent by turning on a sending control MOS transistor 31 using a sending pulse 30. A light-transmissive image was obtained on a 03-inch 260 x 320 pixel screen that was driven by .

実施例3 第10図のTPT駆動液晶表示板41は通常のプラズマ
CVD法により非晶質シリコン及び窒化シリコンを主材
料とするTPTで構成した0ただし、本表示板で実施例
2と異なるところは、表示要素のTFT42に加えて信
号側母線の端部には開閉スイッチTFT43が、走査側
母線の端部には同じく開閉スイッチT F T 44 
(TVl・・・・・・)が同時に作シ込まれている点で
ある0(ただしこれらのスイッチTPTは両母線に関し
て同時に作り込まれる必要はなく一方の母線に関しての
み作られていても良い。) これらのスイッチTPT及び、本発明の駆動方法を用い
た表示装置の動作の詳細を以下に説明する。
Embodiment 3 A TPT drive liquid crystal display panel 41 shown in FIG. 10 was constructed of TPT whose main materials are amorphous silicon and silicon nitride by a normal plasma CVD method. However, this display panel is different from Embodiment 2. In addition to the TFT 42 of the display element, an on/off switch TFT 43 is provided at the end of the signal side bus bar, and an on/off switch TFT 44 is also provided at the end of the scanning side bus bar.
0 (TVl...) are created at the same time (However, these switches TPT do not need to be created simultaneously for both bus bars, and may be created for only one bus bar. ) The details of the operation of these switches TPT and the display device using the driving method of the present invention will be described below.

と)画像信号の伝達:Hトリイバー側 Hドライバーへのビデオ入力51はサンプリングされ1
H分の絵素に対応するn個のメモリー62に入る。1H
をN(=3)分割した送出タイミングパルスP 、Q 
、Rと送出制御ゲートラインTa、Tb、Tcとは送出
タイミング切替器53により任意に組み合わせ可能とな
っている。
) Image signal transmission: The video input 51 to the H driver on the H driver side is sampled and
The data is stored in n memories 62 corresponding to H picture elements. 1H
Sending timing pulses P, Q divided by N (=3)
, R and the transmission control gate lines Ta, Tb, Tc can be arbitrarily combined by a transmission timing switch 53.

重複度N(==3)毎にまとめられた画像信号の各々は
1HをN(=3)分割した時間毎にタイムシリアルに出
力アンプ54から送出される。
Each of the image signals grouped for each redundancy degree N (==3) is sent out from the output amplifier 54 in time series at every time that 1H is divided by N (=3).

一方TFT42のアレー側では、信号母線の各々の両端
にはスイッチTFτ43が接続されている。これらは受
容タイミング切り替え器66への入力信号P、Q、及び
常時レベル1にあるS信号に接続された制御ラインGa
、Gb、Gaにより開閉制御される。なお送出・受容タ
イミング切シ替えに於イテTa−Ga 、 Tb −G
b 、 Tc−Gcは同期してP、Q、R,Sに接続さ
れる。
On the other hand, on the array side of the TFT 42, a switch TFτ43 is connected to both ends of each signal bus. These are the input signals P, Q to the reception timing switch 66, and the control line Ga connected to the S signal which is always at level 1.
, Gb, and Ga. In addition, when switching the sending/receiving timing, it is necessary to use Ta-Ga, Tb-G.
b, Tc-Gc are synchronously connected to P, Q, R, and S.

なお上記では、ゲートラインGcは常時1しベルにある
と説明しだが、もしスイッチTPTのゲート、ドレイン
間容量によるゲートパルスの直接結合電圧の影響が当該
母線を伝達する映像信号に対して無視できぬ場合には、
上記最後の20μsecが終わりV走査側パルスが0レ
ベルとなる直前にゲートラインGcを極短時間0レベル
としてもよい。
In the above, it has been explained that the gate line Gc is always at 1 level, but if the influence of the direct coupling voltage of the gate pulse due to the capacitance between the gate and drain of the switch TPT can be ignored on the video signal transmitted through the bus line. If not,
The gate line Gc may be set to the 0 level for a very short time just before the V scanning side pulse becomes the 0 level after the last 20 μsec.

bx査倍信号伝達:Vドライバ側 第11図に示すように絵素TFT42のゲート信号即ち
走査パルスは3Hの幅を持ち、隣接する上下のそれと相
互に2Hずつ重複している。
bx scanning multiplication signal transmission: V driver side As shown in FIG. 11, the gate signal of the picture element TFT 42, that is, the scanning pulse has a width of 3H, and overlaps with the adjacent upper and lower signals by 2H.

更にゲートバスv1〜vmの他端はTFT44で接続さ
れ、第11図φ1.φ2.φ3のくりかえしパルスによ
って0N10FFの制御が行われ、隣接する2個ずつO
Nされる。
Further, the other ends of the gate buses v1 to vm are connected through TFTs 44, and are connected to the other ends of the gate buses φ1. φ2. 0N10FF control is performed by repeated pulses of φ3, and 0N10FF is controlled by two adjacent 0
N is given.

第11図v1の後半1Hに着目する。この時v2.v3
もルベルにあり且つφ4.φ2も1であるためTvl、
Tv2はONである。従ってゲートバスv1.v2に各
1カ所断線が存在してもv3からTvl、′rv2を経
由しテv1.v2に走査信号が与えられる。このとき走
査ライン(ゲートバス)vlに対応した画像信号が伝え
られる。
Let's focus on the second half 1H of FIG. 11 v1. At this time v2. v3
is also in Lebel and φ4. Since φ2 is also 1, Tvl,
Tv2 is ON. Therefore, Gate Bus v1. Even if there is a disconnection at one place each in v2, the data is transferred from v3 to Tv1 through Tvl and 'rv2. A scanning signal is given to v2. At this time, an image signal corresponding to the scanning line (gate bus) vl is transmitted.

(第11図v1斜線部)vlの後半の1Hが終るとTV
14OFFとなり、v2.v3からノ迂回路は遮断され
る。従って有無にかかわらず、直接又は迂回路を通じて
正しい信号が与えられる。
(Figure 11 v1 diagonal line) When the second half of vl, 1H, is over, the TV
14OFF, v2. From v3 onwards, the detour will be blocked. Therefore, the correct signal is given either directly or via a detour.

また、ゲートパスラインの断線が2本連続して行らない
ときは特に、走査信号の立上りが多少遅くても1Hで立
上がれば良く、ゲートライン端部のTFT44にのW/
Lが小さくも良く、(W:ゲート巾、L:ソースドレー
ン間距離)設計上有利である。
In addition, especially when two gate pass lines are not disconnected in succession, it is sufficient that the scanning signal rises at 1H even if the rise is a little slow, and the W/
L may be small (W: gate width, L: distance between source and drain), which is advantageous in terms of design.

実施例4 実施例3で走査パルスは第12図のような走査パルスを
与える。
Embodiment 4 In Embodiment 3, a scanning pulse as shown in FIG. 12 is provided.

即ち初めの1Hのとき電圧を高めに印加し、あとの2H
は所望の電圧になる走査パルスを伝える。
That is, a higher voltage is applied for the first 1H, and for the remaining 2H
delivers a scan pulse that results in the desired voltage.

このようにすると立上り悪い時、所定のゲート電圧に達
する時間が速くなり、画像ムラは少なくなった。
By doing this, when the rise was slow, the time to reach a predetermined gate voltage became faster, and image unevenness was reduced.

実施例5 第1Φ図のTPT駆動液晶表示板1を多結晶シリコン及
び酸化シリコンを主材料とするTPTで構成した。ただ
し、本表示板で従来と異なるところは、表示要素のTF
T42に加えて表示信号側母線の端部にはスイッチTP
T43が、走査側母線の端部には同じくスイッチTFT
44が同時に作り込まれており、更にこれらのスイッチ
TFTの肉食なくとも信号母線端部のスイッチT F 
T43がpn相補型で構成されていることである。これ
により実施例3で階調を有する映像表示の場合、問題で
あったスイッチTPTを経由する場合のTPT両端間の
信号電圧低下の問題が軽減された0発明の効果 以上述べてきたように本発明によれば、表示装置の人望
化。高解像化に伴う信号伝達の遅れによる画像品質の劣
化を改良することができる。また、電極母線端部にもう
けたスイッチの開閉する機構と併用することにより電極
母線の断線があっても正しく表示できることとなり、実
質的な歩留りの向上が期待できる。
Example 5 The TPT drive liquid crystal display panel 1 shown in the first Φ diagram was constructed of TPT whose main materials were polycrystalline silicon and silicon oxide. However, the difference between this display board and the conventional display board is that the TF of the display element
In addition to T42, there is a switch TP at the end of the display signal side bus.
T43 is also a switch TFT at the end of the scanning side bus bar.
44 are built at the same time, and even if these switch TFTs are not included, the switch TFT at the end of the signal bus line is also built in.
T43 is composed of pn complementary type. As a result, in the case of image display with gradation in Example 3, the problem of signal voltage drop across the TPT when passing through the switch TPT, which was a problem, was alleviated. According to the invention, the display device becomes popular. It is possible to improve image quality deterioration due to delay in signal transmission due to higher resolution. In addition, by using a mechanism for opening and closing a switch provided at the end of the electrode bus bar, correct display can be performed even if the electrode bus bar is broken, and a substantial improvement in yield can be expected.

本発明の実施例では最高3H分の一4 走査パルスの例を示したが、それ以上の長いリードタイ
ムをもつ走査パルスでも原理的には可能であシ、表示素
子に応じて画像に影響を見ながら調節されるべきである
。また、本実施例では液晶表示板の例で説明したがこれ
に限定される必要性はなく、一般にELその他マトリッ
クス型で駆動される表示板に適用しうろことは当然であ
る。本発明はインターレースの場合でも同様の効果があ
るはいうまでもない。
In the embodiment of the present invention, an example of a scanning pulse of 1/4 of 3H at maximum is shown, but scanning pulses with a longer lead time are theoretically possible, and may affect the image depending on the display element. Adjustments should be made while observing. Further, although the present embodiment has been explained using an example of a liquid crystal display panel, there is no need to be limited thereto, and it is natural that the present invention can be applied to display panels generally driven by EL or other matrix types. It goes without saying that the present invention has similar effects even in the case of interlace.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の表示方法を説明するタイミングチャー
ト、第2図はマ) IJフックス表示装置の概略図、第
3図はマ) IJフックス表示装置の表示単位の1例を
示す図、第4図、第6図はそれぞれ点顆次方式、線順次
方式を説明するタイミングチャート、第6図は点順次及
び線順次方式の走査信号を示す図、第7図は本発明実施
例1の走査信号を示す図、第8図は本発明の実施例2の
表示装置の全体構成を示す図、第9図は本発明実施例、
。 走査信号を示す図、第10図は本発明実施例3の表示装
置の全体構成を示す図、第11図は本発明実施例2のタ
イミングチャート、第12図は本発明実施例3の走査信
号を示す図である。 1・・・・・・表示信号伝達する電極母線、2・・・・
・・走査信号伝達する電極母線、3・・・・・・表示単
位、4・・・・・・水平ドライバー、6・・・・・・垂
直ドライバー、43・・・・・・表示信号側母線端部ス
イッチTFT、44・・・・・・走査信号側母線端部ス
イッチTFTO 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 °第5図 第6図 第7図 第8図 第9図 第11図 第12図
Fig. 1 is a timing chart explaining the display method of the present invention, Fig. 2 is a schematic diagram of an IJ hooks display device, and Fig. 3 is a diagram showing an example of a display unit of an IJ hooks display device. 4 and 6 are timing charts explaining the point-sequential method and line-sequential method, respectively. FIG. 6 is a diagram showing the scanning signals of the point-sequential and line-sequential methods. FIG. 7 is the scanning of the first embodiment of the present invention. A diagram showing signals, FIG. 8 is a diagram showing the overall configuration of a display device according to a second embodiment of the present invention, and FIG. 9 is a diagram showing an embodiment of the present invention.
. A diagram showing a scanning signal, FIG. 10 is a diagram showing the overall configuration of a display device according to the third embodiment of the present invention, FIG. 11 is a timing chart of the second embodiment of the present invention, and FIG. 12 is a diagram showing the scanning signal of the third embodiment of the present invention. FIG. 1... Electrode busbar for transmitting display signals, 2...
...Electrode bus for transmitting scanning signals, 3...Display unit, 4...Horizontal driver, 6...Vertical driver, 43...Display signal side bus End switch TFT, 44...Scanning signal side busbar end switch TFTO Name of agent: Patent attorney Toshio Nakao and one other person No. 1
Figure 2 Figure 3 Figure 4 ° Figure 5 Figure 6 Figure 7 Figure 8 Figure 9 Figure 11 Figure 12

Claims (5)

【特許請求の範囲】[Claims] (1)表示信号を伝達する第1の電極母線群と、走査信
号を伝達する第2の電極母線群と、前記第1の電極母線
と第2の電極母線の交点に対応して表示単位を形成し前
記両信号により駆動されるスイッチを有する表示単位と
を有し、前記スイッチを導通状態にする前記走査信号の
伝達開始時が、前記第2の電極母線と交叉する表示単位
群に伝達されるべき表示信号群の伝達開始時よりも早い
ことを特徴とする表示方法。
(1) A first electrode bus group for transmitting display signals, a second electrode bus group for transmitting scanning signals, and a display unit corresponding to the intersection of the first electrode bus line and the second electrode bus line. a display unit having a switch formed therein and driven by the two signals, wherein a start time of transmission of the scanning signal that turns the switch into a conductive state is transmitted to a group of display units intersecting the second electrode bus line. A display method characterized in that the display method is earlier than the time when transmission of a group of display signals to be displayed is started.
(2)第2の電極母線に伝達される走査信号が直前に走
査された第2の電極母線に伝達された走査信号より、前
記第2の電極母線と交叉する表示単位群に伝達されるべ
き表示信号期間分だけ遅れて伝達開始されることを特徴
とする特許請求の範囲第1項記載の表示方法。
(2) The scanning signal transmitted to the second electrode bus line should be transmitted to the display unit group that intersects the second electrode bus line, rather than the scan signal transmitted to the second electrode bus line that was scanned immediately before. 2. The display method according to claim 1, wherein the transmission is started with a delay of a display signal period.
(3)母線の一端から伝達された信号を他の母線に伝達
すべく母線の端部に設けられた開閉スイッチを制御する
とともに母線群の少なくとも1群の複数の母線に同時に
重複して印加することを特徴とする特許請求の範囲第1
項または第2項記載の表示方法。
(3) Control the open/close switch provided at the end of the bus bar in order to transmit the signal transmitted from one end of the bus bar to the other bus bar, and apply the signal simultaneously and redundantly to a plurality of bus bars in at least one group of the bus bar groups. Claim 1 characterized in that
The display method described in Section 1 or Section 2.
(4)スイッチが絶縁ゲート電界効果トランジスタであ
ることを特徴とする特許請求の範囲第1項記載の表示方
法。
(4) The display method according to claim 1, wherein the switch is an insulated gate field effect transistor.
(5)開閉スイッチが絶縁ゲート電界効果トランジスタ
であることを特徴とする特許請求の範囲第3項記載の表
示方法。
(5) The display method according to claim 3, wherein the opening/closing switch is an insulated gate field effect transistor.
JP7462885A 1985-04-09 1985-04-09 Display method Pending JPS61232494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7462885A JPS61232494A (en) 1985-04-09 1985-04-09 Display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7462885A JPS61232494A (en) 1985-04-09 1985-04-09 Display method

Publications (1)

Publication Number Publication Date
JPS61232494A true JPS61232494A (en) 1986-10-16

Family

ID=13552647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7462885A Pending JPS61232494A (en) 1985-04-09 1985-04-09 Display method

Country Status (1)

Country Link
JP (1) JPS61232494A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003060868A1 (en) * 2002-01-17 2003-07-24 International Business Machines Corporation Display device, scanning line driver circuit
JP2011034038A (en) * 2009-08-03 2011-02-17 Samsung Mobile Display Co Ltd Organic electroluminescent display device, and method of driving the same
JP2012053173A (en) * 2010-08-31 2012-03-15 Toshiba Mobile Display Co Ltd Liquid crystal display device
US9001105B2 (en) 2010-07-06 2015-04-07 Samsung Display Co., Ltd. Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
US9064458B2 (en) 2009-08-03 2015-06-23 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003060868A1 (en) * 2002-01-17 2003-07-24 International Business Machines Corporation Display device, scanning line driver circuit
JP2011034038A (en) * 2009-08-03 2011-02-17 Samsung Mobile Display Co Ltd Organic electroluminescent display device, and method of driving the same
US9064458B2 (en) 2009-08-03 2015-06-23 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9183778B2 (en) 2009-08-03 2015-11-10 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9693045B2 (en) 2009-08-03 2017-06-27 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9911385B2 (en) 2009-08-03 2018-03-06 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9001105B2 (en) 2010-07-06 2015-04-07 Samsung Display Co., Ltd. Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
JP2012053173A (en) * 2010-08-31 2012-03-15 Toshiba Mobile Display Co Ltd Liquid crystal display device

Similar Documents

Publication Publication Date Title
JP2783412B2 (en) Matrix display device
US5648793A (en) Driving system for active matrix liquid crystal display
EP0298255B1 (en) Circuit for driving a liquid crystal display panel
EP0479552B1 (en) Display apparatus
JP4496738B2 (en) Image display device
US5777591A (en) Matrix display apparatus employing dual switching means and data signal line driving means
JPH06148680A (en) Matrix type liquid crystal display device
JP4043112B2 (en) Liquid crystal display device and driving method thereof
JPS61236593A (en) Display apparatus and method
KR100205259B1 (en) A driving circuit for liquid crystal display of active matrix type
JPH11272226A (en) Data signal line drive circuit and image display device
JP3202345B2 (en) Liquid crystal display
JPS61232494A (en) Display method
JP2002169518A (en) Liquid crystal display device
JP2913612B2 (en) Liquid crystal display
JP3341530B2 (en) Active matrix display device
KR100598734B1 (en) Method Of Driving Liquid Crystal Display Apparatus
JP3314421B2 (en) Display device and its driving device
JP2625248B2 (en) Liquid crystal display
KR100202235B1 (en) Divide driving lcd device
JPS6255694A (en) Display unit
JPH11133922A (en) Liquid crystal display
JPH0766252B2 (en) Image display device drive circuit
JPH07325317A (en) Liquid crystal display device
JPS58127991A (en) Active matrix type image display