JPS61231601A - Hierarchy type high reliable attaining device - Google Patents

Hierarchy type high reliable attaining device

Info

Publication number
JPS61231601A
JPS61231601A JP7225585A JP7225585A JPS61231601A JP S61231601 A JPS61231601 A JP S61231601A JP 7225585 A JP7225585 A JP 7225585A JP 7225585 A JP7225585 A JP 7225585A JP S61231601 A JPS61231601 A JP S61231601A
Authority
JP
Japan
Prior art keywords
level
time
control device
arithmetic
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7225585A
Other languages
Japanese (ja)
Other versions
JPH0830962B2 (en
Inventor
Hideyuki Sato
英之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60072255A priority Critical patent/JPH0830962B2/en
Publication of JPS61231601A publication Critical patent/JPS61231601A/en
Publication of JPH0830962B2 publication Critical patent/JPH0830962B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE:To reduce the arithmetic operating time while reducing number of components of the hardware by connecting directly each level of a hierarchy type controller to a terminal device also so as to apply apparent high hierarchy. CONSTITUTION:The titled device consists of a controller A of a high-order level, a controller B being the subsequent level and a controller of the lowest order, in total the three hierarchies. Further, a terminal device R comprising an input circuit RI, an output circuit RO and transmitters RTA-RTC is connected to the process at the field. Thus, a triple system is formed apparently without increasing number of controllers. Thus a signal from the terminal device R is fetched simultaneously to the controllers A-C respectively, then the operating and arithmetic time of the arithmetic devices of the levels A-C is the sm between the own operating and arithmetic times TA-TC and respective transmission times T1-T3 and the time is decreased remarkably.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、火力又は原子力発電所の制御装置に係り、特
に低価格で高信頼を得るのに好適な階層型高信頼化装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a control device for a thermal or nuclear power plant, and particularly to a hierarchical high reliability device suitable for achieving high reliability at a low cost.

〔発明の背景〕[Background of the invention]

火力又は原子力発電所において、プラントの稼動率を向
上させることは、発電コスト低減のために必要不可欠で
ある。特に制御装置のノ・−ドウエア又はシステムの不
良が原因でプラントを停止させ、稼動率が低下すること
はできる限り防がねばならない。
In a thermal or nuclear power plant, improving the operating rate of the plant is essential for reducing power generation costs. In particular, it is necessary to prevent as much as possible the plant from being stopped and the operating rate from decreasing due to a defect in the control device's hardware or system.

一般に、稼動率を向上させるにはハードウェアの部品を
選定し、品質の高いものを使用して信頼性を向上させる
方法と、システムを多重化、冗長化し、システム的に向
上させる方力法とがある。
In general, there are two ways to improve operating efficiency: selecting hardware parts and using high-quality parts to improve reliability, and making the system multiplexed and redundant to improve it systematically. .

部品レベルの信頼性向上には限界があるから、システム
的に向上させないと高信頼性を得ることはできない。シ
ステム的に向上させるには手動バックアップ方式、時期
2重叱方式、3重化方式等が一般的に良く採用されてい
る。しかしながら、多重化すればする程信頼性は向上す
るが、その分コストも上昇し、経済的ではない。
Since there is a limit to improving reliability at the component level, high reliability cannot be achieved unless system-wide improvements are made. In order to improve the system, manual backup method, double timing method, triple method, etc. are generally adopted. However, although the reliability improves as the multiplexing increases, the cost increases accordingly, making it uneconomical.

その辺の事情を第5図と第6図に示した従来例によシ説
明する。第5図は原子力発電所において従来技術によシ
多重化された給水制御系のブロック図であり、第6図は
第5図従来例における実行時間を示す図である。Aレベ
ルは、プロセス計算機によるプラントの自動化等の制御
をBレベルの制御装置へ指令する。Bレベルの制御装置
は、給水制御装置であるが、原子炉の水位と、主蒸気流
量及び給水流量等のプロセス信号とにより3要素制御を
行う。給水制御装置は、制御対象に最も近い制御装置C
レベルに演算結果を送り、Cレベルの制御装置で最終的
な制御対象に制御信号を与える。この様々3階層の制御
構成において、信頼性をシステム的に向上させる一般的
な方法は、それぞれの制御装置を2重又は3重にするこ
とである。
The circumstances surrounding this will be explained using the conventional example shown in FIGS. 5 and 6. FIG. 5 is a block diagram of a water supply control system multiplexed according to the prior art in a nuclear power plant, and FIG. 6 is a diagram showing the execution time in the conventional example shown in FIG. The A level instructs the B level control device to control plant automation and the like using the process computer. The B-level control device is a feed water control device, and performs three-element control based on the reactor water level and process signals such as the main steam flow rate and the feed water flow rate. The water supply control device is the control device C closest to the control target.
The calculation results are sent to the C level, and the control device at the C level gives a control signal to the final control target. In these various three-layer control configurations, a general method for systematically improving reliability is to make each control device double or triple.

第5図において、A、B、Cブロックの左上に少し見え
ているブロックは、それぞれが2重化されていることを
表している。
In FIG. 5, the blocks slightly visible on the upper left of blocks A, B, and C indicate that each block is duplicated.

しかしながら、多重化すればする程コストは上昇し経済
的でない。又、階層構成である程伝送に費す時間が長く
なり、演算速度を遅くすることになる。特にディジタル
演算の方法では、サンプリング周期は、制御可否を決め
る最大要因である。
However, the more multiplexed, the higher the cost, which is not economical. Furthermore, the more hierarchical the structure, the longer the time required for transmission, which slows down the calculation speed. Particularly in digital calculation methods, the sampling period is the biggest factor in determining whether or not control is possible.

一般的に、制御対象の応答時間より1ケタ以上短いサン
プリング周期を持てば、アナログ演算装置とほぼ同等の
制御が可能である。このため、サンプリング周期を短く
することは、制御系構成上重要であシ、適用可否の判断
材料ともなる。
Generally, if the sampling period is one or more orders of magnitude shorter than the response time of the object to be controlled, control almost equivalent to that of an analog arithmetic device is possible. Therefore, shortening the sampling period is important in terms of control system configuration, and also serves as a basis for determining applicability.

ある。Cレベルでは、演算装置Cで要する演算時間Tc
と伝送に要する時間T1との加算となり、演算時間は、
tc=Tc+T+となる。ところが、Bレベルでは、C
レベルで費した演算時間tcに自己の演算時間1.と伝
送時間T2とが加算されることとなる。(ここでは伝送
時間Tは異なるとして評価しているが、伝送装置が同じ
であれば、同じ値Tlを使用してよい。)Bレベルでの
演算時間はt n =Tn +Tc +TI +T2と
なる。さらにAレベルと彦ると、t* =TA +Ta
 +Tc +T 1 + T 2 + T 3となり、
大幅に演算時間が遅れることとなる。
be. At the C level, the calculation time Tc required by the calculation device C
is added to the time T1 required for transmission, and the calculation time is:
tc=Tc+T+. However, at B level, C
Calculation time tc spent at level + own calculation time 1. and the transmission time T2 are added. (Here, the transmission time T is evaluated as being different, but if the transmission device is the same, the same value Tl may be used.) The calculation time at the B level is t n =Tn +Tc +TI +T2. Furthermore, if we go back to A level, t* = TA + Ta
+Tc +T 1 + T 2 + T 3,
This will significantly delay calculation time.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、階層型制御装置の・・−ドウエアの部
品点数を削減しながら、その演算時間を短縮し、しかも
高信頼化した階層型高信頼化装置を提供することである
SUMMARY OF THE INVENTION An object of the present invention is to provide a hierarchical control device that reduces the number of hardware components, shortens calculation time, and improves reliability.

〔発明の概要〕[Summary of the invention]

本発明は、上記目的を達成するために、階層型制御装置
の各レベルを直接的に端末装置にも接続し、階層型を維
持しながら、見かけ上条重化して、ハードウェアの部品
点数を削減しながら、制御の演算時間を一階層部と同程
度に短縮し、しかも高信頼化することを特徴とするもの
である。
In order to achieve the above object, the present invention connects each level of a hierarchical control device directly to a terminal device, and while maintaining the hierarchical structure, apparently increases the number of hardware components and reduces the number of hardware components. It is characterized by reducing the control calculation time to the same level as that for the first layer, and increasing reliability.

〔発明の実施例〕[Embodiments of the invention]

次に第1図〜第4図により、本発明の一実施例を説明す
る。
Next, an embodiment of the present invention will be described with reference to FIGS. 1 to 4.

第1図は、本発明による階層型高信頼化装置の一実施例
を示すブロック図である。本実施例は、3階層の構成の
例であシ、上位レベルの制御装置人、その下位にある制
御装置B1最下位の制御装置Cの3階層で構成されてい
る。端末装置Rは、プロセスと現場で接続される。端末
装置凡の内部は、現場のプロセス信号を取シ込む入力回
路8工と、現場の制御対象を制御する出力回路RO1さ
らに、3階層の制御装置と信号多重伝送で接続する伝送
装置R,T人、RTm 、RTcとから構成されている
FIG. 1 is a block diagram showing an embodiment of a hierarchical high reliability device according to the present invention. This embodiment is an example of a three-layer configuration, and includes a control device at an upper level, a control device B at a lower level, and a control device C at the lowest level. A terminal device R is connected to the process in the field. Inside the terminal device, there are 8 input circuits that input process signals from the site, an output circuit RO1 that controls the control target at the site, and transmission devices R and T that connect to three-layer control devices by signal multiplex transmission. It consists of people, RTm, and RTc.

現場のプロセス信号は、プラントの状況を圧力。On-site process signals pressure plant status.

流量、水位、温度、開閉状態等により把握する。It is determined by flow rate, water level, temperature, opening/closing status, etc.

例えば、原子炉の圧力であれば、半導体検出方式等の圧
力伝送器の信号を入力回路RIに取り込む。
For example, in the case of the pressure of a nuclear reactor, a signal from a pressure transmitter such as a semiconductor detection method is input to the input circuit RI.

これらのプロセス信号を入力回路RIで信号多重伝送し
、3本のインターフェイスバスで伝送装置孔T A −
RT cへ接続する。伝送装置RT A〜R,T cは
、それぞれ制御装置A−Cの内部の伝送装置AT−CT
と接続され、信号を伝達する。
These process signals are multiplexed and transmitted by the input circuit RI, and are sent to the transmission device hole T A - by three interface buses.
Connect to RT c. Transmission devices RT A to R, Tc are transmission devices AT to CT inside control devices A to C, respectively.
connected to transmit signals.

する。do.

第2図は、第1図実施例による3階層構成時の演算時間
を示す図である。端末装置Rからの信号を、制御装置A
−Cにそれぞれ同時に取り込めばA−Cレベルの演算装
置の演算時間は自分の演算時間T A −T cとそれ
ぞれの伝送時間T1.T2゜T3の加算となシ、大幅に
短くなる。ここでも伝  。
FIG. 2 is a diagram showing the computation time in the three-layer configuration according to the embodiment of FIG. 1. The signal from the terminal device R is sent to the control device A.
-C at the same time, the calculation time of the A-C level arithmetic device is the own calculation time T A -T c and each transmission time T1. By adding T2°T3, the time becomes significantly shorter. It is also told here.

送装置が同じならば、すべてTlで計算する。If the sending device is the same, all calculations are done using Tl.

第1図の構成は制御装置の数を増やすことなく、見かけ
上、3重系の構成となっている。すなわち、制御装置C
が何らかの理由で停止すれば、制御装置B又はAによシ
バツクアップし、制御装置BとCが停止しても、制御装
置Aがバックアップする3重化構成である。
The configuration shown in FIG. 1 has an apparent triple system configuration without increasing the number of control devices. That is, the control device C
If the system stops for some reason, it will be backed up by control device B or A, and even if control devices B and C stop, control device A will back up, which is a triplex configuration.

第3図及び第4図は第1図における端末装置孔の入力回
路RI及び出力回路R,Oの回路図である。
3 and 4 are circuit diagrams of the input circuit RI and output circuits R and O of the terminal device hole in FIG. 1.

第3図は4人力のアナログ回路である。0番目から3番
目の入力信号は、タイミング/内部アドレス発生回路R
,ITによシ、入力取込み部RICHOからRICH3
を介して、マルチプレクサRIMPXで順次域シ込まれ
る。それからアンプRIAMPを通シ出力増幅され、A
/D変換器RIADによシデイジタルの直列信号へ変換
される。ディジタルの直列信号は、メモリ几IMA〜几
IMcに格納される。すなわち、アナログ信号はディジ
タル信号へ変換されて、メモリに一定周期毎に薔き込ま
れる。メモリはA−Cまであシ、3倍に増やされること
となる。メモリ上の情報を、アドレスアクセスコントロ
ールRIADAと入力データバッファPIDA及びステ
ータスデータバッファR,ISAとにより、バスを介し
て、伝送装置と接続できる。
Figure 3 shows an analog circuit powered by four people. The 0th to 3rd input signals are sent to the timing/internal address generation circuit R.
, for IT, from input acquisition section RICHO to RICH3
are sequentially input to the multiplexer RIMPX via the multiplexer RIMPX. Then, the output is amplified through the amplifier RIAMP, and A
The signal is converted into a digital serial signal by the /D converter RIAD. Digital serial signals are stored in memories IMA to IMc. That is, the analog signal is converted into a digital signal and stored in the memory at regular intervals. The memory will be increased three times from A to C. Information on the memory can be connected to a transmission device via a bus using an address access control RIADA, an input data buffer PIDA, and status data buffers R and ISA.

第4図は、4個のアナログ出力を持つ出力回路である。FIG. 4 shows an output circuit with four analog outputs.

伝送装置からのディジタル信号はバスヲ介して、出力回
路部へ3個の信号を取り込む。A。
Three digital signals from the transmission device are input to the output circuit section via the bus. A.

B、Cは階層部の制御装置A、B、Cとそれぞれ対応し
た出力信号である。伝送装置との取り合いにおいては、
アドレスアクセスコントロールROADA 、出力デー
タバツファRODA、演算データバッファBOXA、ス
テータステータバッファRO8Aを介して、出力スキャ
ニングコントロールROCによシ順次取り込み、判定回
路ROJに信号を伝達する。
B and C are output signals corresponding to the control devices A, B, and C of the hierarchical section, respectively. When dealing with transmission equipment,
The signals are sequentially taken in by the output scanning control ROC via the address access control ROADA, the output data buffer RODA, the operation data buffer BOXA, and the status data buffer RO8A, and the signals are transmitted to the determination circuit ROJ.

判定回路ROJは制御装置A−Cの状態に応じて、制御
装置Cが正常である場合は、Cの信号をD/Aコンバー
タRODに出力する。制御装置Cが異常の場合は、Bを
選択し、Bも異常となれば、Aを選択する。D/Aコン
バータの出力は、出力マルチプレクサROMPXを介し
て、4個のアナログ出力となる。
The determination circuit ROJ outputs a signal of C to the D/A converter ROD when the control device C is normal, depending on the state of the control devices A-C. If control device C is abnormal, B is selected, and if B is also abnormal, A is selected. The output of the D/A converter becomes four analog outputs via the output multiplexer ROMPX.

以上説明した通り本発明の一実施例によれば、制御装置
を増やすことなく、多重化構成を実現でき、演算時間も
最短で処理できる高速演算がなされ、信頼性及び経済性
向上の効果は大きい。
As explained above, according to one embodiment of the present invention, a multiplexed configuration can be realized without increasing the number of control devices, high-speed calculations can be performed with the shortest calculation time, and the effects of improving reliability and economic efficiency are significant. .

尚、本発明の上記実施例は、3階層であったが、多階層
でも全く同様であり、各階層における演算装置が複数個
の場合も同様である。
Although the above embodiment of the present invention has three hierarchies, the same applies to multiple hierarchies, and the same holds true even when each hierarchy has a plurality of arithmetic units.

さらに、入力回路、出力回路の点数は4点であったが、
何点でもよいことはいうまでもない。
Furthermore, the number of points for the input circuit and output circuit was 4 points,
Needless to say, any number of points is fine.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ハードウェアの部品点数を削減しなが
ら、その制御演算時間を短縮し、しかも高信頼化した階
層型高信頼化装置が得られる。
According to the present invention, it is possible to obtain a hierarchical high-reliability device that reduces the number of hardware parts, shortens the control calculation time, and has high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による階層型高信頼化装置の一実施例を
示すブロック図、第2図は第1図実施例における演算時
間を示す図、第3図は第1図実施例の入力回路の一例を
示す図、第4図は第1図実施例の出力回路の一例を示す
図、第5図は原子力発電所において従来技術によシ多重
化された給水制御系のブロック図、第6図は第5図従来
例における演算時間を示す図である。 人〜C・・・制御装置、R・・・端末装置、AT〜CT
・・・伝送装置、RTA−RTc・・・伝送装置、RI
・・・入力回路、RO・・・出力回路。
FIG. 1 is a block diagram showing an embodiment of a hierarchical high reliability device according to the present invention, FIG. 2 is a diagram showing calculation time in the embodiment of FIG. 1, and FIG. 3 is an input circuit of the embodiment of FIG. 1. FIG. 4 is a diagram showing an example of the output circuit of the embodiment shown in FIG. 1. FIG. The figure is a diagram showing the computation time in the conventional example shown in FIG. Person ~ C... Control device, R... Terminal device, AT ~ CT
...Transmission device, RTA-RTc...Transmission device, RI
...Input circuit, RO...Output circuit.

Claims (1)

【特許請求の範囲】[Claims] 1、制御対象を制御する下位レベル制御装置を上位レベ
ル制御装置が監視する階層型制御装置において、各レベ
ルの制御装置を制御対象付近に配置した端末装置にも直
接的に接続し、各レベル間では階層型を維持しながら、
各レベルどうしで多重化したことを特徴とする階層型高
信頼化装置。
1. In a hierarchical control device in which a higher-level control device monitors a lower-level control device that controls a controlled object, the control device at each level is also directly connected to a terminal device placed near the controlled object, and connections between each level are established. So, while maintaining the hierarchy,
A hierarchical high reliability device characterized by multiplexing between each level.
JP60072255A 1985-04-05 1985-04-05 Hierarchical high reliability device Expired - Lifetime JPH0830962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60072255A JPH0830962B2 (en) 1985-04-05 1985-04-05 Hierarchical high reliability device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60072255A JPH0830962B2 (en) 1985-04-05 1985-04-05 Hierarchical high reliability device

Publications (2)

Publication Number Publication Date
JPS61231601A true JPS61231601A (en) 1986-10-15
JPH0830962B2 JPH0830962B2 (en) 1996-03-27

Family

ID=13484000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60072255A Expired - Lifetime JPH0830962B2 (en) 1985-04-05 1985-04-05 Hierarchical high reliability device

Country Status (1)

Country Link
JP (1) JPH0830962B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172001A (en) * 1983-03-22 1984-09-28 Hitachi Ltd Analog output switching device
JPS59212902A (en) * 1983-05-18 1984-12-01 Hitachi Ltd Multiplexing controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172001A (en) * 1983-03-22 1984-09-28 Hitachi Ltd Analog output switching device
JPS59212902A (en) * 1983-05-18 1984-12-01 Hitachi Ltd Multiplexing controller

Also Published As

Publication number Publication date
JPH0830962B2 (en) 1996-03-27

Similar Documents

Publication Publication Date Title
EP0696001A1 (en) Information processing system and method of computation performed by using an information processing system
GB2034926A (en) Automatic control of movable detectors
JPS61231601A (en) Hierarchy type high reliable attaining device
JPH01245719A (en) Parity check controller
JPH09215198A (en) Automatic voltage regulator
Quatember Modular crossbar switch for large-scale multiprocessor systems: structure and implementation
Hildebrand PREPROCESSING IN TODAY’S TELEMETRY COMPUTER SYSTEM
JPS5880740A (en) Microprogram controller
JPS6232748A (en) Data transfer equipment
JPH04354001A (en) Redundancy controller
JPH0256697B2 (en)
JPS61254016A (en) Digital power system controller
JPS5918721B2 (en) Backup method for process control using a computer
JPS644217B2 (en)
JPH02118738A (en) Switching system by abnormal level of duplexing control system
Leland Stability of asynchronous systems with Poisson transitions
JPS61163494A (en) Alarm controller
JPS6310457B2 (en)
JPH0373036B2 (en)
JPS60254267A (en) Data transfer system
JPS626550A (en) Hierarchy decentralized control system
JP2788250B2 (en) Digital signal switch and digital signal switch selection module
JPS59133670A (en) Digital operating device
CN109884880A (en) Distribution, redundancy structure control system for ultra-large type space simulator
JPS6136861A (en) Memory device