JPS6122672A - 半導体物体内に高アスペクト比の中空拡散領域を製造する方法及びそれによつて製造されたダイオ−ド - Google Patents

半導体物体内に高アスペクト比の中空拡散領域を製造する方法及びそれによつて製造されたダイオ−ド

Info

Publication number
JPS6122672A
JPS6122672A JP60000016A JP1685A JPS6122672A JP S6122672 A JPS6122672 A JP S6122672A JP 60000016 A JP60000016 A JP 60000016A JP 1685 A JP1685 A JP 1685A JP S6122672 A JPS6122672 A JP S6122672A
Authority
JP
Japan
Prior art keywords
bore
region
semiconductor
atoms
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60000016A
Other languages
English (en)
Inventor
トーマス リチヤード アンソニイ
ダグラス ユージン ヒユーストン
ジエイムズ アンソニイ ルーグラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS6122672A publication Critical patent/JPS6122672A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/94Laser ablative material removal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は大略半導体技術に関するものであって、更に詳
細には、半導体物体を完全に貫通して延在する小径で高
アスペクト比のボアと実質的に同心状であり大略一様な
断面の半導体領域を確立することによってダイオードを
製造する方法に関するものである。
尚、本発明は1983年10月24日に出願した本願出
願人の出願に係る発明者Anthony、 et al
の米国特許出願筒544,935号に関連するものであ
る。
多数の電子デバイスにとって、例えばダイオード等の半
導体物体の厚さを貫通して延在する高アスペクト比半導
体領域が所望される。
固体物質を介してその上表面から下表面へ半導体物体の
厚さを介して不純物を直接拡散させることは、生産の観
点から所望されるものよりも長い拡散時間を必要とする
。固体半導体物質を介しての直接拡散によって製造され
る半導体領域は、更に横方向に該物体の内部へ拡がり、
該物体を貫通する直線経路から所望の範囲を越えて逸れ
ることとなる。直接拡散によって拡散領域と物体との間
に形成される接合は、不純物を上表面及び下表面の両方
から拡散させた場合に該物体の断面で見た場合、大略不
規則的であり、例えば砂時計形状をしている。活性デバ
イスを製造する為のより太きな面積を与える為に表面寸
法を増加させる場合に強度を上げる為に該物体の厚さを
増加させると、厚さを貫通しての直接拡散による半導体
領域のこの様な不所望の特性は更に顕著となる。
半導体物体内に厚さを貫通しての領域の製造を向上させ
る為の方法は存在している。その1方法は1.米国特許
第4,227,942号に開示される如く、物体の表面
の内部でその下側の区域を露出dせる為の化学的エッチ
を使用している。これらのエッチャントは通常作用が遅
く、特別の手順を取らない限り厚さの変動に敏感な寸法
の穿孔を形成し、且つ物体内の結晶の配向状態に敏感で
ある(即ち、エッチャントが非等方的である)。エッチ
ャントが非等方的であるので、形成される穿孔は通常截
頭四面体の形状をしている。半導体ウェハを貫通する砂
時計形状をした開口で、各開口を被覆する反対導電型の
半導体領域を持ったものは、R,’C。
Joy及びW、 J、 Ne5torkの「分離したパ
ワーフィードスルーホール(Isolated Pow
er Feed−Thru Ho1es”)J、IBM
テクニカルディスクロージャーブレティン、Vol、 
16. No、 11.1974年4月、の文献に開示
されている。
米国特許第4,137,100号に開示されている様な
他の方法では、基板内に凹みや溝等の刻設部を形成し物
体の表面の下のレベルから拡散プロセスが開始すること
を可能としている。不純物を付与する前又は後の何れか
において、し、−ザビームを使用してこの様な刻設部を
形成することにより、拡散時間は減少されると共に横方
向の拡がりは減少されるが、半導体物体に転位又は拡散
パイプの形で損傷が発生する。
厚さを貫通してのダイオードを製造する別の2つの方法
は、熱勾配ゾーン溶融(TGZM)と電気移動法(エレ
クトロマイグレーション)である。米国特許第3,89
9,361号(C1ine及びAnthony)と米国
特許第3,901..736号(Anthony及びC
11ne)はダイオードの製造においてTGZMを使用
する代表的な発明である。これらの方法においては、半
導体物質(例えば、シリコンウェハ)の固体物体の1表
面上の位置からその物体内に又はそれを貫通して金属す
ッチな小滴を移動させ、その後流に再結晶した半導体物
質の固体プラグを残存させる。半導体物質からなる物体
を介して金属リッチな小滴を移動させて電位勾配(即ち
、電気移動法)を印加することによって同様な再結晶し
たプラグを形成することは米国特許第4,377.42
3号(Anthony)に開示されている。これらの製
造方法はここでは[バルクマイグレーション」と呼称す
る。
米国特許第4,377.423号は、バルクマイグレー
ションのことを開示すると共に、非導電性基板の上に支
持されておりその一部を形成するものではない半導体物
質からなる薄膜に沿って液体金属小滴を移動させる為に
電気移動法を使用することを開示している。その中にお
いて指摘されていることであるが、薄膜電気移動速度は
バルク電気移動速度よりも100乃至i 、 ooo倍
も早い。
バルク移動技術における制限は、再結晶される半導体領
域の寸法が約10ミル以下に減少すると、TGZM及び
電気移動法を実施することがかなり困難で複雑となると
いうことである。
本明細書においては、特に異なるものとして断りが無い
限り、「円筒」という用語は固定した直線と平行で円と
交差して移動する直線の軌跡によって画定される表面を
表すものとする。長さ対直径の比が20よりも大きな孔
を取り扱う場合、この様な孔の壁は成る程度のテーパを
持つ傾向にあり、その孔の入口の直径がその出口の直径
よりも多少大きくなる。本明細書及び特許請求の範囲に
おいて使用される如く、「孔」という用語は「ボア」と
いう用語と等価である。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消することを目的とする。
本発明は装置とその製造方法を提供するものであって、
半導体物体はそれを完全に貫通して延在する少なくとも
1個のボアを有しており、このボアは大略中空円筒の形
状の領域で画定されている。
この領域は、半導体物体のバルク組成(例えば、シリコ
ン)を有する物質とは異なった金属原子(即ち、外因的
な金属原子)が豊富である様にされており、該外因的金
属原子は前記領域内に実質的一様に分布されている。典
型的に、該外因的金属原子はボアを画定している領域に
隣接した物体の物質とは反対の導電型を与えると共にそ
れよりも低い固有抵抗を与えており、このボアは約1.
5ミルよりも小さな実質的に一定の直径を有すると共に
少なくとも約6:1の平均的な長さ対直径の比を有して
いる。
要約すると、本発明方法は、低乃至中程度のパワーのマ
ルチパルス操作でのレーザ穿孔技術を使用することによ
って、半導体物体の厚さを完全に貫通して延在する1個
又はそれ以上のボア(上述した寸法を有している)を形
成し、次し1で熱移動法又は電気移動法によって前記ボ
アの内側表面番こ沿って金属リッチ液体の小滴を移動さ
せる、各工程を有している。該物体は任意の結晶配列を
持った任意の半導体物質とすることが可能である。
概して、実際的な装置を構成する場合に、必ず必要であ
るという訳ではないが、付加的な処理工程が実施される
。この様な付加的な処理工程は、例えば、半導体領域と
接触した活性デノ(イスを与えたり、これらの領域をア
ドレスする手段を与えたり、又はこれら両者の組合せを
与えたりするものである。
止揚した米国特許出願第544,935号に開示されて
いる方法(即ち、ソリッドステート拡散)1こよって形
成される高アスペクト(縦横)比のボアを画定する同心
状の領域の外因的金属原子の含有はその領域において非
一様的に分布しているが、本発明のボアを画定する領域
内の外因的金属原子の含有は実質的に一様に分布してい
る。この構成は該領域をシャープに画定することを可能
とし、従って本発明によって製造されたPN接合の特性
はソリッドステート拡散を使用して得られるPN接合の
ものとは著しく異なっている。
最も重要なことは、ソリ−トステート拡散を使用した場
合と比較して本発明方法によって確立されたこれらの領
域で得られる速度が非常に太き(Aということであり、
即ち10’乃至107倍早くなっているということであ
る。ソリッドステート拡散処理は1.1(10乃至1 
、300℃の範囲で行なわれ、半導体物体内に組み込ま
れた予め存在するデバイスを破壊することがある。本発
明プロセスにおいては、操作温度は約630℃乃至約1
,420℃の範囲とすることが可能であり、1 、00
0℃以上の温度を使用する場合であっても、半導体物体
内に既に組み込まれてデバイスが存在するシリコンウェ
ハ等の半導体物体を貫通して延在するボアを画定する領
域へ外因的金属原子含有物を導入させても何等問題を発
生することは無い。ボアの内側表面に沿っての金属リッ
チ小滴の移動速度が非常に早いので、該物体を処理する
温度での時間が充分に短時間であり、既に存在している
PN接合を移動させることは無く、この様な移動が起こ
ると破壊的な効果を伴うことがある。
この方法は米国特許出願第544,935号に開示され
ているソリ−トステート拡散技術の改良であるばかりか
、バルク移動法の著しい改良でもある。
予めレーザで穿設した孔に沿って金属リッチな液体の小
滴を移動させることは一層大きな整合精度を確保し、約
10−”cm/secの速度で実施するプロセスはバル
ク移動法よりも100乃至2,000倍も高速であり、
それでいて、バルク移動法において使用可能な最小の小
滴は約5乃至8ミルであるが、本発明方法ではもっと小
さな小滴(最小で1/4ミル)を使用することが可能で
ある。
本発明のプロセスで製造された装置は前述した如き少な
くとも1個の小径で高アスペクト比のボアを持った半導
体物質からなる物体を有している。
外因的金属原子を含有する領域が該ボアを取り囲んでお
り、且つ該物体を貫通して延在する基本的に中空円筒の
形状であるボアと実質的に同心状に位置している。
概して、実際的な装置においては、該ボアを複数個設け
、それと関連する実質的に同心状の半導体領域を所定の
アレイに配列させる。本発明は主にダイオードの製造に
関するものであって、更に詳細には、シリコン内にダイ
オードを製造することに関するものである。
適宜の半導体物質内にダイオードを製造するのに有用な
外因的原子は、アルミニウム、インジウム、ガリウム、
及びアンチモニ−(アルミニウム。
アルミニウム合金、インジウム、インジウム合金、ガリ
ウム、ガリウム合金、アンチモニー及びアンチモニー合
金から得られる)からなるグループから選択されるもの
である。又、少数キャリアのライフターイムのキラーと
して機能する金または銀等の不純物が存在する領域を形
成するか又は錫又は錫合金を使用して錫原子を導入して
中和領域を形成する為の外因的金属原子を導入すること
も本発明の範囲内である。シリコンに加えて、ゲルマニ
ウム、燐化ガリウム、ガリウム砒素、アンチモン化イン
ジウム、テルル化カドミウム及び硫化亜鉛等のその他の
半導体物質を使用することも可能である。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。第1図乃至第3図を参照する
と、低乃至中程度のパワー出力でマルチパルスレーザ穿
孔技術を使用して一部を図示したシリコンウェハ11内
に少なくとも1個の孔又はボア10を穿設する。ボア1
0は、その直径が約1.5乃至約0.25ミルの範囲内
であり且つ平均的な長さ対直径の比が少なくとも約6=
1である様に寸法構成されている。
シリコンウェハ内にこの様なボアを穿設する為に使用可
能であってレーザシステムとしては、元元のレーザヘッ
ドをU、S、レーザコーポレーションによって製造され
た10ワツト出力(連続波モードにおいて)光音響Qス
イッチトNd:YAGヘッドで置換して変形させたエレ
クトロサイエンティフィックインダストリーズのレーザ
トリミングシステムモデル25 (ESI−25)があ
る。Nd:YAGレーザは波長が短((1,06ミクロ
ン)且つシリコンは容易にNd : YAG光を吸収す
る。
このレーザを約20ミクロンの合焦させたビーム寸法で
、約250ミクロンの焦点深度で、約200ナノ秒の個
別的パルス期間で、約3 KHzの繰り返し率で、Qス
イッチモードで繰り返し動作させた。
連続パルスモードで独立的に測定した約2ワツトの出力
レベルにおいて、IQmsec遅延で離隔された5 m
5ec期間の10個のパルス列を使用して1秒当たり約
5個の孔を穿孔した。上述したパラメータで動作してい
るレーザからのパルス数を注意深く制御することによっ
て、シリコンウェハ11の厚さを貫通して延在するボア
を再現性をもって穿設することが可能である。
概して、以下の如き基準に基づいて本発明を実施する為
に適切なレーザを選択することが可能である。
a)  Nd:YAG b)  Qスイッチ C)波長: 1.06ミクロン(又は周波数2倍化によ
って一層短くても良い) d)パルス長さ: 200ナノ秒以下 e)パルス間間隔:1−3kHz 穿孔作業を剥き出じのシリコンウェハ上で実施した場合
に、穿孔中のボアからの塵芥の落下によって発生された
表面傷が幾らか観察された。この様な傷は、ウェハの両
面を黒色アクリル吹き付は塗装剤で予め被覆しておき、
穿孔作業の後にその被覆をトルエンで除去することによ
って回避することが可能であった。各穿孔したボアから
の塵芥は保護塗装被覆と共に洗い流された。ホトレジス
トや、パラフィンや、シリコングリース等のその他の被
覆もアルリル塗装剤と同等に使用可能であるが、アクリ
ル吹き付は塗装剤程除去が容易ではない。
透孔ボア10を穿設した後に、1/2乃至25ミクロン
厚さの最初の金属層を、例えば真空中における電子ビー
ム蒸着によって、シリコンウェハ11の表面上に付着さ
せ、全てのボアの開口を被覆する。その後に、簡単な研
磨又は選択的なエツチングによってウェハ表面から金属
を選択的に除去して個別的な金属リッチ塊12を各ボア
lo上に位置させる。別法としては、ボアの直径よりも
多少大きな直径を持った金属球をウェハ表面上に載置さ
せ、ウェハを優しく揺動させると共に振動させてこの金
属球を番孔にはまり込ませる。
孔10の内側表面に沿って所望の金属塊(例えば、塊1
2)を移動させる為の最初の金属が孔を架橋することは
臨界的では無い。従って、物体11内にボア10を穿設
する前に、一方の主表面に金属の層(不図示)を設け、
ボア10をこの金属被覆層と半導体物体とを貫通してレ
ーザによって穿設し、次いで最初の被覆層を選択的に除
去してボア1oと整合して貫通する孔を持っているとい
う点において塊12と異なる塊を残存させることが可能
である。
別の方法としては、ホトレジスト層を使用するものがあ
る。従って、ウェハ11の主表面上に従来のホトレジス
ト物質からなる層(不図示)を付着させ、次いでこのホ
トレジストをマスクし、露光すると共に現像して金属の
個別的な塊12が付着させる開口を形成する。その後に
、ホトレジストを除去する。
ボア10への開口に隣接して金属塊を位置させた後に、
米国特許第4,075,038号(Anthony及び
C11ne)に開示されている如き装置を使用して以下
に説明する如く熱移動(サーモマイグレーション)を起
こさせることが可能である。最初に、ウェハ(又は物体
)11を、孔への入口の周りの物体11(例えば、シリ
コン)の金属と溶融して金属塊12が合金を形成する様
な温度よりも高い温度に迅速に加熱する。その結果得ら
れる小滴12’aはボア10の平均直径よりも少なくと
も約20%だけ大きな直径を有すべきである。熱勾配(
例えば、約50℃/cm)が確立され、且つ物体11全
体に渡って維持されて、金属リッチな溶融小滴12aを
ボア10の内側表面の長さ及び周囲範囲に沿って移動さ
せる。この移動が完了した後に、物体1]9反対側表面
に到達した金属部分は王水又はKOH内でエツチングす
ることによって除去する。
米国特許第4,377.423号に開示されている様な
装置を使用することが望まれる場合には、電位勾配(即
ち、電気移動)を利用することによって同様な態様で小
滴12aを移動させることが可能である。
何れの方法を使用した場合でも、溶融ゾーンとしての合
金小滴12aの移動がボア10の内側表面に沿ってウェ
ハ11を介して進行すると、その後流には中空円筒形状
をした再結晶化した単結晶領域13が形成される。その
当初の組成に加えて、領域13は、物体11の半導体物
質における支配的な移動(マイグレーション)温度にお
いての溶解度限界での固溶体内の小滴12aの液体金属
内に存在する物質(即ち、外因的金属原子)を含有して
いる。前述したリストからの適宜の金属を使用すること
によって、得られる再結晶化領域13は物体11のもの
とは異なった固有抵抗及び導電型を持った単結晶半導体
物質であり、領域13と物体11との界面においてPN
接合を形成する。
上述した態様での物体11を介しての小滴12aの移動
は、バルクマイグレーションにおける移動よりも100
乃至2,000倍の早さで行なわれる。又、ソリッドス
テート拡散と比較して、ボア10の如きボアを画定する
領域の生産は10S乃至107倍の早さである。
物体11の特定の幾何学的形状はその最終的な使用目的
によって決定されるが、薄い(即ち、約6乃至約100
ミルの厚さ)ウェハと正方形か又は矩形の半導体物質か
らなるチップが一般的である。
第4図における曲線は、シリコン内に成る所定の外因的
原子含有量(JM子数/cc)を持った領域13を形成
する為の小滴12aのマイグレーション即ち移動を起こ
させる為の操作温度の設定条件データを示している。
第5図は、同一の小滴がバルクシリコンを貫通して移動
する速度と比較して、シリコンウェハ内の高アスペクト
比のボアの内側表面に沿って移動するアルミニウム(シ
リコン5との合金)の溶融小滴が移動する速度が著しく
大きいことを示したグラフである。
実施例 直径2″で、厚さが0.013”で、(111)の結晶
配向で、10Ω・cllのN型(sb)導電型のシリコ
ンウェハをミズーリ州、セントピータース、のモンザン
トコーポレーションから入手した。このウェハの一面を
ポリッシュし、他方の面を600グリツド(20ミクロ
ン)仕上にグラインドした。
次いで、このウェハを金属蒸着室内に載置し、シリコン
ウェハのグラインドした表面上に15ミクロン厚のアル
ミニウム層を付着させた。
次いで、従来のホトリソグラフィー技術において従来公
知の技術を使用して該金属層上に耐酸性の第2層を付着
形成させた。この第2層は、例えば、コダックのメタル
エッチレジストを使用した。
このレジストをウェハ上に付着形成させた後に、1時間
80℃の温度で焼成して乾燥させた。0.002”の直
径で平担な円形ディスクを規定する適宜のマスクをホト
レジスト層上に載置し、紫外線光へ露光させた。露光の
後に、キシレンでレジストを洗い流し、ディスクマスク
によって被覆されている部分を除いてレジストを全て除
去した。
該金属層を緩衝弗化水素酸/硝酸溶液で選択的にエツチ
ングした。このエツチングは、金属層の露出部分が完全
に除去させる迄継続した。次いで、この様に処理したウ
ェハを脱イオン化水でリンスし、乾燥させた。
ホトレジストマスクの残存部分、即ち円形ディスク、を
濃縮硫酸1体積部と過酸化水素1体積部とで構成された
混合恰内に該ウェハを浸漬させることによって除去した
次いで、該ウェハを蒸留水でリンスしガス(例えば、ア
ルゴン又は窒素)を吹き付けて乾燥させた。
次いで、変形させたESI−25レーザで金属ディスク
付着物の中心にシリコンウェハを貫通して孔を穿孔した
。レーザビームの焦点深度及び直径は、夫々、250ミ
クロン及び25ミクロンであった・ レーザの操作は繰り返しのQスイッチモードであり、個
々のパルス期間は200ナノ秒であった。
このレーザは、ドリル穿孔がウェハを貫通する迄、3k
llzのパルス繰り返し率で個々のパルスからなる連続
的なパルス列を射出すべくプログラムした。
3kHzのパルス繰り返し率を選択したのは、それがQ
スイッチモードで最高の出力パワーを与えたからである
。ウェハを貫通して孔を穿孔するのに約50個のパルス
を必要とした。その結果得られたドリル穿孔は入口部の
直径が30ミクロンで出口部の直径が20ミクロンであ
った。
付着形成した金属ディスクの9中心を貫通すると共にウ
ェハ自身をも貫通する孔を持ったシリコンウェハを熱移
動装置内に載置し、温度を1,100’Cに加熱した。
この温度で、アルミニウムは孔へ入口部の周りのシリコ
ンと溶融して合金を形成した。
溶融した合金が存在するウェハのポリッシュした表面を
ウェハの反対側のグラインドした表面よりも低い温度と
して、ウェハの雨側表面間に50℃/cmの熱勾配を与
えた。充分な時間(約1分)に渡って溶融合金を該孔に
沿って下方向へ移動させて反対側の表面(即ち、グライ
ンドした面)へ到達させた。この移動即ちマイグレーシ
ョンの完了と共に、ウェハを突き抜けて移動した金属ゾ
ーンを王水でエツチングして除去した。
この様に孔を介してアルミニウムの溶融合金ゾーンを通
過させることによって、該孔と同心的な再結晶化したシ
リコンからなる円筒状の殻(約15ミクロンの厚さ)が
形成された。この領域は、再結晶化領域全体に渡って1
.4X 1019原子数/CCのアルミニウムの一定で
一様な濃度レベルを持つものであった。゛この濃度レベ
ルは、孔内の気体源からのソリッドステート拡散から得
られる場合のアルミニウム不純物が一定でない誤差関数
分布を呈することと対比される。
この再結晶化領域はP導電型を持っており、一方元のシ
リコン母体はN導電型を維持していた。
その結果、再結晶化ゾーンと元のシリコン母体との間の
接触面に該孔と同心的な円筒状のPN接合が形成された
再結晶化領域の外側において、シリコンはその当初の不
純物レベルである5 X I Q 147J子数/cc
を維持していた。その結果、再結晶化物質と元のシリコ
ン母体との間の接合は極めてシャープであった。この接
合の幅は1ミクロン以下であった。
この幅を拡散による場合と比較すると、拡散による場合
には、不純物濃度の誤差関数下降部分は数ミクロンにも
渡って延在することかあるものである。
本発明方法を実施することにより、ウェハ内の孔を介し
てのマイグレ−ションがウェハのバルクを介してのもの
よりも著しく早いということが判明したのみならず、孔
の無いウェハを介して移動させる場合よりも予め穿孔し
た孔によってウェハを介して移動させることによって一
層小さな合金ゾーンを移動させることが可能であること
が判明した。この予め穿孔した孔を介して一層小さなゾ
ーン(直径が3ミル以下のもの)を移動させることが可
能である能力は、予め穿孔した孔がある場合にはウェハ
を介して既に表面が存在しているので表面張力による移
動に対する障壁が存在しないという事実と関連している
。孔が無い場合には、ウェハの入口表面に表面張力障壁
が存在し、より小さな合金ゾーンを表面上に保持するこ
ととなる。
この障壁の効果は合金ゾーン寸法に関連している。
より大きな表面対体積の比を有する小さなゾーンはより
小さな表面対体積の比を持った大きなゾーンよりも打ち
勝つべき比例的に一層高い障壁を持っている。3ミルよ
りも小さな直径を持った合金ゾーンは、放射熱伝達を使
用する熱移動装置内で得ることの可能な最大の温度勾配
である60℃/cmを使用したとしてもウェハを貫通し
て延在する予め穿孔した孔が存在しない場合には、移動
即ちマイグレートすることは無い。
領域13内に導入すべき外因的原子として金又は銀を使
用して本発明による移動を行なわせた場合には、領域1
3に隣接するウェハ内に位置したデバイスはより高速の
オン/オフ応答を示す。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第1図は物体を貫通して延在する高アスペクト比のボア
を具備しており且つ該ボアに隣接して該物体の表面上に
位置させた個別的な金属塊を有する半導体物質からなる
物体の一部を示した断面図。 第2図は金属塊が溶融され移動工程を開始する準備がな
された小滴を形成した状態を除いて第1図を同じ断面図
、第3図は移動工程の後に小滴からの金属原子が実質的
に一様に分布されている゛中空円筒形状の領域が形成さ
れた状態を示した第1図及び第2図の物体の断面図、第
4図は温度の関数としてシリコン内の種々の外因的金属
原子の固溶特性を示したグラフ図、第5図はシリコン内
の高アスペクト比のボアに沿って溶融アルミニウムが移
動する場合とバルクシリコン内を溶融アルミニウムが移
動する場合の温度の逆数の関数としての熱勾配で割った
移動速度を示した片対数グラフ図、である。 ・(符合の説明) 10:孔(ボア) 11:シリコンウェハ 12:金属塊 12a:小滴 13:再結晶化領域 図面の浄d(内官に宸更るし) lラ−ti、 5 手続補正書 昭和60年4月4日

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置において、半導体物質からなる物体が完
    全にそれを貫通して延在している少なくとも1個のボア
    を有しており、前記ボアは約1.5ミル以下の直径と少
    なくとも約6:1の平均的長さ対直径比を持っており、
    前記ボアは中空円筒形状の領域で画定されており、前記
    半導体物質からなる前記領域は再結晶状態にあり且つそ
    の中に前記領域を介して前記半導体物質の初期的含有物
    に加えてアルミニウム、インジウム、ガリウム、アンチ
    モニー、金、銀及び錫から構成されるグループから選択
    される少なくとも1つの金属の原子の実質的に一定で一
    様な濃度レベルを持っていることを特徴とする半導体装
    置。 2、特許請求の範囲第1項において、前記再結晶領域が
    前記領域と隣接して位置している前記物体の物質と反対
    の導電型を有すると共により低い固有抵抗を有しており
    、且つ約1ミクロンより小さな幅を持ったPN接合がそ
    れらの間の界面を与えていることを特徴とする半導体装
    置。 3、特許請求の範囲第2項において、前記半導体物質が
    シリコンであり、且つ前記実質的に一定で一様な濃度の
    金属原子がアルミニウム原子であることを特徴とする半
    導体装置。 4、特許請求の範囲第3項において、前記再結晶領域に
    おけるアルミニウム原子の濃度が約1.4×10^1^
    9原子数/ccであることを特徴とする半導体装置。 5、半導体装置の製造方法において、半導体物体が多数
    パルスレーザ穿孔によるボアを具備しており、前記ボア
    が約1.5ミル以下の直径を持っておりかつその平均的
    な長さ対直径比が少なくとも約6:1で前記物体を完全
    に貫通して延在しており、前記ボアの直径よりも大きな
    溶融金属リッチな小滴を前記ボアの内側表面の長さ及び
    広さに沿って移動させ、前記小滴がアルミニウム、イン
    ジウム、ガリウム、アンチモニー、金、銀及び錫からな
    るグループから選択される金属の原子を含有しているこ
    とを特徴とする製造方法。 6、特許請求の範囲第5項において、前記移動は熱勾配
    によって行なわれることを特徴とする製造方法。 7、特許請求の範囲第5項において、前記移動は電位勾
    配によって行なわれることを特徴とする製造方法。 8、特許請求の範囲第5項において、前記半導体物体の
    物質はシリコンであり、且つ前記溶融小滴はアルミニウ
    ム原子を含有していることを特徴とする製造方法。
JP60000016A 1984-01-03 1985-01-04 半導体物体内に高アスペクト比の中空拡散領域を製造する方法及びそれによつて製造されたダイオ−ド Pending JPS6122672A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/567,708 US4595428A (en) 1984-01-03 1984-01-03 Method for producing high-aspect ratio hollow diffused regions in a semiconductor body
US567708 2000-05-10

Publications (1)

Publication Number Publication Date
JPS6122672A true JPS6122672A (ja) 1986-01-31

Family

ID=24268313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60000016A Pending JPS6122672A (ja) 1984-01-03 1985-01-04 半導体物体内に高アスペクト比の中空拡散領域を製造する方法及びそれによつて製造されたダイオ−ド

Country Status (2)

Country Link
US (1) US4595428A (ja)
JP (1) JPS6122672A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197667U (ja) * 1986-06-05 1987-12-16
JPS63225081A (ja) * 1987-03-16 1988-09-20 株式会社日立ビルシステムサービス エレベ−タ−の呼び登録装置
JP2015179848A (ja) * 2008-09-09 2015-10-08 クゥアルコム・インコーポレイテッドQualcomm Incorporated 3−d積層型デバイスのesd保護を可能にするシステム及び方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803450A (en) * 1987-12-14 1989-02-07 General Electric Company Multilayer circuit board fabricated from silicon
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US6023041A (en) * 1996-11-08 2000-02-08 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance
WO1998020533A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
AU4993797A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
US5965043A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US5863446A (en) * 1996-11-08 1999-01-26 W. L. Gore & Associates, Inc. Electrical means for extracting layer to layer registration
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US5973290A (en) * 1997-02-26 1999-10-26 W. L. Gore & Associates, Inc. Laser apparatus having improved via processing rate
US6294455B1 (en) 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6187677B1 (en) 1997-08-22 2001-02-13 Micron Technology, Inc. Integrated circuitry and methods of forming integrated circuitry
US6143616A (en) * 1997-08-22 2000-11-07 Micron Technology, Inc. Methods of forming coaxial integrated circuitry interconnect lines
US6120892A (en) * 1997-11-20 2000-09-19 E. I. Du Pont De Nemours And Company Waterborne fluoropolymer solutions for treating hard surfaces
US6326447B1 (en) 1998-06-19 2001-12-04 E. I. Du Pont De Nemours And Company Polymeric compositions for soil release on fabrics
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US7554829B2 (en) * 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6271289B1 (en) 1999-11-16 2001-08-07 E. I. Du Pont De Nemours And Company Stain resistant compositions
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US6864965B2 (en) 2002-03-12 2005-03-08 Bae Systems Information And Electronic Systems Integration Inc. Dual-mode focal plane array for missile seekers
US7235457B2 (en) * 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US20060128147A1 (en) * 2004-12-09 2006-06-15 Honeywell International Inc. Method of fabricating electrically conducting vias in a silicon wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2813048A (en) * 1954-06-24 1957-11-12 Bell Telephone Labor Inc Temperature gradient zone-melting
US2890976A (en) * 1954-12-30 1959-06-16 Sprague Electric Co Monocrystalline tubular semiconductor
US3372070A (en) * 1965-07-30 1968-03-05 Bell Telephone Labor Inc Fabrication of semiconductor integrated devices with a pn junction running through the wafer
US3901736A (en) * 1973-10-30 1975-08-26 Gen Electric Method of making deep diode devices
GB2090465B (en) * 1980-12-29 1985-11-13 Gen Electric Production of p-n junctions by the electromigration method
US4527183A (en) * 1981-07-10 1985-07-02 General Electric Company Drilled, diffused radiation detector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197667U (ja) * 1986-06-05 1987-12-16
JPS63225081A (ja) * 1987-03-16 1988-09-20 株式会社日立ビルシステムサービス エレベ−タ−の呼び登録装置
JP2015179848A (ja) * 2008-09-09 2015-10-08 クゥアルコム・インコーポレイテッドQualcomm Incorporated 3−d積層型デバイスのesd保護を可能にするシステム及び方法

Also Published As

Publication number Publication date
US4595428A (en) 1986-06-17

Similar Documents

Publication Publication Date Title
JPS6122672A (ja) 半導体物体内に高アスペクト比の中空拡散領域を製造する方法及びそれによつて製造されたダイオ−ド
US4720308A (en) Method for producing high-aspect ratio hollow diffused regions in a semiconductor body and diode produced thereby
US3998662A (en) Migration of fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface
US2854366A (en) Method of making fused junction semiconductor devices
US5011567A (en) Method of fabricating solar cells
US3288662A (en) Method of etching to dice a semiconductor slice
US4106975A (en) Process for etching holes
KR20210154267A (ko) 기판 구조화 방법들
US3901736A (en) Method of making deep diode devices
US4033027A (en) Dividing metal plated semiconductor wafers
US3988764A (en) Deep diode solid state inductor coil
JPH03266436A (ja) 延伸グレン構造を有するアルミニウム導体の製造方法
JP2810435B2 (ja) レーザ加工方法
US4006040A (en) Semiconductor device manufacture
EP1369507B1 (en) Method of crystallizing amorphous silicon using nanoparticles
US3898106A (en) High velocity thermomigration method of making deep diodes
US3998661A (en) Uniform migration of an annular shaped molten zone through a solid body
US2829992A (en) Fused junction semiconductor devices and method of making same
US4141757A (en) Uniform thermomigration utilizing sample movement
US4108685A (en) Semiconductor device manufacture
US4067100A (en) Method of making a semiconductor device
US3972741A (en) Multiple p-n junction formation with an alloy droplet
US4031607A (en) Minority carrier isolation barriers for semiconductor devices
JPH0793304B2 (ja) バンプ電極の形成方法
US3977910A (en) Deep finger diodes