JPS61225048A - Manufacture of multilayer circuit complex - Google Patents

Manufacture of multilayer circuit complex

Info

Publication number
JPS61225048A
JPS61225048A JP4604486A JP4604486A JPS61225048A JP S61225048 A JPS61225048 A JP S61225048A JP 4604486 A JP4604486 A JP 4604486A JP 4604486 A JP4604486 A JP 4604486A JP S61225048 A JPS61225048 A JP S61225048A
Authority
JP
Japan
Prior art keywords
layer
foil
glass
substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4604486A
Other languages
Japanese (ja)
Inventor
マイクル ジエイ.プライアー
チヤールズ ジエイ.リーデツケ
ノーマン ジー.マツセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olin Corp
Original Assignee
Olin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olin Corp filed Critical Olin Corp
Publication of JPS61225048A publication Critical patent/JPS61225048A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 し産業上の利用分野コ 本発明は広い範囲の用途に用いることができるが、特に
、バイブリド回路及び多層回路用に適し、特にそれらに
関連して記述する。更に詳しく述べれば、本発明は酸素
を含まない或は脱塵した( aeoxi、dize4)
銅合金箔を、比較的低温用の結合用ガラスでセラミック
基体へ結合することに関する。−具体例として、銅合金
箔は食刻して経起部全形成し、次に抵抗性金属帯をそれ
らの隆起部に結合し、正確な抵抗路を形成する。他の具
体例として、箔が結合された複数の基体を互に結合し、
多層回路を形成する。
DETAILED DESCRIPTION OF THE INVENTION Although the invention can be used in a wide range of applications, it is particularly suitable for, and will be described with particular reference to, hybrid circuits and multilayer circuits. More specifically, the present invention provides oxygen-free or dedusted (aeoxi,dize4)
The present invention relates to bonding copper alloy foils to ceramic substrates with relatively low temperature bonding glasses. - In a specific example, a copper alloy foil is etched to form all the ridges and then resistive metal strips are bonded to those ridges to form precise resistance paths. In another embodiment, a plurality of foil bonded substrates may be bonded together;
Form a multilayer circuit.

[従来の技術〕 チップとして知られている集権回路はO)装置の賠度は
増大し続けており、それらチップは屡屡バイブll )
、11回路に取り付けられる。工0設計及び能力は進歩
し絖けているにもかかわらず、ノ葛イブリド回路技術は
実質的に止まったままになっている。
[Prior Art] Centralized circuits, known as chips,
, 11 circuits. Despite advances in design and capabilities, hybrid circuit technology remains virtually static.

ハイデリド回路設計の例は、米国特許第3.200,2
98号、第3,723.176号、第4,299,87
3号及び第4,313,026号を含めた多数の特許に
記載されている。7%イプリr基体は、典型的にはAl
2O3の如きセラミック材料を有機材料と混合し、生の
シート又は基体へ成形した薄く比較的小さな片である。
An example of a hybrid circuit design is U.S. Patent No. 3.200,2
No. 98, No. 3,723.176, No. 4,299,87
No. 3 and No. 4,313,026. The 7% IPR substrate is typically Al
Ceramic materials such as 2O3 are mixed with organic materials and formed into green sheets or thin, relatively small pieces into a substrate.

大きさは典型的には約41n2の四角に限定されている
。バイブリド基体上の導電性回路は次のようにして形成
してもよい。先ず金、ガラス及び結合剤のペーストを、
任意の模様に生のセラミック基体の表面上にシルクスク
リーン印刷する。得られた複合体を約850℃で焼成し
てペーストから結合剤を除失し、次にガラスと金を焼結
する。焼成したガラス・金導体は主たる金の′電気伝導
度のわずか約60%でしかない。抵抗体を同様な方法に
より、即ち抵抗体ペーストのスクリーン印刷及びニクロ
ムと炭素の如き抵抗材料を用いて適用する。それら抵抗
体の幾何学的形が不均一であること及びそれらの組成が
局部的に変動しているため、抵抗体は個々に測定し、許
容できる抵抗値範へレーザーにより削減しなければなら
ず、最も高価で時間のかかる手順になっている。厚膜ペ
ーストラ用いた抵抗体及び導体両方の技術は、ペースト
自体が調製毎に変動するという欠点も持っている。この
厚膜法に伴うコストは、発展性のある別法が利用できる
場合には、その適用を阻害することになっている。しか
しIO装置の密度を増大するという要求から、上に列挙
した多くの欠点にもかかわらずその使用を増大させるに
至っている。
Size is typically limited to approximately 41n2 squares. A conductive circuit on a hybrid substrate may be formed as follows. First, a paste of gold, glass and binder,
Silk screen printing on the surface of the raw ceramic substrate in any desired pattern. The resulting composite is fired at about 850° C. to remove the binder from the paste, and then the glass and gold are sintered. The fired glass-gold conductor has only about 60% of the electrical conductivity of the primary gold. The resistor is applied in a similar manner, namely by screen printing of resistor paste and using resistive materials such as nichrome and carbon. Because of their non-uniform geometry and local variations in their composition, the resistors must be individually measured and laser reduced to an acceptable resistance range. , becoming the most expensive and time-consuming procedure. Both resistor and conductor techniques using thick film pasters also have the disadvantage that the paste itself varies from preparation to preparation. The cost associated with this thick film method has inhibited its application when viable alternatives are available. However, the desire to increase the density of IO devices has led to their increased use despite many of the drawbacks listed above.

別法は、抵抗体及び導体が99%アルミナ基体上へ真空
蒸着或はスパッターさせる薄膜法を含んでいる。抵抗体
及び導体の付着速度が非常に遅いこと及び99%アルミ
ナ基体材料が極めて高価であることのため、一層高価で
さえある。
Alternative methods include thin film methods in which the resistors and conductors are vacuum deposited or sputtered onto a 99% alumina substrate. It is even more expensive because the deposition rate of resistors and conductors is very slow and the 99% alumina substrate material is very expensive.

高コストになる金導体が必要である点を解決するため、
金ペースト金銅箔で置き換える試みが行われている。こ
の代替法の一つの利点ハ、乾式ホトレジスト膜及び従来
の印刷回路板食刻法を用いてもつと精’JB 11回路
を形成することができることであろう。乾式ホトレジス
ト膜及び従来の印刷回路食刻を用いた方法は、セラミッ
ク基体に結合した銅層に正確で再現性のある比較的細か
な線状回路を形成するに優れた方法である。例えば6ミ
ル間隔で6ミル幅の線は上記方法を用いて形成すること
は比較的容易である。これに対してシルクスクリーン金
ペースト法では、典型的には10ミル幅の線で、10ミ
ルより間隔が広い位の結果になる。亦フストの比較でも
、銅層に回路を形成する万が遥かに有利である。
In order to solve the problem of the need for high-cost gold conductors,
Attempts are being made to replace it with gold paste gold copper foil. One advantage of this alternative would be that precise JB 11 circuits could be formed using dry photoresist films and conventional printed circuit board etching techniques. The use of dry photoresist films and conventional printed circuit etching is an excellent method for forming accurate, reproducible, relatively fine linear circuits in copper layers bonded to ceramic substrates. For example, 6 mil wide lines with 6 mil spacing are relatively easy to form using the above method. In contrast, the silk screen gold paste process typically results in lines that are 10 mils wide and spaced more than 10 mils apart. Even in comparison, it is far more advantageous to form the circuit on a copper layer.

今日迄、銅箔をアルミナへ還元条件でガラスによって結
合する試みは、必然的にその箔の高価な気泡形成をもた
らしていた。之は一つには、別の相として酸化第一銅を
含む0DA11000箔が一般的に用いられていること
による。還元雰囲気中で焼成すると、合金ODA 11
000中の酸化第一銅が還元され、水蒸気による気泡発
生が起きる。
To date, attempts to bond copper foil to alumina with glass under reducing conditions have inevitably resulted in expensive bubble formation of the foil. This is due in part to the common use of 0DA11000 foils that contain cuprous oxide as another phase. When fired in a reducing atmosphere, the alloy ODA 11
Cuprous oxide in 000 is reduced and bubbles are generated by water vapor.

気泡発生は部分的には焼成工程中かなりの逃げ道が欠除
しているためガラス中に取り込まれていた空気によって
起されることも考えられる。気泡は多層・バイブリド回
路にとっては特に有害である。
It is also possible that bubble formation is caused in part by air that has become trapped in the glass due to the lack of significant escape routes during the firing process. Air bubbles are particularly harmful to multilayer/hybrid circuits.

なぜなら剥離へ導くようrxセラミックと銅箔との弱い
結合を生ずるからである。亦、食刻工程中、食刻溶液が
ガラス・箔界面の気泡中へしみ込み、箔の希望しない所
を食刻することがある。
This is because it creates a weak bond between the rx ceramic and the copper foil leading to delamination. Additionally, during the etching process, the etching solution may seep into the air bubbles at the glass/foil interface, etching unwanted areas of the foil.

気泡発生の間珈ヲ除く試みとして、酸化条件下での結合
が、「ガス・金属共#j!法による蛍属のセラミックへ
の直置結合」と題すバーク9ス(Burgegs)その
他による論文〔ジャーナル・エレクトロケミカル会ソサ
イアテイ(J、]lC1ectrochemiaa18
ociety) :ンリツドステイト・サイエンス・ア
ンド・テクノロジーCSQLより一8TATE 5OI
ICNOICAND ’I’l0)INOLOGY )
 、 i 975年り月]に記載されているように試み
られてきている。この方法は苗土に形成された高温酸化
第一銅の利点を利用するように試みている。この方法は
気泡を生ずることなく良好な結合を生じているが、箔の
外側表面に高温酸化第一銅膜を形成し、この膜は極めて
取り除くのが困難である。
In an attempt to eliminate carbon during bubble formation, bonding under oxidizing conditions was proposed in a paper by Burgegs et al. entitled ``Direct bonding of fluorophores to ceramics by the gas-metal co-method.'' Journal Electrochemical Society (J,) lC1electrochemiaa18
ociety) : From National Science and Technology CSQL 18TATE 5OI
ICNOICAND 'I'l0)INOLOGY)
, I, 1975]. This method attempts to take advantage of the high temperature cuprous oxide formed in the seedling soil. Although this method produces good bonding without bubbles, it forms a high temperature cuprous oxide film on the outer surface of the foil, which is extremely difficult to remove.

本発明もビン・グリッド・アレイ(pin grida
rray )又は側部ろう付けパッケージが典型的な例
である多層回路に関する。ビン・グリッド・アレイは典
型的には層間に導電性回路をもった小さな多層99%ア
ルミナ板である。ビン・グリッド・アレイは大きな集積
回路に必要な太きを最小にし、従来のクワッド・パック
(quad pack )で可能な工りも大きなピン数
を使用することができるようKしている。側部ろう付け
パッケージはビン・グリッド・アレイと構造上昏工似て
いるが、但し電気回路への電気的接触は、ビンと一緒に
パッケージの側部へろう付けされている。これらパッケ
ージ設計のいずれも凹凸のある信頼性のある気密なパッ
ケージを与え、0ERD工P にとって好ましい。なぜ
ならそれらは導線のガラス包囲体には依存しないからで
ある。
The present invention also uses a bin grid array (pin grid array).
rray) or side brazed packages are typical examples. Bin grid arrays are typically small multilayer 99% alumina plates with conductive circuits between the layers. The bin grid array minimizes the thickness required for large integrated circuits and allows for the use of larger pin counts than is possible with conventional quad packs. Side-brazed packages are similar in construction to bin grid arrays, except that the electrical contacts to the electrical circuitry are brazed to the sides of the package along with the bins. Both of these package designs provide a rugged, reliable, hermetic package and are preferred for the 0ERD process. This is because they do not rely on the glass enclosure of the conductor.

従来のビン・グリッド・アレイは典型的にはテープ注型
法で作られた少なくとも三層のアルミナを含んでいる。
Conventional bin grid arrays typically include at least three layers of alumina made by tape casting.

内層回路はタングステン又はモリ・マンガン粉末を生の
アルミナチー7’(96%Al2O3)へシルクスクリ
ーン印刷してつくられる。
The inner layer circuitry is made by silk screen printing tungsten or moly-manganese powder onto raw alumina 7' (96% Al2O3).

内層回路間の相互結合を工、生のアルミナテープにあ゛
けられたほぼ5〜10ミルの孔を通して与えられる。相
互結合或は貫通孔導体もタングステン又はそり・マンガ
ン粉末を用いて形成される。多層アルミナテープ及び導
体路昏工約1550−1600℃の領域で同時に焼成さ
れる。これによってアルミナテープから重合体結合剤が
排除され、96チAl2O3が焼結され、電流を通す部
分の部分的焼結を生ずる。次に露出した導体を無電解法
によりニッケルで被覆してもよい。然る後、金メッキ導
線ビンを貫通孔導体にろう付けする。
Interconnections between the inner layer circuits are provided through approximately 5-10 mil holes drilled in the raw alumina tape. Interconnects or through-hole conductors are also formed using tungsten or silicate manganese powder. The multilayer alumina tape and conductor tracks are simultaneously fired in the range of about 1550-1600°C. This expels the polymeric binder from the alumina tape and sinters the 96-Al2O3, resulting in partial sintering of the areas that conduct the current. The exposed conductor may then be coated with nickel using an electroless process. Thereafter, the gold-plated wire bin is brazed to the through-hole conductor.

前記技術を用いてピン−グリッド・アレイを製造するに
を工多数のコスト高になる技術的問題が存在する。最も
重要な技術的問題は、アルミナテープを高温で焼成した
時、非常に大きな体積収縮があるということである。体
積収縮は40%位の大きさにもなることがあり、はとん
ど20チの線収縮をもたらす。これはビンに対する貫通
孔の位置及び貫通孔の電気接触を維持する点でも厳しい
問題を起している。成る場合には、収縮が余りにも大き
くて、導電性横断回路はビンを全く外れてしまう。アル
ミナテープに内層回路をシルクスクリーン印刷する従来
の方法は、比較的緻密でよく焼結された回路をもたらす
。しかし、機械的に挿入してもよい貫通孔接触体は非常
にゆるくなることがあり、低1周波小部分間射触しか与
えることができない。
There are technical problems in manufacturing pin-grid arrays using this technology that result in high labor costs. The most important technical problem is that when alumina tape is fired at high temperatures, there is a very large volumetric shrinkage. Volume shrinkage can be as high as 40%, resulting in linear shrinkage of just 20 inches. This also poses severe problems in the location of the through-hole relative to the bottle and in maintaining electrical contact of the through-hole. If this happens, the shrinkage will be so great that the conductive cross-circuit will completely fall out of the bin. Traditional methods of silk-screening inner layer circuits onto alumina tape result in relatively dense and well-sintered circuits. However, through-hole contacts that may be mechanically inserted can be very loose and can only provide low single frequency, small fractional contact.

過去において、埋め込まれた回路模様を有するガラスセ
ラミック構造体は、スピネリその他にょる米国特許第4
,385,202号;クマーその他による米国特許第4
,301,324号;山田その他による米国特許第4,
313,026号;英国特許第1.232,621号及
び英国特許第1.349 、671号に記載されている
。これら特許の各々は、脱酸した、又は酸素を含まない
銅又は銅合金箔を、比較的低温の密封ガラスを用いてセ
ラミック基材へ結合することは教示も示唆もしていない
点で、特に本発明とは異なっている。
In the past, glass-ceramic structures with embedded circuit patterns have been developed by Spinelli et al. in U.S. Pat.
, 385,202; U.S. Patent No. 4 to Kumar et al.
, 301,324; U.S. Patent No. 4 by Yamada et al.
No. 313,026; British Patent No. 1.232,621 and British Patent No. 1.349,671. Each of these patents is unique in that it does not teach or suggest bonding deoxidized or oxygen-free copper or copper alloy foils to ceramic substrates using relatively low temperature hermetic glass. It is different from invention.

本発明の方法に工って複数の層が形成されている多層ア
ルミナ回路板は、シェリー・リイマン(Jerry L
yman )による「パッケージング(Packagi
ng月と題する一文[11jleCtronics。
A multilayer alumina circuit board having multiple layers formed using the method of the present invention was developed by Jerry L.
"Packaging" by yman)
A sentence entitled ng month [11jleCtronics.

54 、A26 、 Dec、29 (1981)コに
記載されている一般的型のビン・グリッド・アレイのよ
うに特に有用である。一層以上の銅合金箔層が一層以上
のセラミック基体に、それら一層以上の箔層とセラミツ
ク6基体との間の界面にぶつぶつや泡を形成することな
く、結合されている高温で安定なバイブリド又は多層回
路板を形成することが、本発明の下に横たわる問題であ
る。正確で製造し易い抵抗体をバイブリド回路上に製造
することは付加的な問題である。
54, A26, Dec. 29 (1981) are particularly useful, such as bin grid arrays of the general type described in Ko. High temperature stable hybrid or Forming a multilayer circuit board is the problem underlying the present invention. Manufacturing accurate, easy-to-manufacture resistors on hybrid circuits is an additional problem.

前述の従来の方法や装置の限界や欠点を一つ以上取り除
いた改良バイブリド又は多層回路複合体、及びそれらを
形成する方法を与えることは本発明の利点である。
It is an advantage of the present invention to provide improved hybrid or multilayer circuit composites and methods of forming them that obviate one or more of the limitations and disadvantages of the prior art methods and apparatus discussed above.

脱酸された又は酸素を含:1″ない銅合金箔がガラスに
よって結合された一つ以上のセラミック基体をもつ改良
されたバイブリド又は多層複合体、及びそれらを形成す
る方法を与えることは、本発明の更に別の利点である。
It is an object of the present invention to provide improved hybrid or multilayer composites having one or more ceramic substrates in which a deoxidized or oxygen-free copper alloy foil is bonded by a glass, and methods for forming the same. Yet another advantage of the invention.

電気回路、及び本発明に従ってその回路へ結合された金
属箔から形成された抵抗体を有する改良バイブリド又は
多層複合体、及びそれらバイブリド又は多層複合体を形
成する方法を与えることは、更に本発明の別の利点であ
る。
It is a further aspect of the present invention to provide an improved bibrid or multilayer composite having an electrical circuit and a resistor formed from a metal foil coupled to the circuit in accordance with the present invention, and methods of forming such bibrid or multilayer composites. Another advantage.

ガラスで基材に結合された酸素を含まない又は脱酸した
銅箔上に形成された回路を有する改良された側部ろう付
けパッケージ及び側部ろう付けパッケージを製造する方
法を与えることは本発明の更に別の利点である。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an improved side braze package and method of manufacturing a side braze package having circuitry formed on an oxygen-free or deoxidized copper foil bonded to a substrate with glass. This is yet another advantage.

従って、改良されたバイブリド又は多層回路、及び多層
又はハイプリげ回路複合体を形成する方法が与えられる
。複合体は、脱酸された又は酸素を含!!ない銅合金箔
が低温密封用ガラスによって結合された少なくとも一つ
のセラミック基体を有する。銅合金箔は食刻されていて
もよく、抵抗性金属合金テープがその上に結合されて正
確な抵抗値をもつ路を与えるようになっている。亦、複
数の箔が基体にガラス結合され、多層回路を形成する工
うに積み重ねられている。側部ろう付けパッケージ及び
そのパッケージを製造する方法を記述する。パッケージ
は、ガラスで基体に結合された脱酸された又は酸素を含
まない銅回路箔を含んでいる。
Accordingly, improved hybrid or multilayer circuits and methods of forming multilayer or hybrid circuit composites are provided. The complex is deoxidized or contains oxygen! ! A non-copper alloy foil has at least one ceramic substrate bonded by a cold-sealing glass. The copper alloy foil may be etched and a resistive metal alloy tape bonded thereon to provide a path of precise resistance. Additionally, multiple foils are glass bonded to the substrate and stacked to form a multilayer circuit. A side brazed package and method of manufacturing the package are described. The package includes a deoxidized or oxygen-free copper circuit foil bonded to a substrate with glass.

本発明及び本発明を更に、発展させたものについて、図
面の好ましい具体例を参照して以下に詳述する。
The invention and further developments thereof will be explained in detail below with reference to preferred embodiments of the drawings.

本発明によるバイブリド又は多層集積回路企図l1iI
F′Jjr参照しながら記述する。
Hybrid or multilayer integrated circuit scheme according to the invention l1iI
Describe with reference to F'Jjr.

第1図には、セラミック材料から形成された基体12及
び銅箔のクラッド(clad)層14を有する層状複合
体10が例示されている。基体及びクラッド層はガラス
16によって一緒に結合されている。複合体10を製造
するには、ガラスの被覆を基体12の少なくとも一つの
表面に適用してもよい。次にクラッド層14は被覆した
表面上に配置し、その複合体を還元条件下で焼成し、ガ
ラス被覆が溶融して実質的に連続的な上薬となり、それ
がクラッド層全セラミック基体へ結合する。最後に回路
をクラッド層中に食刻してもよい。回路は第4図に示す
如く、バイブリド回路を形成するように変形してもよい
。別法とし層状複合体は、複合体10と同様な一つ以上
の付加的層と一緒に檀み京ね、第6E図に例示するよう
な多層複合体を形成する工うにしてもよい。
FIG. 1 illustrates a layered composite 10 having a substrate 12 formed from a ceramic material and a cladding layer 14 of copper foil. The substrate and cladding layers are bonded together by glass 16. To manufacture composite 10, a coating of glass may be applied to at least one surface of substrate 12. A cladding layer 14 is then disposed over the coated surface and the composite is fired under reducing conditions such that the glass coating melts into a substantially continuous overlay that bonds the cladding layer to the all-ceramic substrate. do. Finally, the circuitry may be etched into the cladding layer. The circuit may be modified to form a hybrid circuit as shown in FIG. Alternatively, the layered composite may be combined with one or more additional layers similar to composite 10 to form a multilayer composite as illustrated in FIG. 6E.

基体12は、シリカ、炭化珪素、珪酸アルシナ、ジルコ
ニア、ジルコン、ぺ11リア、約90〜約99%の純度
を有するアルミナ及びそれらの混合物を含めた材料から
作られてもよい未焼成セラミツク板(生の板)13・ら
形成することかでさる。セラミック材料は、典型的Vc
l工#194.5%のアルミニュウムと、残余のシリカ
、マンガン、カルシウム及びマグネシウムを含む市販の
96%アルミナであるのが好ましい。
The substrate 12 is a green ceramic plate that may be made from materials including silica, silicon carbide, arsina silicate, zirconia, zircon, pellium, alumina having a purity of about 90 to about 99%, and mixtures thereof. 13. Shape the raw board). Ceramic materials typically have a Vc
Preferred is commercially available 96% alumina containing 4.5% aluminum and balance silica, manganese, calcium and magnesium.

希望に応じ、上述のセラミック材料又は他のセラミック
材料の組み合せを用いることも本発明の範囲内に入る。
It is also within the scope of the present invention to use combinations of the above-mentioned ceramic materials or other ceramic materials, if desired.

クラッド層14は呵又昏工約60%工AO8より大  
 ゛きい電気伝導度を有する銅合金であるのが好下しい
。この高伝導度鋼合金は、合金の約10%より少ない部
分を占める合金添271]物と、残余の銅を有する。本
発明を実施するのに適していると考えられる銅合金の例
には、0DA15100,0DA12200.0DAI
 0200 、及びODA 19400が含まれる。選
択された銅合金クラット材料は、脱酸されている1オン
ス箔の如き箔であるの−bs好ましい。脱酸された銅合
金箔を用いることが、箔内又にガラス16との界面に、
後で更に述べるように、気泡が発生するのを防ぐのに特
に重要である。
The cladding layer 14 has a thickness of about 60% and is larger than AO8.
Preferably, it is a copper alloy with high electrical conductivity. This high conductivity steel alloy has an alloying additive 271 which accounts for less than about 10% of the alloy, with the remainder being copper. Examples of copper alloys considered suitable for practicing the invention include 0DA15100, 0DA12200.0DAI
0200, and ODA 19400. The copper alloy crat material selected is preferably a foil, such as 1 oz. foil, which has been deoxidized. By using a deoxidized copper alloy foil, there are
This is particularly important in preventing the formation of air bubbles, as discussed further below.

典型的には酸化第一銅を実質的に含まない電解−で、残
留金属脱酸剤又はメタロイV脱酸剤を用いないで製造さ
れた酸素無含有鋼から選択することも本発明の範囲内に
入る。一般に酸素を含まない錆の組成は、錫を銅と見做
して少なくとも99.95%銅である。酸素を含丁ない
銅の例にはODA 10100 、 ODA 1020
0 、 CDA 10400゜0DA 10500及び
CDA 10700が含甲れる。
It is also within the scope of this invention to select from oxygen-free steels that are typically produced electrolytically and substantially free of cuprous oxide and without residual metal deoxidizers or Metalloy V deoxidizers. to go into. Generally, the composition of oxygen-free rust is at least 99.95% copper, considering tin as copper. Examples of oxygen-free copper include ODA 10100 and ODA 1020.
0, CDA 10400°, 0DA 10500 and CDA 10700.

結合用材料16は、約1000℃より低い温度で流動可
能な物体を形成する密封用及び(又は)結合用ガラスで
あるのが好ましい。ガラスは更にセラミック基体と銅合
金クラッドの両方に接着するように選択される。ガラス
は珪酸塩、硼珪酸塩、燐酸塩及び亜鉛硼珪酸塩等のガラ
スからなる群から選択されてもよい。ガラスは一般組成
がMO−B2(32)−3iO2(式中MO=A14(
32) 、 BaO、GaO、ZrO2。
Bonding material 16 is preferably a sealing and/or bonding glass that forms a flowable body at temperatures below about 1000°C. The glass is further selected to adhere to both the ceramic substrate and the copper alloy cladding. The glass may be selected from the group consisting of silicate, borosilicate, phosphate and zinc borosilicate glasses. The general composition of glass is MO-B2(32)-3iO2 (in the formula MO=A14(
32), BaO, GaO, ZrO2.

Na2O,SrO、K2O又はそれらの混合物ンの硼珪
竣塩ガラスであるのが好ましい。ガラスの膨張性は、成
分の調節又【エコーディエライト(cordierit
e)。
Borosilicate salt glasses of Na2O, SrO, K2O or mixtures thereof are preferred. The expansivity of glass can be adjusted by adjusting the components or by adjusting the expandability of the glass.
e).

ベーターユークリプタイト(β−eucryptite
)又は珪酸ジルコニウムの如き適当な充填剤を添加する
ことによって変えることができる。ガラスは約50X1
0−フル約i ooxlo−7i n/i n / ’
Qの範囲内の布望の熱膨張係数(OTK )を持つよう
に調節されるのが好ましい。特にガラスのOTKは、結
合したガラスが圧縮状態になるように、基体よりわずか
に小さいであろう。例えばアルミナ基体の場合、ガラス
G工約66X10−1〜約70X10−テ1rx/in
/’Qの0Tltをもつのが好ましいであろう。
beta-eucryptite
) or by adding suitable fillers such as zirconium silicate. Glass is approximately 50X1
0-full about i ooxlo-7i n/i n/'
Preferably, the material is adjusted to have a desired coefficient of thermal expansion (OTK) within the range of Q. In particular, the OTK of the glass will be slightly smaller than the substrate so that the bonded glass is in compression. For example, in the case of an alumina substrate, the glass G process is about 66 x 10-1 to about 70 x 10-te 1rx/in.
It would be preferable to have 0Tlt of /'Q.

ガラスを1約500〜約1000℃、最も好ましく6″
X、約600〜約950℃の範囲の温度内で流動可能な
物体を形成するように選択される。
glass at about 1500°C to about 1000°C, most preferably 6″
X, selected to form a flowable body within a temperature range of about 600 to about 950°C.

ガラスを基体に適用するには、指定・した適用方法に便
利な媒体中にガラス粒子を懸濁させたスラリーを形成す
るのが望ましい。例えばガラスは、デュポン・コーポレ
ーションの製品であるエルバサイド(xxvaalte
)の如き結合剤及びテルペンオールの如きビヒクルと混
合してもよい。その結果、スクリーン印刷の如き何らか
の従来の方法によって基体に適用できる適当な粘度をも
つペースト又はスラリーになる。別法として、ガラス昏
エベントナイトの如き懸濁剤と、ビヒクルとしての水と
混合し、噴霧又は浸漬に適した粘度のスラIJ i形成
するようにしてもよい。
To apply the glass to a substrate, it is desirable to form a slurry of glass particles suspended in a medium convenient for the specified application method. For example, glass is manufactured by Elbaside (xxvaalte), a product of DuPont Corporation.
) and vehicles such as terpeneols. The result is a paste or slurry of suitable viscosity that can be applied to a substrate by any conventional method such as screen printing. Alternatively, a suspending agent such as vitrified eventonite may be mixed with water as a vehicle to form a sludge of a viscosity suitable for spraying or dipping.

第1図の複合体10を形成する場合、ガラスのスラリー
を基体12の表面18上に被覆する。次に基体とガラス
被覆を乾燥し、約500°〜約1000℃の温度へ加熱
し、ガラス被覆を基体上へ焼結する。次に銅合金箔14
を、その表面20が焼結したガラス被覆16に相対する
ようにして配置する。次に全複合体を還元性又は不活性
雰囲気中で約500°〜約1000℃の温度へ再加熱し
、銅合金箔14が基体12に結合するようにする。
In forming the composite 10 of FIG. 1, a slurry of glass is coated onto the surface 18 of the substrate 12. The substrate and glass coating are then dried and heated to a temperature of about 500 DEG to about 1000 DEG C. to sinter the glass coating onto the substrate. Next, copper alloy foil 14
is placed with its surface 20 facing the sintered glass coating 16. The entire composite is then reheated in a reducing or inert atmosphere to a temperature of about 500 DEG to about 1000 DEG C. so that the copper alloy foil 14 bonds to the substrate 12.

基体も、薄く本質的に気孔のないガラス前成形体を用い
て銅箔に結合してもよい。その前成形体は箔又は基体に
結合してもよい。次にその箔を基体に対して配置し、加
熱してガラスによって箔が基体に結合するようにする。
The substrate may also be bonded to the copper foil using a thin, essentially porous glass preform. The preform may be bonded to a foil or substrate. The foil is then placed against the substrate and heated so that the glass bonds the foil to the substrate.

別法としてガラス前成形体は箔と基体との間に置いても
よい。複合体を次に加熱し、もし望むなら圧力下に置き
、基体が箔層に結合するようにする。固体のガラス前成
形体は本質的に気孔をもたないから、本発明では有利に
用いることができる。箔層を溶解し、回路を形成するの
に用いられる食刻剤は無気孔のガラスを侵食したり溶解
したりする傾向はもたない。
Alternatively, the glass preform may be placed between the foil and the substrate. The composite is then heated and, if desired, placed under pressure to cause the substrate to bond to the foil layer. Solid glass preforms are essentially porous and can be advantageously used in the present invention. The etching agents used to dissolve the foil layers and form the circuits do not tend to attack or dissolve the non-porous glass.

従ってガラス前成形体を用いて苗土に形成した回路は、
希望通りの一層正確な形状をしているであろう。
Therefore, the circuit formed in the seedling soil using the glass preformed body is
It will have a more accurate shape as desired.

ガラスは酸化鉛を含まないよ5に選択されるのが好まし
い。なぜなら酸化鉛は還元性雰囲気中でDO熱されると
部分的に還元されるからである。ガラス中の鉛は食刻後
の路中に短絡回路を生ずることによりセラミックの絶縁
性全破壊する。ガラスは本質的に酸化ビスマスを含まな
いことも望ましい。なぜなら酸化ビスマスも部分的に還
元され、上述の如き鉛の場合と同様なやり方で短絡回路
を生ずることにより、セラミックの絶縁値を低下するか
、絶縁性を破壊するからである。
Preferably, the glass is selected to be free of lead oxide. This is because lead oxide is partially reduced when heated by DO in a reducing atmosphere. Lead in the glass completely destroys the insulation of the ceramic by creating a short circuit in the etched path. It is also desirable that the glass be essentially free of bismuth oxide. This is because bismuth oxide is also partially reduced and reduces or destroys the insulation value of the ceramic by creating a short circuit in a manner similar to that of lead as described above.

箔の気泡発生を防ぐのに好ましい二つの重要な方法段階
がある。第一を工、箔を好ましくは酸素を含まない又は
脱酸銅又は銅合金にすることである。
There are two important process steps that are preferred to prevent bubble formation in the foil. The first is that the foil is preferably oxygen-free or deoxidized copper or copper alloy.

第二は、結合が好ましくは還元又は不活性条件下で起す
ことである。例えば複合体を、例えば窒素、窒素4%水
素又はアルデンの如き不活性又は還元性ガスの雰囲気中
で焼成する。脱酸された又は酸素を含まない銅箔を使用
することにより、箔が還元性条件下で結合された時、そ
の中での気泡発生が防止される。
Second, the binding preferably occurs under reducing or inert conditions. For example, the composite is calcined in an atmosphere of an inert or reducing gas such as nitrogen, nitrogen 4% hydrogen or alden. The use of deoxidized or oxygen-free copper foil prevents bubble formation therein when the foils are bonded under reducing conditions.

気泡発生の問題を除くための他の重要な鍵は、銅箔が実
際に基体に結合される前に、取込まれていた空気が逃げ
る工5することである。この条件は、銅箔を適用する前
に基体上にガラスを被覆し、再流動化することにより取
扱うことができる。次に銅箔をガラス被覆上に置き、そ
して好ましくは約50〜約300 psiの圧力下でガ
ラス被覆に対し箔を押し付けながら、結合温度へ加熱す
る。箔と被覆基体の間の空気の逃散が不充分な場合には
、上薬をつけた基体を中程度の真空に曝し、残留空気や
結合剤を全て積極的に追い出すようにすることができる
。今度は希望の回路を、以下に記述するように、従来の
方法により無気泡の結合した箔に形成することができる
Another important key to eliminating the bubbling problem is to allow trapped air to escape before the copper foil is actually bonded to the substrate. This condition can be handled by coating the glass on the substrate and reflowing it before applying the copper foil. The copper foil is then placed on the glass coating and heated to bonding temperature while pressing the foil against the glass coating preferably under a pressure of about 50 to about 300 psi. If air escape between the foil and the coated substrate is insufficient, the coated substrate can be exposed to a moderate vacuum to aggressively drive out any residual air or binder. The desired circuit can then be formed in the bubble-free bonded foil by conventional methods, as described below.

第3A〜30図に関し、そこには第1図に例示したよう
な具体例を組込んだ構造体を処理して希望の電気伝導性
回路部品を形成する詣段階が例示されている。組立体1
0の外側表面38fr、、先ず光劣化可能な種類の感光
性樹脂からなるポジ型ホト−レジスト(photo−r
eslst) f被覆する。次に露出光に不透明な材料
からなる予定の模様のマスクをそのホト−レジストと接
触して配置する。光に露出すると、ホト−レジスト層の
マスクされていなかった部分だけが露光する。次にマス
クを除去し、そのレジストを現像する。レジストの露光
部分は除去され、後の食刻工程で銅回路が形成される。
3A-30, there is illustrated the process of processing a structure incorporating an embodiment such as that illustrated in FIG. 1 to form the desired electrically conductive circuitry. Assembly 1
0 outer surface 38fr, first, a positive photoresist (photo-r
eslst) f coat. A patterned mask of a material opaque to the exposure light is then placed in contact with the photoresist. Upon exposure to light, only the unmasked portions of the photoresist layer are exposed. The mask is then removed and the resist developed. The exposed portions of the resist are removed and copper circuitry is formed in a subsequent etching step.

食刻はPθ013/HOI銅食刻剤の如き従来の溶液を
用いて達成してもよい。複合体はこのようにして数回ホ
ト−レジストで被覆し、食刻して希望の模様及び構造を
生成するようにしてもよい。
Etching may be accomplished using conventional solutions such as Pθ013/HOI copper etchant. The composite may thus be coated with photoresist several times and etched to produce the desired patterns and structures.

第3A図では、銅層又は箔を°光・食刻にかけ、二つの
隆起部40及び42を残しである。それらの隆起B&工
その最も外側の表面38が食刻された頂部箔表面44及
び46上に伸びている。
In FIG. 3A, the copper layer or foil has been photoetched, leaving two ridges 40 and 42. Their outermost surfaces 38 extend over the etched top foil surfaces 44 and 46.

残留する隆起部のある箔は、ここに記載する抵抗体の如
き電気部品に結合するのに特に有利である。典型的な隆
起部形成の詳細は、ディクソン(Diakaon )に
よる「タデ・テクノロジー・タクルス・ハイデンシティ
・インターコネクションズ(Tab Technolo
gy Tackles Hlgh Density工n
terconnecttona入と題する論文(ICl
eatroniaPackaging and Pro
duction刊行11984年12月)第34頁〜3
9頁に記載されている。隆起部を形成する特別な手段は
前述したが、それら隆起部を形成するため、機械〃ロエ
の如き他の希望の製造法、を用いることも本発明の範囲
内に入る。
The residual ridged foil is particularly advantageous for bonding to electrical components such as the resistors described herein. Details of typical ridge formation can be found in the book "Tab Technolo High Density Interconnections" by Diakaon.
gy Tackles High Density Engineering
A paper entitled Terconnecttona Input (ICl
eatronia Packaging and Pro
duction published December 11984) pages 34-3
It is described on page 9. Although specific means for forming the ridges have been described above, it is within the scope of the present invention to use any other desired manufacturing method, such as a machine, to form the ridges.

次に第3B図に例示した如く、障壁層50を隆起部の表
面に適用するのが好ましい。もし望むなら1障壁層は箔
の残りの表面44及び46の全部又は一部を被覆してい
てもよい。障壁層は隆起部の部分52及び54上へ伸び
て降下しているように例示されていることに注意された
い。障壁層は銅層と、ここに記述する如く障壁層の表面
に被覆された貴金属との間の拡散を防げるように与えら
れている。亦、障壁層は貴金属の、選択した銅層表面へ
の結合を促進する。障壁層のために選択した材料は、ニ
ッケル、チタン、窒化硼素及びそれらの合金を含む群か
ら選択してよい。選択した眞接金烏聞の相互拡散を防ぐ
のに適したどんな他の障壁材料を用いることでも本発明
の範囲内に入る。
A barrier layer 50 is then preferably applied to the surface of the ridge, as illustrated in FIG. 3B. If desired, one barrier layer may cover all or part of the remaining surfaces 44 and 46 of the foil. Note that the barrier layer is illustrated as extending down over portions 52 and 54 of the ridge. A barrier layer is provided to prevent diffusion between the copper layer and the noble metal coated on the surface of the barrier layer as described herein. Additionally, the barrier layer facilitates the bonding of the noble metal to the selected copper layer surface. The material selected for the barrier layer may be selected from the group including nickel, titanium, boron nitride and alloys thereof. It is within the scope of the present invention to use any other barrier material suitable to prevent interdiffusion of the selected metal grains.

障壁層は電着の如き希望の方法により各隆起部の表面上
に被覆してもよく、もし望むなら銅層の残りの部分上に
被覆してもよい。
The barrier layer may be coated on the surface of each ridge by any desired method, such as electrodeposition, and may be coated on the remainder of the copper layer if desired.

次に第30図に例示している如く、障壁層は、金、白金
、銀、パラジウム及びそれらの合金の如き材料の貴金属
層56で被覆するのが好ましい。
As illustrated in FIG. 30, the barrier layer is then preferably coated with a noble metal layer 56 of a material such as gold, platinum, silver, palladium, and alloys thereof.

貴金祠は電着の如き任意の希望の方法を用いて障壁上に
被グされる。
The precious metal is coated onto the barrier using any desired method such as electrodeposition.

導電性回路部品を形成した後、かなりのコストが電気抵
抗体の適用でかかる。前に述べた如く、それらは典型的
には、厚膜ペーストの適用によって形成された場合には
、電気的検査及びレーザーによる削減を必要とする。本
発明は比較的安価で、容易に再現できる抵抗体をつくる
独特の方法を開示する。特に打ち抜いた箔紙抗体は、従
来の熱圧着結合の如きどんな結合法によっても回路部品
の隆起部分に取りつけられる。抵抗体の箔は従来の金属
圧延法によって作るのが好ましく、厚さは極めて微細な
誤差迄制御することができる。亦、箔の幅はM密型取り
法により正確に制御することができる。箔から作られた
抵抗体は、正確な組成制御と同様、極めて精密な幾何学
的態金受は易いので、高度に再現性のある精密な電気抵
抗値を与える。ここに記載するような光食刻法によって
抵抗体を形成することも本発明の範囲内に入る。
After forming the conductive circuit components, significant cost is incurred in the application of electrical resistors. As previously mentioned, they typically require electrical inspection and laser ablation when formed by thick film paste application. The present invention discloses a unique method of making a resistor that is relatively inexpensive and easily reproducible. In particular, the die cut paper foil antibodies are attached to the raised portions of the circuit components by any bonding method, such as conventional thermocompression bonding. The resistor foil is preferably made by conventional metal rolling methods, and the thickness can be controlled to very fine tolerances. Additionally, the width of the foil can be precisely controlled by M-tight molding. Resistors made from foil provide highly reproducible and precise electrical resistance values because they are amenable to extremely precise geometrical design, as well as precise compositional control. It is also within the scope of the present invention to form the resistor by photolithography as described herein.

第4図に関し、そこには抵抗体箔の帯62が取付けられ
た電気伝4性回路複合体60が例示されている。回路は
本質的に第3図に例示されているのと同じで、この場合
には銅合金導電性箔層14がガラス16によって基体1
2によって結合されている。第2図に例示した具体例に
関して記述した種類の接着剤を用いて回路複合体を形成
することも本発明の範囲内に入る。隆起部40及び42
には障壁層50及び貴金属層56が被覆されている。
Referring to FIG. 4, there is illustrated an electrically conductive circuit composite 60 having a strip 62 of resistive foil attached thereto. The circuit is essentially the same as illustrated in FIG.
It is connected by 2. It is also within the scope of the present invention to form circuit composites using adhesives of the type described with respect to the embodiment illustrated in FIG. Ridges 40 and 42
is coated with a barrier layer 50 and a noble metal layer 56.

抵抗体箔62は、展性をもち合理的な高強度をもつのが
好ましい高電気抵抗合金から形成されていてもよい。そ
の材料の抵抗値はサーキュラ−ミル(circular
 m1l) −ft当り約100〜約10000である
のが好ましい。適当な材料の例としては、鉄基合金、ニ
ッケル基合金及び銅基合金から本質的になる。特に有用
な合金はトリバー・ハリス社(Driver−Harr
is Oo、)の製品であるニクOA(Nichrom
e)の如きニッケル・クロム・鉄合金である。箔は厚さ
約1ミルより大体大きな非常に薄い値にまで圧延してよ
い。約1ミルよへ大きな直径を有することもある導線を
用いることも本発明の範囲内に入る。箔を希望の厚さ迄
圧延するために、材料はむしろ展性をもつのが好ましい
。それは形成された後、簡単に取扱えるのに充分な強度
をもつことが重要である。
The resistor foil 62 may be formed from a high electrical resistance alloy that is preferably malleable and has reasonably high strength. The resistance value of the material is circular mil (circular mil).
preferably from about 100 to about 10,000 per m1l)-ft. Examples of suitable materials consist essentially of iron-based alloys, nickel-based alloys and copper-based alloys. A particularly useful alloy is the one manufactured by Driver-Harr.
is Oo, )'s product Nichrome OA (Nichrome
It is a nickel-chromium-iron alloy such as e). The foil may be rolled to very thin values, generally greater than about 1 mil thick. It is within the scope of the present invention to use conductor wires that may have diameters as large as about 1 mil. Preferably, the material is malleable in order to roll the foil to the desired thickness. It is important that it be strong enough to be easily handled after it is formed.

第5図に関し、抵抗性態62に適した可能な幾何学的形
態を例示している回路装置60の上面図がそこに例示し
である。隆起部40及び42上の金被覆に結合された抵
抗性態の端64は、被覆56と同じ貴金属材料で被覆さ
れているのが好ましい。抵抗性箔帯は、自動テープ結合
法で典型的に用いられている熱圧着結合の如き任意の希
望の技術によって隆起部に貴金属層へ結合されている。
5, a top view of circuit arrangement 60 illustrating possible geometries suitable for resistive configuration 62 is illustrated therein. The resistive end 64 coupled to the gold coating on the ridges 40 and 42 is preferably coated with the same precious metal material as the coating 56. The resistive foil strip is bonded to the noble metal layer on the ridges by any desired technique, such as thermocompression bonding, which is typically used in automated tape bonding methods.

隆起部へ結合されている抵抗性テープの端は、箔の最終
的電気抵抗を調節しながら良好な結合が行えるように、
テープの残りの部分より幅広くなっていてもよい。
The ends of the resistive tape that are bonded to the ridges are bonded to provide a good bond while controlling the final electrical resistance of the foil.
It may be wider than the rest of the tape.

第6A図〜第6E図に関し、そこには第1図に例示し、
ここに記述した基本的セラミック・ガラス・銅箔積層構
造を用いた多層回路が形成される諸段階が例示されてい
る。「“」印がつけられた参照番号は、ここで記述した
その印のついていない参照番号で示された部品と本質的
に同じ部品をす。
With regard to FIGS. 6A to 6E, the examples shown in FIG.
The steps in forming a multilayer circuit using the basic ceramic-glass-copper foil laminate structure described herein are illustrated. A reference number marked with a ““” is essentially the same as the part described herein with the unmarked reference number.

第6A図に関し、第一セラミック基体12“は両側の外
側表面70及びT2上に結合用材料16#が先ず被覆さ
れるか或は上薬として適用され、上薬付基体74を形成
する。上薬付基体を、第6B図に示すように、希望の位
置或は模様状に任意の数の貫通孔76を形成するように
加工する。貫通孔はレーザー穿孔の如きどんな希望の方
法によって形成してもよい。次に第6C図に示した如く
、貫通孔を、従来の導電性ペースト、固体導電性線、或
は無°電解メッキ及び(又は)電着の如き方法でメッキ
してからはんだの如き導体の充填などによる導電体78
で満してもよい。脱酸又は酸素を含まない銅箔の第一層
14′を上薬16#上に配置する。
Referring to FIG. 6A, the first ceramic substrate 12'' is first coated or applied as a top coat with bonding material 16# on both outer surfaces 70 and T2 to form a top coated substrate 74. The medicated substrate is processed to form an arbitrary number of through holes 76 in desired positions or patterns as shown in Fig. 6B.The through holes may be formed by any desired method such as laser drilling. Then, as shown in Figure 6C, the through holes may be plated with conventional conductive paste, solid conductive wire, or by methods such as electroless plating and/or electrodeposition, and then soldered. Conductor 78 by filling with a conductor such as
You can fill it with A first layer 14' of deoxidized or oxygen-free copper foil is placed over top layer 16#.

次に得られた複合体80を、約50〜約300psiの
圧力で箔層をガラス被N16′に対して押しつけながら
結合温度へ加熱する。
The resulting composite 80 is then heated to the bonding temperature while pressing the foil layer against the glass substrate N16' at a pressure of about 50 to about 300 psi.

上薬を、それと同じ組成の薄く、本質的に気孔のないガ
ラス前成形体で置き代えることも本発明の範囲内に入る
。ガラス前成形体は、箔又は基体のどちらに結合しても
よく、或は別法として箔と基体との間に配置してもよい
。次に積み重ねた層を熱と圧力にかけ、−緒に結合する
。貫通孔は結合した層を形成した後に形成してもよい。
It is also within the scope of the invention to replace the overcoat with a thin, essentially porous glass preform of the same composition. The glass preform may be bonded to either the foil or the substrate, or alternatively may be placed between the foil and the substrate. The stacked layers are then bonded together by applying heat and pressure. The through holes may be formed after forming the bonded layers.

もし必要なら、中程度の真空と一緒に脱酸した或は酸素
を含まない銅合金箔を使用することにより、ここで述べ
たような密封ガラス上の箔の気泡形成が防止される。
If necessary, the use of deoxidized or oxygen-free copper alloy foil in conjunction with a moderate vacuum will prevent bubble formation in the foil on the sealing glass as described herein.

光食刻(photo−etching)の如き従来技術
で、今度は希望の回路部分を箔14“中に形成してもよ
い。
The desired circuit portions may then be formed into the foil 14'' using conventional techniques such as photo-etching.

第6D図に例示したような、得られた構造体82を、任
意の数の同様に形成した構造体と一緒に檀み重ねてもよ
い。例えば構造体84は、第二セラミック基体75、ガ
ラス16′及び銅箔第二層77で、好ましくは第一箔1
4#と同じ材料から選択されたものからなる銅箔第二層
からなる。構造体84は構造体82に重ね、ガラス16
′で結合してもよい。もし韮むなら希望のガラス組成の
前成形体の如き付加的ガラス層をそれら構造体間に置き
、適当な結合を形成し、同時にそれら金属層を互に電気
的に絶縁するために、希望のガラスの厚みを与えるよう
にしてもよい。次に構造体82と84を一緒にプレスし
、約500℃を超えるガラス封着温度へ曝し、第6E図
に示すような多層回路部分85を形成することができる
。もし必要なら導体材料は貫通孔から伸び、必要に応じ
中間回路部品に接触するようにしてもよい。更に構造体
82及び84と同様な構造体を更にいくつかの数、多層
回路部分に積み重ねて任意の希望の数の層を形成するよ
うしてもよい。亦、ピンを、露出した回路部分にろう付
けして他の電子装置と相互に結合するようにしてもよい
The resulting structure 82, as illustrated in FIG. 6D, may be stacked with any number of similarly formed structures. For example, the structure 84 includes a second ceramic substrate 75, a glass 16' and a second layer of copper foil 77, preferably a first foil 1
Consists of a second layer of copper foil made of the same material selected as #4. The structure 84 overlaps the structure 82 and the glass 16
’ may be used to join. If desired, additional glass layers, such as preforms of the desired glass composition, may be placed between the structures to form a suitable bond and at the same time electrically insulate the metal layers from each other. The thickness of the glass may be given. Structures 82 and 84 can then be pressed together and subjected to glass sealing temperatures in excess of about 500°C to form multilayer circuit portion 85 as shown in Figure 6E. If desired, conductive material may extend from the through hole and contact intermediate circuit components as desired. Additionally, several additional structures similar to structures 82 and 84 may be stacked in a multilayer circuit section to form any desired number of layers. The pins may also be brazed to exposed circuit portions for interconnection with other electronic devices.

第7A図〜第7D図に関し、そこには第7D図の多層回
路構造体109を形成するための、第6A図〜第6D図
に例示した段階と同様な別の方法の諸設備が例示されて
いる。第7A図には、基体12と本質的に同じセラミッ
ク基体88とガラス層90とから形成された構造体86
が例示されている。ガラス16と本質的に同じ組成のガ
ラス被覆又はガラス前成形体90が基体880両外側表
面92及び94の両方に適用されている。上で説明した
如く、ガラスは、基体に結合された又は隣接して配置さ
れた非中空の気孔のない前成形体であってもよい。次に
得られた・構造体86t、少なくとも二つのやり万で更
に加工してもよい。
7A-7D, which illustrate equipment for alternative methods similar to the steps illustrated in FIGS. 6A-6D for forming the multilayer circuit structure 109 of FIG. 7D. ing. FIG. 7A shows a structure 86 formed from a ceramic substrate 88 essentially the same as substrate 12 and a glass layer 90.
is exemplified. A glass coating or preform 90 of essentially the same composition as glass 16 is applied to both outer surfaces 92 and 94 of substrate 880. As explained above, the glass may be a solid, poreless preform bonded to or disposed adjacent to the substrate. The resulting structure 86t may then be further processed with at least two spears.

第7B図に関し、レーザー穿孔の如き何らかの方法を用
いて、ガラス及びセラミック基体を通して任意の希望の
数の貫通孔96を形成する。孔にはガラス鋼ペースト或
はここに記述した如き固体金属又は合金のNO如き導電
性材料91を満す。
7B, any desired number of through holes 96 are formed through the glass and ceramic substrate using any method such as laser drilling. The holes are filled with a conductive material 91 such as glass steel paste or solid metal or alloy NO as described herein.

次に箔14と同じ材料から選択した脱酸又は酸素無含有
の銅又は銅合金箔の眉100及び102をガラス層90
へ結合する。ガラス層は、基体に対して箔層を配置する
前に、それら箔層に対して結合された本質的に気孔のな
い前成形体であってもよい。次に銅箔層を従来の技術で
食刻し、第7B図の構造体104の例によって例示され
ているように、希望の形状の回路部品を形成する。
Next, the eyebrows 100 and 102 of deoxidized or oxygen-free copper or copper alloy foil selected from the same material as the foil 14 are applied to the glass layer 90.
join to. The glass layer may be an essentially porous preform bonded to the foil layers prior to placing the foil layers on the substrate. The copper foil layer is then etched using conventional techniques to form circuit components of the desired shape, as illustrated by the example structure 104 of FIG. 7B.

第7A図の構造体86は、別法として第70図に示す如
き構造体106を形成するように加工してもよい。この
具体例では、レーザー穿孔或は打ち抜きの如き任意の希
望の製造方法によって先ず貫通孔107を形成する。貫
通孔107は次に導電性ペースト、固体の線又は板の如
き導体108で満されるか、もし望むならここに記載す
るようなはんだの如き導電体を満してもよい。
Structure 86 of FIG. 7A may alternatively be fabricated to form structure 106 as shown in FIG. 70. In this embodiment, the through holes 107 are first formed by any desired manufacturing method, such as laser drilling or stamping. The through-holes 107 are then filled with a conductor 108, such as a conductive paste, a solid wire or plate, or, if desired, an electrical conductor, such as a solder as described herein.

構造体104及び106は、一つの構造体104が二つ
の構造体106の間にくるように檀み重ねてもよい。次
に層状にした構造体を加熱し、−緒にプレスして3g 
7 D図に示す如き多孔複合体109を形成する。もし
望むなら、付加的ガラス前成形体は、構造体104と1
06の間に配置してもよい。異なった構造体104及び
106を形成する利点は、別の構造体即ち106は銅層
の付与或は食刻工程を必要としない点にある。三つの構
造体tmみ重ねて多層回路複合体109を形成するよう
にしであるが、どんな希望の数の回路層をもつ複合体で
も、それを形成するために希望の数の交互になった層1
04及び106を積み重ねることも本発明の範囲内に入
る。
The structures 104 and 106 may be stacked one on top of the other such that one structure 104 is between two structures 106. The layered structure is then heated and pressed together to give 3g
7. A porous composite 109 as shown in Figure 7D is formed. If desired, additional glass preforms can be added to structures 104 and 1.
It may be placed between 06 and 06. An advantage of forming different structures 104 and 106 is that the separate structure, 106, does not require a copper layer application or etching step. Although the three structures tm are stacked to form a multilayer circuit complex 109, any desired number of alternating layers may be used to form a complex having any desired number of circuit layers. 1
Stacking 04 and 106 is also within the scope of this invention.

第8A図〜第8D図に関し、そこには第7D図に例示し
た型の多層回路複合体をつくるための別の方法が例示さ
れている。第8A図では構造体118は、基体12と実
質的に同じ材料からなるセラミック基体B2O.及びガ
ラス16と実質的に同じ組成及び構造特性を有する結合
用ガラス122からなる。ガラス16は基体の両表面に
対し被覆或は前成形体として適用されている。この基本
的構造体は、今度は少なくとも二つの異なったやり万で
加工することができる。
8A-8D, there is illustrated an alternative method for making a multilayer circuit composite of the type illustrated in FIG. 7D. In FIG. 8A, structure 118 includes a ceramic substrate B2O. of substantially the same material as substrate 12. and a bonding glass 122 having substantially the same composition and structural characteristics as glass 16. Glass 16 is applied as a coating or preform to both surfaces of the substrate. This basic structure can now be processed in at least two different ways.

第一は第8B図に示す如く、脱酸又は酸素を含まない銅
箔の層124及び126を1その構造体を加熱し、ここ
に記述したような結合用ガラスに対しそれら箔層を押し
つけることにより、ガラス層122へ結合する。それら
の箔層へ結合されたガラス前成形体を与えることも本発
明の範囲内に入る。
The first is to heat the structure by applying deoxidized or oxygen-free copper foil layers 124 and 126, as shown in FIG. 8B, and pressing the foil layers against a bonding glass as described herein. bonding to the glass layer 122. It is also within the scope of the invention to provide glass preforms bonded to their foil layers.

第80図に関し、銅箔層124及び126はどんな従来
の技術によってでもよいが食刻して、任意の希望の形状
の回路部分128及び130を形成してもよい。次に貫
通孔132を任意の従来技術によって箔・ガラス・基体
構造体134を通して形成してもよい。貫通孔132は
導電性ペースト或は非中空電線の如き導電性材料133
を満すか、或はメッキして、希望に応じ銅の如き導電体
で満してもよい。貫通孔136には導電体133と同じ
か又はそれに似た導電性材料137を満してもよい。
With reference to FIG. 80, copper foil layers 124 and 126 may be etched by any conventional technique to form circuit portions 128 and 130 of any desired shape. A through hole 132 may then be formed through the foil-glass-substrate structure 134 by any conventional technique. The through hole 132 is filled with a conductive material 133 such as conductive paste or solid wire.
It may be filled or plated and filled with a conductive material such as copper if desired. Through hole 136 may be filled with a conductive material 137 that is the same as or similar to conductor 133 .

好ましい具体例として、二つの構造体118が構造体1
340両側に積み重ねられ、組み合されている。積み重
ねたものを加圧して結合温度へ加熱し、それによって第
7D図に示した型の多層複合体が形成される。任意の数
の構造体134及び118を交互に積み重ねて、任意の
数の回路層を有する多層複合体を形成することも本発明
の範囲内に入る。
In a preferred embodiment, two structures 118 are structure 1
340 are stacked on both sides and combined. The stack is pressurized and heated to a bonding temperature, thereby forming a multilayer composite of the type shown in Figure 7D. It is also within the scope of the present invention to stack any number of structures 134 and 118 in an alternating manner to form a multilayer composite having any number of circuit layers.

第9A図〜第91F図に関し、そこには複数のガラス基
体、回路層を結合して多層回路を組み立てる一連の工程
及び回路箔層全相互に結合する独特の方法が例示されて
いる。第9A図には、両側の面172及び174に結合
用ガラス176の被覆或は上薬を有する第一セラミック
基体170が例示されている。上薬をガラス前成形体1
76で蓋き換えることも本発明の範囲に入る。次のガラ
ス被覆基体178は、打ち抜き又はレーザー穿孔の如き
任意の希望の技術によって貫通して形成された任意の数
の貫通孔180を有する。得られた構造体181は、第
9B図に例示されている。
9A-91F, there is illustrated a series of steps for bonding multiple glass substrates, circuit layers to assemble a multilayer circuit, and a unique method for bonding all circuit foil layers together. FIG. 9A illustrates a first ceramic substrate 170 having a bonding glass 176 coating or overlay on opposite sides 172 and 174. Glass pre-molded body 1
Replacing the lid at 76 also falls within the scope of the present invention. The next glass coated substrate 178 has a number of through holes 180 formed therethrough by any desired technique, such as stamping or laser drilling. The resulting structure 181 is illustrated in FIG. 9B.

第90図に示す如く、脱酸された或は酸素を含!!ない
銅箔182の層が、基体の下側上のガラス碑yi1r6
に対して配置されているのが好ましい。
As shown in Figure 90, deoxidized or oxygen-containing! ! There is no layer of copper foil 182 on the glass inscription on the underside of the base.
It is preferable that the

貫通孔180の長さに実質的に等しい長さをもつ金属線
184をそれらの孔の中に入れる。この工程は金属線を
貫通孔中へ挿入し、その線が箔層182と電気的に接触
した後基体の上側に本質的に合せてそのmを切断するこ
とにより達成してもよい。製造工程中確実に線が貫通孔
へ挿入されるようにするためには、線は貫通孔の径より
実質的に小さい径をもつのが、好ましい。例えばもし貫
通孔の径が約5ミルであるならば、金属線の径は約3〜
約4ミルでよい。これらの大きさは単なる例であって、
その線が貫通孔の両端に配置された箔層182及び18
6′に接触して結合されている限り、貫通孔の径に比べ
てどのような径をもっていてもよい。
A metal wire 184 having a length substantially equal to the length of through holes 180 is placed into the holes. This step may be accomplished by inserting a metal wire into the through hole and cutting m essentially over the top of the substrate after the wire is in electrical contact with the foil layer 182. In order to ensure that the wire is inserted into the through-hole during the manufacturing process, it is preferred that the wire has a diameter that is substantially smaller than the diameter of the through-hole. For example, if the diameter of the through hole is about 5 mils, the diameter of the metal wire should be about 3 to
About 4 mils is sufficient. These sizes are just examples;
Foil layers 182 and 18 whose lines are located at each end of the through hole
It may have any diameter compared to the diameter of the through hole as long as it is connected in contact with 6'.

第9D図に例示した如く、次の工程はガラスを被覆した
基体の上面に箔層186を配置することである。箔18
2及び186の層は、複合体188を約600〜約〜約
1000℃の範囲の温度へ加熱することにより、永久的
に上薬付基体へ付着させてもよい。複合体188は、基
体の箔への付着を促進するため約300 psiより小
さい積層圧力にかけてもよい。
As illustrated in FIG. 9D, the next step is to place a foil layer 186 on top of the glass coated substrate. foil 18
Layers 2 and 186 may be permanently attached to the coated substrate by heating composite 188 to a temperature in the range of about 600 to about 1000C. Composite 188 may be subjected to a lamination pressure of less than about 300 psi to promote adhesion of the substrate to the foil.

金属線184は、高膨張性合金から選択されるのが好ま
しく、約60%の工AO8をもつものが好ましく、それ
はガラスを箔層及び基体に結合するのに必要な約600
〜約1000℃の範囲内の加工温度で半固体状態になる
。金属線の材料は更に、半固体状態で約2〜約40体積
−の液体、好ましくは5〜約25体積チの液体を有する
ように選択される。金属線の液相が、その線を箔層18
2及び186へろう付けする。金属線は、箔層の一層又
は両方と接触しなくなる程、貫通孔中でたれ下がらない
ようにすることが重要である。
The metal wire 184 is preferably selected from a high expansion alloy, preferably having an engineering AO8 of about 60%, which is about 600% as required to bond the glass to the foil layer and the substrate.
It becomes a semi-solid state at processing temperatures in the range of ~1000<0>C. The material of the metal wire is further selected to have from about 2 to about 40 volumes of liquid in the semi-solid state, preferably from 5 to about 25 volumes of liquid. The liquid phase of the metal wire connects the wire to the foil layer 18.
2 and 186. It is important that the metal wire does not sag in the through-hole to the extent that it no longer makes contact with one or both of the foil layers.

プリア(pryor)その他による「金属部品結合法(
A Method of 、Toining Meta
l Gomponenta)Jと題する出願に一層完全
に記述されているように、上薬付基体によって分離され
た二つの箔層を相互に結合するこの独特の手段は、銅線
の一層高い熱膨張係数(OTK ) 、約160X10
−フin/in/’Qと比較して、セラミック基材の0
TICが実質的に低く、約50 X I F’ in 
/in / ℃であることに依存している。セラミック
と金属線とのa’rmO差は、貫通孔0@膨張に比較し
て金属線の万が一層大きな線膨張を示す結果になる。従
って金属線は、たれ下る割合が処理される特定の材料系
によって決定される限界内に保たれる限り、箔層に対し
てプレスされる。金属I!ヲ二つの箔層にろう付けし、
複合体を冷却した後、結合した線は張力を受けた状態に
なっている。従って金属線用材料は、特別な材料系に対
して必要な結合温度範囲に曝した後、充分な展性をもつ
ように選択される。
``Metal parts joining method'' by Pryor et al.
A Method of, Toining Meta
This unique means of interconnecting two foil layers separated by a coated substrate utilizes the higher coefficient of thermal expansion ( OTK), approximately 160X10
- 0 of the ceramic substrate compared to fin/in/'Q
TIC is substantially lower, approximately 50 X I F' in
/in/°C. The a'rmO difference between the ceramic and the metal wire results in even larger linear expansion of the metal wire compared to the through hole 0@expansion. The metal wire is thus pressed against the foil layer as long as the rate of sagging is kept within limits determined by the particular material system being processed. Metal I! Braze the two foil layers,
After cooling the composite, the bonded wires are under tension. The material for the metal wire is therefore selected to have sufficient malleability after exposure to the required bonding temperature range for the particular material system.

金属線を工;約2〜約13%のSn、約0.2〜約4チ
のP1約5〜約15%のsb、約3〜約6%のSi、約
4〜約12%のAs、及びそれらの混合物;約4%迄の
鉄;からなる群から選択された元素と残余の銅から本質
的になる銅合金から形成してもよい。
Process metal wire: about 2 to about 13% Sn, about 0.2 to about 4% P1, about 5 to about 15% SB, about 3 to about 6% Si, about 4 to about 12% As , and mixtures thereof; up to about 4% iron; and a balance copper.

ここに記載した環境に適した金属線を形成できる合金の
一例は、8%のSn、約0.025チのP1約2%のF
e及び残余の銅を含む銅合金である。
An example of an alloy that can form metal lines suitable for the environments described herein is 8% Sn, about 0.025% P1, about 2% F.
It is a copper alloy containing e and the remaining copper.

他の例はOuと約2%のP、Ouと約12チのsb。Other examples are Ou and about 2% P, Ou and about 12% sb.

Ouと約5チのSi、Ouと約9%のAs、及びこれら
の合金の三元又は四元の組み合せである。加工温度で記
載の半固体状態と一緒にして、希望の高導電性を有する
他のどのような合金糸を用いても、それは本発明の範囲
内に入ることである。
These are combinations of O and about 5% Si, O and about 9% As, and ternary or quaternary combinations of these alloys. It is within the scope of the present invention to use any other alloy threads that have the desired high electrical conductivity in conjunction with the described semi-solid state at the processing temperature.

第91!i図に関し、複合体188は光食刻の如き希望
の技術を用いて形成された任意の希望の形状をもつ回路
部分が上に形成された箔層182及び184を有する。
91st! Referring to Figure i, composite 188 has foil layers 182 and 184 on which are formed circuit portions having any desired shape formed using a desired technique such as photolithography.

得られた構造体190を二つ以上、第9B図に例示する
如くそれらの間に構造体181を配置して積み恵ねても
よい。その結果は第9F図に示すような多層複合体19
2になる。
Two or more of the obtained structures 190 may be stacked with a structure 181 placed between them as illustrated in FIG. 9B. The result is a multilayer composite 19 as shown in Figure 9F.
It becomes 2.

複合体は、一つの複合体190の上側に一つの複合体1
81を置くことにより組み又ててもよ鴨次に金[!18
4と同じ材料から選択してもよい金属線194e、貫通
孔180に挿入する。ここに記述する如く、金属線は貫
通孔180と同じ長さを持つように切断する。次に第二
複合体190を複合体181の上側に重ね、その重ねた
複合体を結合温度へ加熱して多層複合体192を形成す
る。複合体は下側及び上側配列をもつものとして記述し
てきたが、それらを組立てる間、どの位置に部材全配列
することも本発明の範囲内に入る。
The complex includes one complex 1 above one complex 190.
By placing 81, you can reassemble it, but it's gold [! 18
A metal wire 194e, which may be selected from the same material as in No. 4, is inserted into the through hole 180. As described herein, the metal wire is cut to have the same length as the through hole 180. A second composite 190 is then stacked on top of composite 181 and the stacked composite is heated to a bonding temperature to form multilayer composite 192. Although the composite has been described as having a lower and upper arrangement, it is within the scope of this invention to arrange the members in any position during their assembly.

第2図に関し、そこにはここに記述した種類の脱酸又は
酸素無含有銅又は銅合金回路箔152を組み込んだセラ
ミック側部ろう付けパッケージ150が例示されている
。箔PJ&工、ことに記述したガラス16と同じ組成の
結合用又は封着用ガラス155によりセラミック層15
4と156の間に封着されているのが好ましい。ガラス
はスラリーとして、浸積或を工噴霧によりセラミック基
体の封着用表面に適用することができる。更に、封着用
ガラスは、箔とセラミック層との間に配置される固体の
気孔のない前成形体でもよい。セラミック基体157は
、結合温度へ加熱する如きどんな従来の技術によろうと
も、中間セラミック層156へ結合されたセラミック層
158から形成されているのが好ましい。セラミック層
156は空腔163を形成するための中空中心部分16
1を有する。型付金属化層159は、空腔163の限定
された内部の層158の表面上に被覆されている。
2, there is illustrated a ceramic side braze package 150 incorporating a deoxidized or oxygen-free copper or copper alloy circuit foil 152 of the type described herein. Ceramic layer 15 is formed by a bonding or sealing glass 155 of the same composition as the glass 16 described above.
4 and 156 is preferable. The glass can be applied as a slurry to the sealing surface of the ceramic substrate by dipping or spraying. Additionally, the sealing glass may be a solid, pore-free preform placed between the foil and the ceramic layer. Ceramic substrate 157 is preferably formed from a ceramic layer 158 bonded to intermediate ceramic layer 156 by any conventional technique, such as heating to a bonding temperature. The ceramic layer 156 has a hollow center portion 16 to form a cavity 163.
1. A shaped metallization layer 159 is coated on the surface of layer 158 within the confined interior of cavity 163 .

金属化層は、タングステン又はそり・マンガン粉末を適
用し、焼結温度へ加熱する如きどんな方法によっても形
成することができる。密封環160がセラミック層15
4の外側表面162上に配置されている。密封環を工脱
酸又G工酸素無含有銅又は銅合金箔であるのが好ましく
、それは回路箔層152に伴われるガラス密封法で、ガ
ラス155によりセラミック154へ密封される。導線
164と166は、箔層152の外側へ伸びた部分には
んだ付けされている。金属又は合金の如き任意の希望の
材料からなる蓋169を、はんだ付けの如き任意の希望
の技術を用いて密封環160へ封着してもよい。
The metallization layer can be formed by any method such as applying tungsten or silicate manganese powder and heating it to sintering temperatures. Sealing ring 160 is ceramic layer 15
4 is located on the outer surface 162 of 4. Preferably, the sealing ring is a deoxidized or oxygen-free copper or copper alloy foil, which is sealed to the ceramic 154 by a glass 155 with a glass seal associated with the circuit foil layer 152. Conductive wires 164 and 166 are soldered to the outwardly extending portions of foil layer 152. A lid 169 of any desired material, such as a metal or alloy, may be sealed to the seal ring 160 using any desired technique, such as soldering.

セラミック層154は中空中心部分165をもつように
作られており、金属化層159上に電子装置又は半導体
装置167を配置し、導線を装置167から回路箔15
2へ結合できるようにしである。
The ceramic layer 154 is made with a hollow center portion 165 on which an electronic or semiconductor device 167 is disposed and leads from the device 167 to the circuit foil 15.
This allows it to be combined into 2.

側部ろう付けパッケージ150を作る方法は、先ずセラ
ミック層156と158を一緒に約1500℃の高温環
境中で結合することによってセラミック基体157をつ
くる工程を含んでいるであろう。同時に型付金属化層1
59を空腔161内で焼結する。次に回路152を基体
157とセラミック層154との間に配置する。亦、#
!密封環160t、箔152の場合と同じ結合法を用い
て封着用ガラスによりセラミック層154へ固定しても
よい。電子部品167を金属化層159へとり付け、導
線を装置167及び回路箔152の端へ結合する。最後
に蓋169を密封環160へ密封する。
A method of making side braze package 150 may include first creating ceramic substrate 157 by bonding ceramic layers 156 and 158 together in a high temperature environment of approximately 1500°C. At the same time, the molded metallization layer 1
59 is sintered within the cavity 161. A circuit 152 is then placed between the substrate 157 and the ceramic layer 154. also,#
! The sealing ring 160t may be fixed to the ceramic layer 154 by sealing glass using the same bonding method as for the foil 152. Electronic components 167 are attached to metallization layer 159 and conductive wires are bonded to device 167 and the ends of circuit foil 152. Finally, the lid 169 is sealed to the sealing ring 160.

本発明により前に述べた目的、手段及び利点完全に満足
するハイデリド及び多層回路が与えられることは明らか
である。本発明はその具体例と組み合せて記述されてき
たが、前記記述に照して多くの変更や修正が当業者に明
らかになることを工明白である。従ってそのような変更
や修正は全て本発明の範囲内に入るものである。
It is clear that the present invention provides a hybrid and multilayer circuit which fully satisfies the objects, means and advantages set forth above. Although the invention has been described in conjunction with specific embodiments thereof, it is obvious that many changes and modifications will become apparent to those skilled in the art in light of the foregoing description. Accordingly, all such changes and modifications are intended to fall within the scope of the present invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は結合用ガラスでセラミック基体へ結合された銅
合金層を例示する断面図である。 第2図は本発明による側部ろう付けパッケージを例示す
る概略的断面図である。 第3A図〜第30図は、銅合金層に隆起部を食刻形成し
、それらの隆起部を貴金属被覆で被覆する一連の工程を
例示する概略的断面図である。 第4図G工二つの被覆された隆起部間に結合された抵抗
性テープの概略的断面図である。 第5図は第4図の装置の上面図である。 第6A図〜第6E図は多層回路を形成するための一連の
工程を例示するための概略的断面図である。 第7A図〜第7D図・工多層回路を形成するための別の
一連の工程を例示するための概略的断面図である。 第8A図〜第8D図は多層回路を形成するための更に別
の一連の工程を例示するための概略的断面図である。 第9A図〜第9P図は多層回路を形成するための更に別
の一連の工程を例示するための概略的断面図である。 12・・・基体、14・・・クラッド層、16・・・ガ
ラス被覆、62・・・抵抗体帯、40.42・・・隆起
部、50・・・障壁層、56・・・貴金属層。
FIG. 1 is a cross-sectional view illustrating a copper alloy layer bonded to a ceramic substrate with a bonding glass. FIG. 2 is a schematic cross-sectional view illustrating a side braze package according to the invention. 3A-30 are schematic cross-sectional views illustrating a series of steps for etching ridges in a copper alloy layer and coating those ridges with a noble metal coating. FIG. 4 is a schematic cross-sectional view of a resistive tape bonded between two coated ridges. FIG. 5 is a top view of the apparatus of FIG. 4. 6A to 6E are schematic cross-sectional views illustrating a series of steps for forming a multilayer circuit. FIGS. 7A to 7D are schematic cross-sectional views illustrating another series of steps for forming a multilayer circuit. FIGS. 8A to 8D are schematic cross-sectional views illustrating yet another series of steps for forming a multilayer circuit. FIGS. 9A to 9P are schematic cross-sectional views illustrating yet another series of steps for forming a multilayer circuit. DESCRIPTION OF SYMBOLS 12... Base body, 14... Clad layer, 16... Glass coating, 62... Resistor band, 40.42... Protrusion part, 50... Barrier layer, 56... Precious metal layer .

Claims (1)

【特許請求の範囲】 (1)セラミック基体(12)を与え、 脱酸銅合金及び酸素を含まない銅合金からなる群から選
択された銅合金の箔の層(14)を与え、約1000℃
より低い温度で流動可能な物体を形成する結合用ガラス
(16)を与え、 前記結合用ガラス(16)の層を前記基体 (12)と箔の層(14)との間に配置し、そして 前記箔層、ガラス層及び基体からなる複合体を約100
0℃より低い温度で、還元条件で焼成し、それによつて
前記ガラス層によつて前記箔層を前記基体へ結合する、 諸工程からなることを特徴とする回路複合体(10)の
製造方法。 (2)結合用ガラス(16)を珪酸塩、硼珪酸塩、燐酸
塩及び亜鉛硼珪酸塩等のガラスからなる群から選択する
工程を特徴とする特許請求の範囲第1項に記載の方法。 (3)銅合金箔の層に回路を形成する工程を更に特徴と
する前記第2項に記載の方法。 (4)結合用ガラスの層を配置する工程が、実質的に気
孔のない結合用ガラス前成形体を与え、その前成形体を
基体と箔層の間に配置する工程を含むことを特徴とする
前記第2項に記載の方法。 (5)結合用ガラスの層を配置する工程が、結合用ガラ
スの粒子と、結合剤及びビヒクルと混合してガラスペー
ストを形成し、前記ガラスペーストを前記セラミック基
体(12)の少なくとも一つの表面(18)上に塗布し
、結合用ガラスを前記基体の表面上へ焼結する工程を含
むことを特徴とする前記第2項に記載の方法。 (6)セラミック基体(12)を与え、 銅合金箔層(14)を前記基体へ結合し、 箔層の選択された部分を食刻除去し、少なくとも二つの
隆起部(40)、(42)を形成し、抵抗性金属合金箔
(62)の帯を与え、そして、前記抵抗性箔帯の端を前
記隆起部へ結合して電気的結合を与える、 諸工程を特徴とする、導電性回路へ抵抗を結合する方法
。 (7)ニッケル基合金、鉄基合金及び銅基合金からなる
群から抵抗性金属合金を選択する工程を特徴とする前記
第6項に記載の方法。 (8)ニッケル、チタン、窒化硼素及びそれらの合金か
らなる群から障壁材料を与え、そして隆起部の各々の少
なくとも一部上に前記障壁材料の層をメッキする諸工程
を特徴とする前記第7項に記載の方法。 (9)金、パラジウム、銀、白金及びそれらの合金から
なる群から選択された貴金属で、障壁材料層をメッキす
る工程を特徴とする前記第8項に記載の方法。 (10)銅合金箔を脱酸銅合金及び酸素を含まない銅合
金からなる群から選択する工程を特徴とする前記第9項
に記載の方法。 (11)銅箔の層をセラミック基体に結合する工程が、
約1000℃より低い温度で流動可能な物体を形成する
結合用ガラスを与え、そして前記銅合金箔の層を前記基
体に、前記結合用ガラスの層によって結合する諸工程を
含むことを特徴とする前記第10項に記載の方法。 (12)結合用ガラスを、珪酸塩、硼珪酸塩、燐酸塩及
び硼珪酸塩等のガラスからなる群から選択する工程を特
徴とする前記第11項に記載の方法。 (13)セラミック基体(12)、酸素を含まない脱酸
銅合金からなる群から選択された銅合金の箔の層(14
)、及び約1000℃より低い温度で流動可能な物体を
形成し、前記セラミック基体を前記合金箔層へ結合する
結合用ガラスの層(16)を特徴とする回路複合体(1
0)。 (14)結合用ガラスが珪酸塩、硼珪酸塩、燐酸塩及び
亜鉛硼珪酸塩等のガラスからなる群から選択されている
ことを特徴とする前記第13項に記載の回路複合体。 (15)セラミック基体が、約90%を越える純度をも
つアルミナ、シリカ、炭化珪素、ジルコニア、ベリリア
、アルミナ珪酸塩、ジルコン及びそれらの混合物からな
る群から選択されていることを特徴とする前記第14項
に記載の回路複合体。 (16)銅合金箔がその上に回路模様を有することを特
徴とする前記第15項に記載の回路複合体。 (17)セラミック基体(12)、銅箔層(14)、前
記基体を前記箔層で、少なくとも二つの隆起部(40)
(42)を上にもち、更に導電性回路が上に形成されて
いる箔層へ結合するための手段、及び前記隆起部へ端が
結合された抵抗性金属合金箔(62)の帯を特徴とする
回路複合体。 (18)抵抗性金属合金がニッケル基合金、鉄基合金及
び銅基合金からなる群から選択されることを特徴とする
前記第17項に記載の回路複合体。 (19)隆起部の各々の少なくとも一部上にメッキされ
た障壁材料の層を更に含み、然も前記障壁材料がニッケ
ル、チタン、窒化硼素及びそれらの合金からなる群から
選択されたものであることを特徴とする前記第18項に
記載の回路複合体。 (20)障壁材料の層上に被覆された貴金属の層を更に
含み、然も前記貴金属が金、白金、銀、パラジウム及び
それらの合金からなる群から選択されていることを特徴
とする前記第19項に記載の回路複合体。 (21)銅合金箔が脱酸銅合金及び酸素を含まない銅合
金からなる群から選択されていることを特徴とする前記
第20項に記載の回路複合体。 (22)結合手段が珪酸塩、硼珪酸塩、燐酸塩及び亜鉛
硼珪酸塩等のガラスからなる群から選択されたガラスで
あることを特徴とする前記第21項に記載の回路複合体
。 (23)第一セラミック基材(12″)、 銅合金箔の第一層(14″)、 約1000℃より低い温度で流動可能な物体を形成する
結合用ガラス(16″)で、該結合用ガラスの第一及び
第二層は、前記銅合金箔の第一層を前記第一基体の第一
表面へ結合するために、夫々前記第一基体の両側の第一
及び第二表面(70)、(72)上に配置されている結
合用ガラス(16″)、少なくとも一つの第二セラミッ
ク基体(75)で、その第一表面上に前記結合用ガラス
の少なくとも一つの第三層を有する第二セラミック基体
(75)、 前記結合用ガラスによつて前記第二セラミック基体(7
5)へ結合された銅合金箔の少なくとも一つの第二層(
77)、 を特徴とし、然も、 前記銅合金箔の第一及び第二層は酸素を含まない銅合金
及び脱酸銅合金からなる群から選択されており、 銅箔が上に結合された前記第一及び第二セラミック基体
は、積み重ねられて、互に前記結合用ガラスの第二層で
結合されており、それによつて前記銅合金箔の第二層が
前記第一基体の第二表面に隣接して配置されている、 ことを特徴とする多層回路複合体(85)。 (24)第一及び第二基体及び結合用材料の層を通つて
伸びる少なくとも一つの貫通孔(76)を更に含み、導
体(78)が前記少なくとも一つの貫通孔中に、銅合金
箔の第一層と第二層とを電気的に結合するために配置さ
れていることを特徴とする前記第23項に記載の多層回
路複合体。 (25)結合用ガラスが一般組成MO−B_2O_3−
SiO_2(式中MO=Al_2O_3、BaO、Ca
O、ZrO_2、ZnO、Na_2O、SrO、K_2
O及びそれらの混合物である)の硼珪酸塩ガラスである
ことを特徴とする前記第24項に記載の多層回路複合体
。 (26)少なくとも第一及び第二のセラミック基体(1
2″)、(75)を与え、 脱酸銅合金及び酸素を含まない銅合金からなる群から選
択された銅合金箔の少なくとも第一及び第二の層(14
″)、(77)を与え、 約1000℃より低い温度で流動可能な物体を形成する
結合用ガラス(16″)を与え、 前記結合用ガラスの第一及び第二の層を前記第一セラミ
ック基体(12″)の両面上に配置し、前記結合用ガラ
スの第三層を前記セラミック基体(75)の少なくとも
一つの表面上に配置し、前記第一基体の第一表面上に配
置された結合用ガラスの第一層上に、少なくとも前記箔
の第一層を配置し、 前記第二基体の表面上に配置した結合用ガラスの第三層
上に前記箔の第二層を配置し、 前記箔の第一及び第二の層に回路を形成し、前記第二基
体上に前記第一基体を重ねて、前記箔の第二層を前記第
一及び第二の基体間に配置し、そして 前記第一及び第二の基体の複合体を還元条件下で焼成し
、それによつて結合用ガラスの層が前記基体と箔の層を
前記多層回路複合体(85)へ結合する、 諸工程を特徴とする多層回路複合体(85)を形成する
方法。 (27)第一及び第二基体及びその上に配置された結合
用ガラスの層を通して少なくとも一つの貫通孔(76)
をあけ、そして前記少なくとも一つの貫通孔に導電性材
料(78)を満し、箔の少なくとも第一層と第二層とを
電気的に結合する工程を含むことを特徴とする前記第2
6項に記載の方法。 (28)結合用ガラスを与える工程が、結合用ガラスの
少なくとも一つの本質的に非多孔質の前形成体を各基体
表面と隣接した薄層との間に配置する工程と、前記ガラ
ス前成形体を前記表面と前記箔層とに結合する諸工程を
含む前記第27項に記載の方法。 (29)少なくとも第一、第二及び第三セラミック基体
(88)を与え、 脱酸銅合金及び酸素を含まない銅合金からなる群から選
択された銅合金箔の少なくとも第一及び第二の層を与え
、 約1000℃より低い温度で流動可能な物体を形成する
結合用ガラス(90)を与え、 前記結合用ガラスの第一及び第二の層(100)、(1
02)を前記第一セラミック基材の両面上に配置し、 前記結合用ガラスの第三層を前記第二セラミック基材の
少なくとも一つの表面上に配置し、前記結合用ガラスの
第四層を前記第三セラミック基材の少なくとも一つの表
面上に配置、 少なくとも前記箔の第一及び第二の層を前記第一基材の
両面上に配置し、 前記箔の第一及び第二の層、前記ガラスの第一及び第二
の層、及び前記第一基体の組み合せ体を還元条件で焼成
し、それによつて前記ガラスの第一及び第二の層が、前
記箔の第一及び第二の層を前記第一基体の第一及び第二
の両側の面に結合するようにし、 前記箔の第一及び第二の層に回路を形成し、前記第一基
体の両側に対して前記第二及び第三の基を配置し、それ
によつて前記第二基体上に配置されたガラスの第三層が
前記箔の第一層に相対し、前記第三基体上に配置された
前記ガラスの第四層が前記箔の第二層に相対するように
し、そして、 前記第一、第二及び第三の基体の組み立て体を加熱し、
それによつて前記結合用ガラス層が前記基体及び前記箔
層を結合して多相回路複合体(109)にする、 諸工程からなる多相回路複合体(109)の製造方法。 (30)結合用ガラス(90)を与える諸工程が、一般
組成MO−B_2O_3−SiO_3(式中、MO=A
l_2O_3、BaO、CaO、ZrO_2、ZnO、
Na_2O、SrO、K_2O或はそれらの混合物)の
硼珪酸塩ガラスから前記結合用ガラスを与える工程を含
むことを特徴とする前記第29項に記載の方法。 (31)第一基体及びそれに結合された箔層を通して少
なくとも一つの第一貫通孔(96)をあけ、第二基体及
びそれに相対して配置されたガラス層を通して少なくと
も一つの第二貫通孔(107)をあけ、 第三基体及びそれに相対して配置されたガラス層を通し
て少なくとも一つの第三貫通孔をあけ、そして 前記少なくとも第一、第二及び第三の貫通孔に導電性材
料を満し、それによつて前記箔の少なくとも第一及び第
二の層を電気的に結合する、諸工程を含むことを特徴と
する前記第30項に記載の方法。 (32)結合用ガラス相を、複数の本質的に気孔のない
前成形体の形で与え、組み立て体を加熱して前記ガラス
前成形体を箔層及び基体表面に結合し、多孔回路をつく
る工程を含む前記第31項に記載の方法。 (33)空腔を中にもつセラミック基体(157)、前
記セラミック基体に結合された第一表面を有する銅合金
回路箔(152)で、酸素を含まない銅合金と脱酸銅合
金からなる群から選択された銅合金回路箔(152)、 前記回路箔の第二表面上に配置されたセラミック層(1
54)、 前記セラミック基体と、前記回路箔の第一表面との間の
結合用ガラス(155)の第一層、及び前記セラミック
層と前記回路箔の第二表面との間の結合用ガラス(15
5)の第二層で、前記セラミック層とセラミック基体と
の間に前記箔を結合するためのもの、 を特徴とするセラミック側部ろう付けパッケージ(15
0)。 (34)結合用ガラス(155)が一般組成MO−B_
2O_3−SiO_2(式中、MO=Al_2O_3、
BaO、CaO、ZrO_2、ZnO、Na_2O、S
rO、K_2O又はそれらの混合物)の硼珪酸塩ガラス
であることを特徴とする前記第33項に記載の側部ろう
付けパッケージ。 (35)結合用ガラスの第三層(160)でセラミック
層へ結合された密封環(152)を更に含むことを特徴
とする前記第34項に記載の側部ろう付けパッケージ。 (36)回路箔に結合された導線(164)を更に含む
ことを特徴とする前記第35項に記載の側部ろう付けパ
ッケージ。
Claims: (1) providing a ceramic substrate (12) and providing a layer (14) of a copper alloy foil selected from the group consisting of deoxidized copper alloys and oxygen-free copper alloys;
providing a bonding glass (16) forming a flowable object at a lower temperature, a layer of bonding glass (16) being disposed between said substrate (12) and a layer of foil (14); and Approximately 100% of the composite consisting of the foil layer, glass layer and substrate was
A method for manufacturing a circuit composite (10), characterized in that it consists of the steps of firing under reducing conditions at a temperature below 0° C., thereby bonding the foil layer to the substrate by the glass layer. . 2. A method according to claim 1, characterized by the step of: (2) selecting the bonding glass (16) from the group consisting of silicate, borosilicate, phosphate and zinc borosilicate glasses. (3) The method according to item 2, further comprising the step of forming a circuit on the layer of copper alloy foil. (4) The step of disposing the layer of bonding glass includes the step of providing a substantially porous bonding glass preform and disposing the preform between the substrate and the foil layer. The method according to item 2 above. (5) disposing a layer of bonding glass comprises mixing particles of bonding glass with a binder and a vehicle to form a glass paste and applying said glass paste to at least one surface of said ceramic substrate (12); (18) The method according to item 2, further comprising the step of coating and sintering a bonding glass onto the surface of the substrate. (6) providing a ceramic substrate (12), bonding a copper alloy foil layer (14) to said substrate, etching away selected portions of the foil layer and forming at least two ridges (40), (42); an electrically conductive circuit characterized by the steps of forming a strip of resistive metal alloy foil (62), and bonding an end of the resistive foil strip to the ridge to provide an electrical connection. How to combine resistance to. (7) The method according to item 6, characterized by the step of selecting a resistant metal alloy from the group consisting of nickel-based alloys, iron-based alloys, and copper-based alloys. (8) providing a barrier material from the group consisting of nickel, titanium, boron nitride and alloys thereof; and plating a layer of said barrier material on at least a portion of each of the ridges. The method described in section. 9. The method of claim 8, further comprising plating the layer of barrier material with a noble metal selected from the group consisting of gold, palladium, silver, platinum and alloys thereof. (10) The method according to item 9, characterized by the step of selecting the copper alloy foil from the group consisting of deoxidized copper alloys and oxygen-free copper alloys. (11) bonding the layer of copper foil to the ceramic substrate,
providing a bonding glass that forms a flowable object at temperatures below about 1000°C, and comprising steps of bonding said layer of copper alloy foil to said substrate by said layer of bonding glass. The method according to item 10 above. (12) The method according to item 11, characterized by the step of selecting the bonding glass from the group consisting of silicate, borosilicate, phosphate, and borosilicate glasses. (13) a ceramic substrate (12), a layer of copper alloy foil (14) selected from the group consisting of oxygen-free deoxidized copper alloys;
), and a bonding glass layer (16) forming a flowable body at temperatures below about 1000° C. and bonding the ceramic substrate to the alloy foil layer (1).
0). 14. The circuit composite according to claim 13, wherein the bonding glass is selected from the group consisting of silicate, borosilicate, phosphate and zinc borosilicate glasses. (15) The ceramic substrate is selected from the group consisting of alumina, silica, silicon carbide, zirconia, beryllia, alumina silicate, zircon, and mixtures thereof with a purity greater than about 90%. 15. The circuit complex according to item 14. (16) The circuit composite according to item 15, wherein the copper alloy foil has a circuit pattern thereon. (17) a ceramic substrate (12), a copper foil layer (14), the substrate with the foil layer, at least two raised portions (40);
(42) and further characterized by means for bonding to a foil layer having a conductive circuit formed thereon, and a strip of resistive metal alloy foil (62) having an end bonded to said ridge. circuit complex. (18) The circuit composite according to item 17, wherein the resistive metal alloy is selected from the group consisting of nickel-based alloys, iron-based alloys, and copper-based alloys. (19) further comprising a layer of barrier material plated on at least a portion of each of the ridges, wherein the barrier material is selected from the group consisting of nickel, titanium, boron nitride, and alloys thereof. 19. The circuit complex according to item 18 above. (20) The method further comprising a layer of a noble metal coated on the layer of barrier material, wherein the noble metal is selected from the group consisting of gold, platinum, silver, palladium and alloys thereof. 20. The circuit complex according to item 19. (21) The circuit composite according to item 20, wherein the copper alloy foil is selected from the group consisting of deoxidized copper alloys and oxygen-free copper alloys. (22) The circuit composite according to item 21, wherein the bonding means is a glass selected from the group consisting of silicate, borosilicate, phosphate and zinc borosilicate glasses. (23) a first ceramic substrate (12″), a first layer of copper alloy foil (14″), and a bonding glass (16″) forming a body flowable at temperatures below about 1000°C; first and second layers of glass for bonding the first layer of copper alloy foil to the first surface of the first substrate, respectively. ), (72) a bonding glass (16″) disposed on at least one second ceramic substrate (75) having at least one third layer of said bonding glass on its first surface. a second ceramic substrate (75), the second ceramic substrate (75)
5) at least one second layer of copper alloy foil bonded to (
77), characterized in that the first and second layers of copper alloy foil are selected from the group consisting of oxygen-free copper alloy and deoxidized copper alloy, and the copper foil is bonded thereon. The first and second ceramic substrates are stacked and bonded to each other with a second layer of bonding glass such that a second layer of copper alloy foil is bonded to a second surface of the first substrate. A multilayer circuit complex (85), characterized in that the multilayer circuit complex (85) is disposed adjacent to. (24) further comprising at least one through hole (76) extending through the first and second substrates and the layer of bonding material, the conductor (78) being disposed within the at least one through hole; 24. The multilayer circuit composite according to item 23, wherein the multilayer circuit composite is arranged to electrically connect the first layer and the second layer. (25) The general composition of the bonding glass is MO-B_2O_3-
SiO_2 (in the formula MO=Al_2O_3, BaO, Ca
O, ZrO_2, ZnO, Na_2O, SrO, K_2
25. The multilayer circuit composite according to claim 24, characterized in that the multilayer circuit composite is a borosilicate glass of O and mixtures thereof. (26) At least the first and second ceramic substrates (1
2″), (75) and at least the first and second layers (14) of copper alloy foil selected from the group consisting of deoxidized copper alloys and oxygen-free copper alloys
″), (77) and providing a bonding glass (16″) forming an object flowable at temperatures below about 1000° C., and combining the first and second layers of the bonding glass with the first ceramic. a third layer of bonding glass is disposed on at least one surface of the ceramic substrate (75) and a third layer of bonding glass is disposed on the first surface of the first substrate; disposing at least the first layer of foil on the first layer of bonding glass; disposing the second layer of foil on the third layer of bonding glass disposed on the surface of the second substrate; forming a circuit in the first and second layers of the foil, overlaying the first substrate on the second substrate, and disposing the second layer of the foil between the first and second substrates; and firing the composite of the first and second substrates under reducing conditions, whereby a layer of bonding glass bonds the substrate and foil layers to the multilayer circuit composite (85). (27) at least one through hole (76) through the first and second substrates and a layer of bonding glass disposed thereon;
and filling the at least one through hole with an electrically conductive material (78) to electrically couple at least the first and second layers of foil.
The method described in Section 6. (28) providing a bonding glass comprising disposing at least one essentially non-porous preform of bonding glass between each substrate surface and an adjacent thin layer; 28. The method of claim 27, including the steps of bonding a body to the surface and the foil layer. (29) providing at least first, second and third ceramic substrates (88); at least first and second layers of copper alloy foil selected from the group consisting of deoxidized copper alloys and oxygen-free copper alloys; a bonding glass (90) forming a flowable body at temperatures below about 1000°C;
02) on both sides of the first ceramic substrate, a third layer of the bonding glass on at least one surface of the second ceramic substrate, and a fourth layer of the bonding glass disposed on at least one surface of the third ceramic substrate; at least the first and second layers of foil disposed on opposite sides of the first substrate; the first and second layers of foil; The combination of the first and second layers of glass and the first substrate is fired under reducing conditions such that the first and second layers of glass are the same as the first and second layers of foil. forming a circuit in the first and second layers of foil, bonding the first and second layers to opposite sides of the first substrate; and a third base such that a third layer of glass disposed on the second substrate faces the first layer of foil and a third layer of glass disposed on the third substrate four layers opposite the second layer of foil, and heating the assembly of the first, second and third substrates;
A method for manufacturing a multiphase circuit composite (109) comprising steps, whereby the bonding glass layer bonds the substrate and the foil layer into a multiphase circuit composite (109). (30) The steps to provide the bonding glass (90) have the general composition MO-B_2O_3-SiO_3 (wherein MO=A
l_2O_3, BaO, CaO, ZrO_2, ZnO,
30. A method according to claim 29, characterized in that it comprises the step of providing the bonding glass from a borosilicate glass (Na_2O, SrO, K_2O or mixtures thereof). (31) drilling at least one first through hole (96) through the first substrate and the foil layer bonded thereto; and at least one second through hole (107) through the second substrate and the glass layer disposed opposite thereto; ), drilling at least one third through hole through the third substrate and the glass layer disposed opposite thereto, and filling the at least first, second and third through holes with a conductive material; 31. The method of claim 30, further comprising the steps of electrically coupling at least the first and second layers of the foil. (32) providing a bonding glass phase in the form of a plurality of essentially non-porous preforms and heating the assembly to bond the glass preforms to the foil layer and the substrate surface to create a porous circuit; 32. The method of claim 31, comprising the steps of: (33) A ceramic substrate (157) having a cavity therein, a copper alloy circuit foil (152) having a first surface bonded to the ceramic substrate, the group consisting of an oxygen-free copper alloy and a deoxidized copper alloy. a copper alloy circuit foil (152) selected from a ceramic layer (152) disposed on a second surface of said circuit foil;
54) a first layer of bonding glass (155) between the ceramic substrate and a first surface of the circuit foil; and a bonding glass (155) between the ceramic layer and a second surface of the circuit foil; 15
5) a second layer for bonding the foil between the ceramic layer and the ceramic substrate;
0). (34) The bonding glass (155) has a general composition MO-B_
2O_3-SiO_2 (in the formula, MO=Al_2O_3,
BaO, CaO, ZrO_2, ZnO, Na_2O, S
34. The side brazed package according to claim 33, characterized in that it is a borosilicate glass of 30% oxidation (rO, K_2O or mixtures thereof). (35) The side braze package of claim 34, further comprising a sealing ring (152) bonded to the ceramic layer with a third layer (160) of bonding glass. 36. The side braze package of claim 35, further comprising a conductive wire (164) coupled to the circuit foil.
JP4604486A 1985-03-04 1986-03-03 Manufacture of multilayer circuit complex Pending JPS61225048A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US70763385A 1985-03-04 1985-03-04
US707633 1985-03-04
US715446 1985-03-25
US811905 1985-12-20

Publications (1)

Publication Number Publication Date
JPS61225048A true JPS61225048A (en) 1986-10-06

Family

ID=24842489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4604486A Pending JPS61225048A (en) 1985-03-04 1986-03-03 Manufacture of multilayer circuit complex

Country Status (1)

Country Link
JP (1) JPS61225048A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048260A1 (en) * 1996-06-14 1997-12-18 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production
WO2007145234A1 (en) * 2006-06-13 2007-12-21 Teitokusha Co., Ltd. Reflector, method for manufacturing the reflector, and heater unit and furnace using the reflector

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997048260A1 (en) * 1996-06-14 1997-12-18 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production
US6320140B1 (en) 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
WO2007145234A1 (en) * 2006-06-13 2007-12-21 Teitokusha Co., Ltd. Reflector, method for manufacturing the reflector, and heater unit and furnace using the reflector
JPWO2007145234A1 (en) * 2006-06-13 2009-11-05 貞徳舎株式会社 Reflector, manufacturing method thereof, heater unit and furnace using the same
JP4681051B2 (en) * 2006-06-13 2011-05-11 貞徳舎株式会社 Reflector, manufacturing method thereof, heater unit and furnace using the same

Similar Documents

Publication Publication Date Title
US4712161A (en) Hybrid and multi-layer circuitry
US4696851A (en) Hybrid and multi-layer circuitry
US4641425A (en) Method of making alumina interconnection substrate for an electronic component
US4821151A (en) Hermetically sealed package
US4687540A (en) Method of manufacturing glass capacitors and resulting product
US4725333A (en) Metal-glass laminate and process for producing same
US4840654A (en) Method for making multi-layer and pin grid arrays
CA1260337A (en) Secondary metallization by glass displacement in ceramic substrate
CA1253628A (en) Hybrid and multi-layer circuitry
JPS608229B2 (en) multilayer ceramic substrate
JPS61225048A (en) Manufacture of multilayer circuit complex
JPH02500907A (en) Ceramic/glass/metal composite
JP3093601B2 (en) Ceramic circuit board
EP0193782A2 (en) Multi-layer and pin grid arrays
JPS61108192A (en) Low temperature sintered multilayer ceramic substrate
JP2002043478A (en) Ceramic circuit board
KR860007851A (en) Multilayer Circuit Assembly and Formation Process
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JPS61219639A (en) Method of assembling multilayer glass-ceramic base body
JPS6098697A (en) Composite unit for printed circuit board
JPS6318356B2 (en)
JPS60167489A (en) Method of producing ceramic circuit board
JP2948991B2 (en) Package for storing semiconductor elements
JPH1154660A (en) Wiring substrate
JPH0213478B2 (en)