JPS61224397A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPS61224397A
JPS61224397A JP6343985A JP6343985A JPS61224397A JP S61224397 A JPS61224397 A JP S61224397A JP 6343985 A JP6343985 A JP 6343985A JP 6343985 A JP6343985 A JP 6343985A JP S61224397 A JPS61224397 A JP S61224397A
Authority
JP
Japan
Prior art keywords
circuit
plating
layer
via hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6343985A
Other languages
English (en)
Inventor
志賀 章二
徹 谷川
俊夫 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP6343985A priority Critical patent/JPS61224397A/ja
Publication of JPS61224397A publication Critical patent/JPS61224397A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子機蕃、部品に使用される高密度多層回路基
板の製造方法に関する。
〔従来の技術〕
高密度実装可能な多層プリント回路基板として、ガラス
エポキシにCu箔回路を張合せたものを数枚積層させス
ルホールにより導通させた回路を形成する方法が広く実
用化されているが、しかしこのam基板は伝熱性に劣る
レジンの厚い基板を使用しているため放熱特性に劣り多
くの高密実装回路として不充分な場合が多い。このため
、セラミック多層基板によるものがコンピューター、自
動車、各種産業用機器に数多く使用されている。しかし
他方該セラミック基板はそのサイズに限定されるのみで
なく、製造歩留りが低下し高−洛北を招き放熱性にも鴨
があるなどの欠点があった。
〔発明が解決しようとする問題点〕
そこで、上記放熱特性等に優れた経済性の高い多層回路
基板の提供が広く求められており、かかる要求に応じ得
るような新規な多層回路基板の製造法の確立が急がれて
いるのが実情である。
〔問題点を解決するための手段〕
本発明は絶縁された金属やセラミック、レジンなどの基
体上に任意の方法で形成された第1層回路上に、第2層
及び第3層以上の回路等を上記問題を生ずることなく形
成し得る新規な多層回路基板の製造方法であり以下図を
用いて説明する。
特に放熱特性を重視する場合用いる基体(1)としては
Aj、 Cu、 Feなどの金属板が最も好適である。
次にこの基体(1)上に第1絶縁層(2)を介して第1
層回路上(3) 、 (4) 、 (53G 形成スル
。通常、該絶縁層(2)を接着剤として最も一般的なC
u箔を張合せ、常法のエツチングにより所望の回路(3
)、 (4L (5)に形成する。前記絶噸層としては
エポキシ、フェノール。
ポリ1ミド、ポリイミドなどのレジンが有用であり、特
に伝熱特性及び機械的性質の強化のなめにこれにBN、
 Aj203. T io2. AIN、 ZrO□な
どの無機質粉末を5〜40%混合するのが望ましい。
上記の第1層回路(2)上には次に第2絶縁層(6)を
、同様のレジンを用いスクリーン印刷法などによりバイ
ヤホール開孔部(7)を残して所定厚さに形成し加熱固
化させる。通常この厚さは10〜100μ位である。
次に銅粉及びレジンを主成分とし、溶媒や必要に応じて
各種添加物を配合混和した導電ペーストを用いスクリー
ン印刷法により、第2層回路(8)。
(9) 、 (9’ ) 、 (IIを形成し加熱固化
する。
上記導電ペーストは通常Cu粉を60〜95%(Cu粉
/Cu粉+レジン)含有し、又レジン成分としてはフェ
ノール変性フェノキシ、エポキシ、ポリイミド等が使用
され、シート抵抗にして5〜100mΩん位を保有する
。又回路層さは20〜50μ位が一般的である。
次に、必要に応じて洗滌及びエツチング等の常法の前処
理を施したのち全面にPdCl2などによる表面触媒化
処理を行う。この触媒化処理は通常上記PdC1O,0
01〜5%液に浸漬して行われる。
この処理によりPdが回路部分ると多量ζ。、そしてバ
イアホール部底部などにも付着するが他の絶、  練物
層上には少量しか付着しない。α1)はこの処理層を示
す。
次に必要に応じて、酸、アルカリ、有機溶剤などを用い
て前処理してからCu、 Niメッキが行われるが上記
Pd付着量の多い回路部分には特に厚くメッキが行われ
る。α4はメッキ層を示す。メ・ツキ液としてはCu、
Niなどの金属成分とホルマリン、次亜リン酸ソーダ、
ジメチルアミンボランなどの還元剤に錯化剤、メッキ添
加剤などを含有させた、  浴が使用される。Cuペー
ストの回路のCu露出表面自身が化学メッキの触媒とな
るので、Pd等の触媒付けが行うことな(選択的に回路
部のみに所望厚さのメッキが行えるメッキ厚さは通常1
〜2μ。
特に5μ以上になるのが好ましい。
ここで析出されるメッキ層の大部分は最終工程以降も残
留して第2層回路として働(ので、導電性の大きいCu
メッキの方がより望ましい場合が多い。
次に、必要に応じて洗滌エツチングしてから、Pd、 
Agなとの触媒溶液にて処理して全面に触媒付けを行っ
てから化学メッキする。
例えば5nC12の0.01〜5g/l溶液処理などに
より予め増感しておくことも有効である。又このメッキ
においては前工程と同一のメッキを用いるのが工程設備
上好ましいが異種の金属をメッキすることもできる。例
えば前工程でCuメッキを行ない後にNiメッキあるい
はSnメッキなどである。
後述のエツチング工程で前工程のメッキの余分なエツチ
ングを防止できるなどのメリットがある。
メッキ0乃は略全面に起り、バイヤホール壁面に於いて
第1層回路と第2層回路とが導通できる。メッキ厚さは
1μ前後の薄さで充分である。
次に、バイヤホール部(7)に導電ペースト又は半田等
を充填してバイヤホールを完成する。導電ペーストとし
てはCu、 Ag、 Au、 Ag−Pd粉末を導電成
分とし、印刷法で孔埋めしたり、デスペンサーなどで注
入してから加熱固化させる。半田とじてはSn、 5n
−Pb、 Sn−Pb−Ag、 5n−Pb−Cu、 
Sn−Ag。
5n−Inなどの低融点合金も使用され加熱リメルトに
より1体化が行われる。又、これら半田は半田濡として
注入したり、半田ディツプとして付ilさせても良い。
この方法では予めバイヤホール壁がメタライズされてい
るので、これら充填物との密着性が良好となり両者共同
して導通孔として働く。
次に、エツチング工程に入り非回路部に析出しなCu、
 Ni等をフラッシュエツチングする。該エツチング液
としては、FeCj3. H2SO4−H,02,NH
3−NaCj02. (NH,) 、3204などが使
用される。上記の回路及びバイアホールは全くエツチン
グされないか又は若干エツチングされる程度にとどまる
本発明において第3層以上に多層回路を形成する場合は
前記第2層形成のための工程をくり返すことにより容易
に形成できる。
上記絶縁層や導電ペースを固化するための加熱は溶媒の
揮発や固化温度のためであり、100〜300℃位であ
る。
〔作 用〕
本発明においては基体としてAt)、 Cu、 Fe等
の金属板を用いた場合、上述のレジン多層板及びセラミ
ック多層板などと同等以上の高い伝熱性、放熱性を発揮
する。そしてスクリーン印刷法を利用することにより著
しく高精密度の回路を簡単に迅速に作製できるばかりで
なく、多層回路基板の最大ポイントであるバイヤホール
部の信頼性が著しく高くなる。
即ち上記化学メッキ層と、半田又はペースト層との2重
構造であり、熱的及び機械的変形に高度に耐え得るもの
となる。
上記バイヤホール充填物は、エツチング工程でのマスク
として作用しバイヤホール形成と回路形成を一挙に実現
することができるのである。
以上に於いて、CuペーストはCu粉60〜95%残部
レジンからなる。60%未満では触媒性導電性が、不充
分であり、他方95%を越える過剰ではペースト固化後
の強度に劣り共に実用的でない。Cuペースト上に形成
された化学メッキは導電性の向上と共に回路の一部が部
品の搭載のために半田付けやボンデングされる場合不可
欠である。
レジンの一部が表面に露出し易いので上記特性を不十分
にしか有しないので2〜3μ以上の化学メッキ層が極め
て有効である。
〔実施例〕
以下実施例によりこの発明を具体的に説明する。
実施例1〜3.比較例1〜3 (実施例1) 1.5mm厚のAI基板上に、ポリアミドイミド樹脂層
(55μ)を介して35μ厚のCu箔を接着積層した。
とのCu積層基板に対し、常法の如くスクリーン印刷法
にてレジスト印刷を行ないFeCj3液にてエツチング
して所定パターンの第一回路(0,3鴫輻)を形成した
次にエポキシ樹脂にA l 20.粉末15重量%を含
有させたエポキシ樹脂ペーストを、上述のバイアホール
部(1,Ommφ)を残して35μ厚に印刷被覆し、2
15℃、30分加熱固化させ第二絶縁層とし、更にその
上に平均粒径7.5μの電解Cu粉Cu含量88重量%
、レゾール型フェノール樹脂12重量%l:小量のブチ
ルカルビノールアセテートからなるCuペーストを用い
所定パターンの35μ厚0.5鴫幅の第二回路を印刷し
、215℃、15分加熱し硬化させた。
得られた回路基板を5%NaOH水溶液に15秒浸漬し
てからCuメッキ液(上材工業社製、ELC−H8浴)
中に65℃、120分浸漬しCu )ツキを行った(メ
ッキ厚さ10μ)。
次にPdCj22g/l液に3分間浸漬し、再び上記メ
ッキ液に60分間浸漬し、再メッキを行った。
バイアホール及び非回路部に2〜3μ2回路上に4〜5
μのメッキが生成した。次に上記バイアホール部にAg
−Pdペーストを充填し熱処理した。そして上記非回路
部のCuメッキが消失するまで全面エツチングを行った
。この結果第2の回路上には12〜14μのCuメッキ
が残留した。
得られた回路基板に関して特性試験を行なった結果シー
ト抵抗は5.2mΩ/ロ、共晶半田浴(235℃)浸漬
3秒の濡れ性は98%と良好、あった。
(実施例2) 実施例1における第2層回路形成後、化学Niメッキ浴
としてナイフラッド4002 (奥野製薬社)を用い、
70℃、15分浸漬し、更に同様に化学Niメッキ浴と
してトップニコロン−60(同社)を用いこれに70℃
、30分浸漬した。
これによりCuペースト回路のみにNiメッキが起った
次にPdCj20.1%液に30秒浸漬し、Cu )ツ
キ浴(上材工業社、ELC−H5) ニ60℃、60分
浸漬した。これによりCuペースト回路上のみにNiメ
ッキが起った。
次にバイヤホール部に60 Pb−40Sn半田ペース
トを充填し250℃3分間熱処理してリメルテングした
。氷晶をH2SO4−H,02系エツチング液で非回路
部のメッキCuが消失するまでエツチングした。第2回
路上には7μのNiメッキ及び4μのCuメッキとが残
留した。
これらの特性は同様にしてシート抵抗6.1 m Q/
Q。
半田濡れ性は98%であった。
又Au線(25μφ)の超音波熱圧着ボンディング(5
0KHz、ボンディング荷重70 gr、 190℃)
ではブルーテスターにて線切れを起しプル強度は13、
1gであった。
(実施例3) 実施例1においてCuペーストとして平均粒径10μの
アトマイズ粉末70%含有ペーストを用いた外は全く同
様に行った。回路上残留メッキは7〜8μであった。
また得られたものはシート抵抗5.8mΩ74コ、濡れ
性98%を示した。
上記各実施例1〜3によるものを一65℃〜125℃で
各30分保持繰返すMIL 107法サーマルヒートシ
ヨツクテストを100回くり返した後電気抵抗を測定し
たところ上記第1回路及び第2回路及びバイアホール部
の導通性には異常が発生せず良好な特性を維持していた
。具体的には電気抵抗の変化はテスト前後で10%以下
であった。   □比較のために、上記実施例1〜3の
バイアホールを上記導電ペースト半田に替え工第2層絶
縁S−ユトト同じエポキシ樹脂ペーストを充填したもの
(比較例1〜3)について同様に試験を行なった結果試
験品のバイヤホールの約50%以上ニ導通不良が生じた
。これは化学メッキの薄いバイアホール導体のみではそ
の熱ストレスによりm破断を生じたものと見られた。
上記の結果によれば、実施例品は比較例品に比べ苛酷な
条件下で長期に安定した特性を維持し得ることが確認さ
れた。
〔発明の効果〕゛ この発明によれば特性に優れた多層回路基板が得られる
のでその経済的効果は大きく、更に上記の如く特にバイ
アホール部の特性が安定した優れた特性の製品が得られ
る等工業的利用効果は非常に大きい。
【図面の簡単な説明】
第1図、第2図はこの発明実施例による回路基板の断面
図である。 1・・・基板、2,6・・・絶縁層、3,4,5,8゜
9.9’、10・・・回路パターン、7・・・バイアホ
ール部、12・・・メッキ部。

Claims (1)

  1. 【特許請求の範囲】 基板上に形成された第一層回路上に第2層回路あるいは
    これ以上の回路が形成された多層回路基板を製造するに
    際し、 (i)導通孔(バイヤホール)開孔部を残して中間絶縁
    レジン層を形成し、 (ii)導電ペーストを用いて前記レジン層上に第2層
    回路を形成し、 (iii)Cu又はNiの化学メッキ浴中に入れて回路
    上に所望のメッキを施し、 (iv)しかる後、全面を触媒付けしてから所望の厚さ
    に同様の化学メッキを行い、 (v)上記バイヤホール開孔部にSn、Sn合金又は導
    電ペーストを充填してバイヤホールを 形成し、 (vi)次に、エッチング処理により非回路部に析出し
    た化学メッキを除去する。 ことにより、第2層回路を形成し、ついで必要に応じて
    、上記(i)〜(vi)の工程をくり返して回路を形成
    することを特徴とする多層回路基板の製造方法。
JP6343985A 1985-03-29 1985-03-29 多層回路基板の製造方法 Pending JPS61224397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6343985A JPS61224397A (ja) 1985-03-29 1985-03-29 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6343985A JPS61224397A (ja) 1985-03-29 1985-03-29 多層回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS61224397A true JPS61224397A (ja) 1986-10-06

Family

ID=13229294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6343985A Pending JPS61224397A (ja) 1985-03-29 1985-03-29 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS61224397A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281685A (ja) * 1989-04-21 1990-11-19 Nec Corp ヴィアフィル形成方法
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus
US5897724A (en) * 1986-05-19 1999-04-27 Nippondenso Co., Ltd. Method of producing a hybrid integrated circuit
JPH02281685A (ja) * 1989-04-21 1990-11-19 Nec Corp ヴィアフィル形成方法

Similar Documents

Publication Publication Date Title
US4404237A (en) Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
KR100270823B1 (ko) 와이어본딩용다층인쇄회로판의제조방법
US5235139A (en) Method for fabricating printed circuits
US5922397A (en) Metal-plating of cured and sintered transient liquid phase sintering pastes
JP4674120B2 (ja) 配線基板およびその製造方法
US8895869B2 (en) Mounting structure of electronic component
JPH0463838B2 (ja)
JPS61224397A (ja) 多層回路基板の製造方法
JPH0828561B2 (ja) プリント配線板の製造法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
WO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP4315580B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2886317B2 (ja) 配線基板およびその製造方法
JPH11163525A (ja) 多層配線基板の製造方法
JPS61216392A (ja) 多層回路基板の製造方法
JPH0646672B2 (ja) 回路基板の製造方法
JP2002176265A (ja) 多層配線板およびその製造方法
JPH0426560B2 (ja)
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPS61229390A (ja) 多層プリント回路基板の製造方法
JPS61224398A (ja) 多層プリント回路基板の製造方法
JP4614528B2 (ja) 配線基板の製造方法
JPS6333577A (ja) 無電解めつき液
JPS5884495A (ja) 金属芯プリント配線板の製造方法
JPS61216391A (ja) 多層回路基板の製造方法