JPS61218372A - デツトタイム作成回路 - Google Patents
デツトタイム作成回路Info
- Publication number
- JPS61218372A JPS61218372A JP60056832A JP5683285A JPS61218372A JP S61218372 A JPS61218372 A JP S61218372A JP 60056832 A JP60056832 A JP 60056832A JP 5683285 A JP5683285 A JP 5683285A JP S61218372 A JPS61218372 A JP S61218372A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input terminal
- dead time
- waveform
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、インバータ装置等に用いられるデットタイム
作成回路に関するものである。
作成回路に関するものである。
従来の技術
近年、モータの可変速を実現するインバータ装置が広く
採用されてきているが、特性の向上、部品点数の削減が
強く望まれてきている。
採用されてきているが、特性の向上、部品点数の削減が
強く望まれてきている。
以下、図面を参照しながら、従来のデットタイム作成回
路について、インバータ装置を例に説明する。
路について、インバータ装置を例に説明する。
第３図において、直列に接続された直流電源１３゜１４
の両端は直列に接続された第１および第２のパワートラ
ンジスタ１５．１６の両端と各々接続されている。１了
、１８は第１および第２のパワートランジスタ１５．１
６のベース端子である。
の両端は直列に接続された第１および第２のパワートラ
ンジスタ１５．１６の両端と各々接続されている。１了
、１８は第１および第２のパワートランジスタ１５．１
６のベース端子である。
直流電源１３．１４の接続部とパワートランジスタ１５
．１６の接続部間にモータ１９が接続されている。以上
のように構成されたインバータ装置は、パワートランジ
スタ１５．１６のベース端子１７．１８に第４図に示す
パルス信号が印加されると、パワートランジスタ１５．
１６は交互にオン、オフし、第５図に示す交流電圧がモ
ータ１９端子間に発生し、モータ１９を運転することに
なる。しかし、このようにベース信号を遅くれ時間なく
、交互に印加すれば、パワートランジスタ１５．１８の
スイッチング特性により、両方のパワートランジスタ１
５．１６が同時にオンとなる期間が発生し、パワートラ
ンジスタ１５ 、．１６が３−＝ 破損する。そのためインバータ装置では、パワートラン
ジスタ１５．１６が同時にオンさせないように遅れ時間
をもたせたパルスをベース端子１７゜１８に交互に印加
するデッドタイム作成回路が用いられる。このゲットタ
イム作成回路は第６図に示すように信号入力端子２０か
らの信号入力波形を反転するインバータ２１と、このイ
ンバータ２１の信号を積分する積分回路２３と、前記入
力端子からの信号を入力し、積分する積分回路２２と、
これら積分回路２２．２３を入力する波形整形用バック
７−２４ 、２５を備えている。積分回路２２．２３は
抵抗２６．２７とコンデンサ２８゜２９と、放電用ダイ
オード３０，３１より構成されている。以上のように構
成されたデットタイム作成回路は、信号入力端子２ｏに
、第７図に示すパルス波形ｅが印加されると、積分回路
２２では抵抗２６とコンデンサ２８の積分定数により、
立ち上がシがゆるやかで立ち下がりが急峻なパルス波形
ｆを出力する。このパルス波形ｆが波形整形用ハソフ７
−２４のスレッシュホールド電圧ｖｔｈで波形整され、
パルス波形ｅに対してｔｄ秒パルス幅が減少したパルス
波形ｑとして出力される。
．１６の接続部間にモータ１９が接続されている。以上
のように構成されたインバータ装置は、パワートランジ
スタ１５．１６のベース端子１７．１８に第４図に示す
パルス信号が印加されると、パワートランジスタ１５．
１６は交互にオン、オフし、第５図に示す交流電圧がモ
ータ１９端子間に発生し、モータ１９を運転することに
なる。しかし、このようにベース信号を遅くれ時間なく
、交互に印加すれば、パワートランジスタ１５．１８の
スイッチング特性により、両方のパワートランジスタ１
５．１６が同時にオンとなる期間が発生し、パワートラ
ンジスタ１５ 、．１６が３−＝ 破損する。そのためインバータ装置では、パワートラン
ジスタ１５．１６が同時にオンさせないように遅れ時間
をもたせたパルスをベース端子１７゜１８に交互に印加
するデッドタイム作成回路が用いられる。このゲットタ
イム作成回路は第６図に示すように信号入力端子２０か
らの信号入力波形を反転するインバータ２１と、このイ
ンバータ２１の信号を積分する積分回路２３と、前記入
力端子からの信号を入力し、積分する積分回路２２と、
これら積分回路２２．２３を入力する波形整形用バック
７−２４ 、２５を備えている。積分回路２２．２３は
抵抗２６．２７とコンデンサ２８゜２９と、放電用ダイ
オード３０，３１より構成されている。以上のように構
成されたデットタイム作成回路は、信号入力端子２ｏに
、第７図に示すパルス波形ｅが印加されると、積分回路
２２では抵抗２６とコンデンサ２８の積分定数により、
立ち上がシがゆるやかで立ち下がりが急峻なパルス波形
ｆを出力する。このパルス波形ｆが波形整形用ハソフ７
−２４のスレッシュホールド電圧ｖｔｈで波形整され、
パルス波形ｅに対してｔｄ秒パルス幅が減少したパルス
波形ｑとして出力される。
同様に、積分回路２３においても、パルス波形ｅをイン
バータ２１で反転した波形を作成し、バッファー２５の
出力波形としてパルス波形ｅを反転し、かつ、ｔｄ秒パ
ルス幅を減少したパルス波形りを出力する。とのように
して得られたパルス波形ｑ ＋ ｈヲＩＸ ”図のイン
バータ装置のベースｉ子１７．１８へ印加し、パワート
ランジスタ１６゜１６が同時にオンすることを防止して
いた。
バータ２１で反転した波形を作成し、バッファー２５の
出力波形としてパルス波形ｅを反転し、かつ、ｔｄ秒パ
ルス幅を減少したパルス波形りを出力する。とのように
して得られたパルス波形ｑ ＋ ｈヲＩＸ ”図のイン
バータ装置のベースｉ子１７．１８へ印加し、パワート
ランジスタ１６゜１６が同時にオンすることを防止して
いた。
発明が解決しようとする問題点
しかしながら、このような従来のデットタイム作成回路
では、積分回路２２．２３に用いる部品のバラツキによ
り、デッドタイムｔｄ が一致せず、出力電圧の不平衡
が発生するとともに、部品点数も多くなるため、回路の
簡単化が図りにくいという問題点を有していた。
では、積分回路２２．２３に用いる部品のバラツキによ
り、デッドタイムｔｄ が一致せず、出力電圧の不平衡
が発生するとともに、部品点数も多くなるため、回路の
簡単化が図りにくいという問題点を有していた。
本発明は、上記問題点に鑑みてなされたもので、ゲット
タイムを同一とし、かつ部品点数を削減した回路を可能
とするゲットタイム作成回路を提供５ ヘーノ することを目的とするものである。
タイムを同一とし、かつ部品点数を削減した回路を可能
とするゲットタイム作成回路を提供５ ヘーノ することを目的とするものである。
問題点を解決するための手段
上記問題点を解決するために本発明のデットタイム作成
回路は、外部からの信号を受ける信号入力端子と、この
入力信号を積分する積分回路と、非反転入力端子へ第１
の基準電圧を反転入力端子へ前記積分回路の出力信号を
入力する第１の比較器と、反転入力端子へ第２の基準電
圧を非反転入力端子へ前記積分回路の出力信号を入力す
る第２の比較器から構成されている。
回路は、外部からの信号を受ける信号入力端子と、この
入力信号を積分する積分回路と、非反転入力端子へ第１
の基準電圧を反転入力端子へ前記積分回路の出力信号を
入力する第１の比較器と、反転入力端子へ第２の基準電
圧を非反転入力端子へ前記積分回路の出力信号を入力す
る第２の比較器から構成されている。
作 用
以上の構成により、入力信号を同一の積分回路により充
放電し、この充放電信号を第１および第２の比較器によ
り、各々の基準電圧と比較、出力することにより、同一
ゲットタイムを有したパルスを発生するとともに、部品
点数の削減を実現することができる。
放電し、この充放電信号を第１および第２の比較器によ
り、各々の基準電圧と比較、出力することにより、同一
ゲットタイムを有したパルスを発生するとともに、部品
点数の削減を実現することができる。
実施例
以下、本発明の一実施例を第１図および第２図に基づき
説明する。第１図において、外部からの Ａ− 信号を受ける信号入力端子１は抵抗３とコンデンサ４か
らなる積分回路２の入力と接続されている。
説明する。第１図において、外部からの Ａ− 信号を受ける信号入力端子１は抵抗３とコンデンサ４か
らなる積分回路２の入力と接続されている。
この積分回路２は比較器である第１のオペアンプ９の非
反転入力端子と比較器である第２のオペアンプ１００反
転入力端子に出力している。直列に接続された抵抗６，
７．８からなる基準電圧部５の抵抗６，７の接続点Ｘと
第１のオペアンプ９の非反転入力端子を接続するととも
に、前記基準電圧部５の抵抗７，８の接続点ｙと第２の
オペアンプ１ｏの反転入力端子を接続する。１１．１２
は第１および第２のオペアンプ９，１ｏのそれぞれの出
力端子である。
反転入力端子と比較器である第２のオペアンプ１００反
転入力端子に出力している。直列に接続された抵抗６，
７．８からなる基準電圧部５の抵抗６，７の接続点Ｘと
第１のオペアンプ９の非反転入力端子を接続するととも
に、前記基準電圧部５の抵抗７，８の接続点ｙと第２の
オペアンプ１ｏの反転入力端子を接続する。１１．１２
は第１および第２のオペアンプ９，１ｏのそれぞれの出
力端子である。
上記構成のデッドタイム作成回路について動作を説明す
る。信号入力端子１に第２図に示すパルス波形ａが印加
されると、積分回路２は抵抗３とコンデンサ４により立
ち上がりと立ち下がりが同一の時定数となるパルス波形
すを出力する。このパルス波形すを、基準電圧部５の１
，７点における電圧を第１および第２のオペアンプ９，
１０が比較し、出力端子１１．１２にパルス波形ｃ、ｄ
７”−′ を出力する。ここでパルス波形すの充放電波形Ｖは −」二 （充電時）ｖ−Ｅｏ（１−００Ｒ） −でπ （放電時）ｖ＝Ｅｏ ｅ Ｅｏ：電源電圧 Ｃ：コンデンサ４ Ｒ：抵抗３で表わ
されるので、 （充電時）“＝−ｃＲｔｎ（”−’Ｔｏ ）（放電時）
“−−ＣＲｆ−”Ｙ乙 と変形でき、基準電圧部５のＸ点の電圧を、Ｅ。。
る。信号入力端子１に第２図に示すパルス波形ａが印加
されると、積分回路２は抵抗３とコンデンサ４により立
ち上がりと立ち下がりが同一の時定数となるパルス波形
すを出力する。このパルス波形すを、基準電圧部５の１
，７点における電圧を第１および第２のオペアンプ９，
１０が比較し、出力端子１１．１２にパルス波形ｃ、ｄ
７”−′ を出力する。ここでパルス波形すの充放電波形Ｖは −」二 （充電時）ｖ−Ｅｏ（１−００Ｒ） −でπ （放電時）ｖ＝Ｅｏ ｅ Ｅｏ：電源電圧 Ｃ：コンデンサ４ Ｒ：抵抗３で表わ
されるので、 （充電時）“＝−ｃＲｔｎ（”−’Ｔｏ ）（放電時）
“−−ＣＲｆ−”Ｙ乙 と変形でき、基準電圧部５のＸ点の電圧を、Ｅ。。
ｙ点の電圧を、Ｅ。とすれば、デットタイムｔｄは一−
ＣＲ（ｈ塘−ＬｎＸ） ＝ＣＲ７ｎ２ 倣電時）ｔｄ−−ＣＲ（４ｎＨ−ｔｎ７）＝ＣＲ４ｎ２ となり、第２図のパルス波形−ｃ、ｄは、パルス波形ａ
に比べ、同一のデットタイムｔｄ だけ、幅が狭い波形
が得られることとなり、同一幅のパルスでパワートラン
ジスタ１５．１６を駆動できるだめ、出力電圧の不平衡
を生じることはない。
ＣＲ（ｈ塘−ＬｎＸ） ＝ＣＲ７ｎ２ 倣電時）ｔｄ−−ＣＲ（４ｎＨ−ｔｎ７）＝ＣＲ４ｎ２ となり、第２図のパルス波形−ｃ、ｄは、パルス波形ａ
に比べ、同一のデットタイムｔｄ だけ、幅が狭い波形
が得られることとなり、同一幅のパルスでパワートラン
ジスタ１５．１６を駆動できるだめ、出力電圧の不平衡
を生じることはない。
発明の効果
以上、実施例から明らかなように、本発明は、パルス入
力信号を積分する１つの積分回路と、この積分回路から
の充放電波形がある電圧値以上、又は以下になった時に
出力を発生する第１および第２のオペアンプで構成して
いるため、部品点数を削減することができるとともに、
同一のゲットタイムを有するパルス波形を容易に得るこ
とができる。
力信号を積分する１つの積分回路と、この積分回路から
の充放電波形がある電圧値以上、又は以下になった時に
出力を発生する第１および第２のオペアンプで構成して
いるため、部品点数を削減することができるとともに、
同一のゲットタイムを有するパルス波形を容易に得るこ
とができる。
第１図は本発明の一実施例におけるデットタイム作成回
路の回路図、第２図は同タイミングチャート、第３図は
インバータ装置の基本構成図、第４図は同ベース信号の
波形図、第５図は同出力波形図、第６図は従来のデット
タイム作成回路の回９ へ−ノ 路図、第７図は同タイミングチャートである。 １・・・・・・信号入力端子、２・・・・・・積分回路
、５・・・・・・基準電圧部、９・・・・・・第１のオ
ペアンプ、１ｏ・・・・・・第２のオペアンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名糎
城 第３図 第６図 第４図 第５図 弯７図
路の回路図、第２図は同タイミングチャート、第３図は
インバータ装置の基本構成図、第４図は同ベース信号の
波形図、第５図は同出力波形図、第６図は従来のデット
タイム作成回路の回９ へ−ノ 路図、第７図は同タイミングチャートである。 １・・・・・・信号入力端子、２・・・・・・積分回路
、５・・・・・・基準電圧部、９・・・・・・第１のオ
ペアンプ、１ｏ・・・・・・第２のオペアンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名糎
城 第３図 第６図 第４図 第５図 弯７図
Claims (1)
- 外部からの信号を受ける信号入力端子と、この入力信号
を積分する積分回路と、非反転入力端子に第１の基準電
圧を、反転入力端子に前記積分回路の出力信号を各々入
力する第１の比較器と、反転入力端子に第２の基準電圧
を、非反転入力端子に前記積分回路の出力信号を入力す
る第２の比較器より構成されたデットタイム作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056832A JPS61218372A (ja) | 1985-03-20 | 1985-03-20 | デツトタイム作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056832A JPS61218372A (ja) | 1985-03-20 | 1985-03-20 | デツトタイム作成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61218372A true JPS61218372A (ja) | 1986-09-27 |
Family
ID=13038356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60056832A Pending JPS61218372A (ja) | 1985-03-20 | 1985-03-20 | デツトタイム作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61218372A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380780A (ja) * | 1986-09-25 | 1988-04-11 | Sawafuji Electric Co Ltd | トランジスタ・インバ−タ |
| JPS63157692A (ja) * | 1986-12-18 | 1988-06-30 | Ckd Controls Ltd | 小形電動機の駆動装置 |
| JPH0370476A (ja) * | 1989-08-08 | 1991-03-26 | Fujitsu General Ltd | インバータ制御装置のデッドタイム生成回路 |
| JP2012016268A (ja) * | 2010-06-29 | 2012-01-19 | Schneider Toshiba Inverter Europe Sas | Ｐｗｍ制御のデッドタイムを補償する制御方法およびシステム |
-
1985
- 1985-03-20 JP JP60056832A patent/JPS61218372A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380780A (ja) * | 1986-09-25 | 1988-04-11 | Sawafuji Electric Co Ltd | トランジスタ・インバ−タ |
| JPS63157692A (ja) * | 1986-12-18 | 1988-06-30 | Ckd Controls Ltd | 小形電動機の駆動装置 |
| JPH0370476A (ja) * | 1989-08-08 | 1991-03-26 | Fujitsu General Ltd | インバータ制御装置のデッドタイム生成回路 |
| JP2012016268A (ja) * | 2010-06-29 | 2012-01-19 | Schneider Toshiba Inverter Europe Sas | Ｐｗｍ制御のデッドタイムを補償する制御方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021056A (en) | Inverting charge pump | |
| JPS6042519Y2 (ja) | 積分回路 | |
| JPH02149013A (ja) | 発振回路 | |
| JPS61218372A (ja) | デツトタイム作成回路 | |
| JP3163712B2 (ja) | インバータ装置 | |
| US4471784A (en) | Source of pulses for electronic suppression of pain | |
| JPS5931044Y2 (ja) | リニアｉｃの耐ノイズ回路 | |
| SU1339520A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| SU1691930A1 (ru) | Мультивибратор | |
| JPH0342746Y2 (ja) | ||
| JPS6028448B2 (ja) | 移相回路 | |
| JPS59145968A (ja) | 回転検出装置 | |
| SU1598138A1 (ru) | Компаратор | |
| SU1431052A1 (ru) | Расширитель импульсов | |
| SU793303A1 (ru) | Импульсный генератор инфранизкой частоты | |
| SU1322426A1 (ru) | Релаксационный генератор | |
| SU1676033A1 (ru) | Устройство дл управлени транзисторным полумостовым инвертором | |
| SU1381671A1 (ru) | Двухтактный транзисторный преобразователь | |
| SU1310984A1 (ru) | Устройство дл регулировани тока кор электродвигател | |
| JPH057778Y2 (ja) | ||
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| SU1529470A1 (ru) | Устройство дл ограничени синхроимпульсов | |
| SU1193781A1 (ru) | Генератор импульсов | |
| SU1596442A1 (ru) | Формирователь коротких импульсов тока | |
| SU1499463A1 (ru) | Устройство допускового контрол |