JPS61216512A - Pulse width modulating circuit - Google Patents
Pulse width modulating circuitInfo
- Publication number
- JPS61216512A JPS61216512A JP3682585A JP3682585A JPS61216512A JP S61216512 A JPS61216512 A JP S61216512A JP 3682585 A JP3682585 A JP 3682585A JP 3682585 A JP3682585 A JP 3682585A JP S61216512 A JPS61216512 A JP S61216512A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- pulse width
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル信号を取り扱う装置におけるアナ
ログ信号のパルス幅変調回路、特に光中継器の伝送品質
を監視するのに使用する等、数10MHz以上のディジ
タル信号を取り扱う場合の、アナログ信号のパルス幅変
調回路の改良に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to pulse width modulation circuits for analog signals in devices that handle digital signals, particularly for use in monitoring the transmission quality of optical repeaters. The present invention relates to an improvement in a pulse width modulation circuit for analog signals when handling the above digital signals.
上記パルス幅変調回路では、数10MHz以上の高速の
ディジタル信号を取り扱う場合でも安定な変調が実現出
来且つ簡単な回路構成で小形化が可能であることが望ま
れている。It is desired that the above-mentioned pulse width modulation circuit be able to realize stable modulation even when handling high-speed digital signals of several tens of MHz or more, and be able to be miniaturized with a simple circuit configuration.
〔従来の技術) ・
第5図は従来例のパルス幅変調回路の構成を示すブロッ
ク図、第6図は第5図の各部の□波形のタイムチャート
である。 、図中1は標本化回路
、′2は保持回路、3は比較器、4は鋸歯状波発生器を
示す。[Prior Art] - Fig. 5 is a block diagram showing the configuration of a conventional pulse width modulation circuit, and Fig. 6 is a time chart of □ waveforms of various parts in Fig. 5. In the figure, 1 is a sampling circuit, 2 is a holding circuit, 3 is a comparator, and 4 is a sawtooth wave generator.
第5図においては、第6図(A)の(イ)に示すアナロ
グ入力信号を標本化回路1にてPAM化し、このPAM
化された第6図(ロ)に示す値を保持回路2にて保持し
、比較器3に入力する。In FIG. 5, the analog input signal shown in FIG.
The converted value shown in FIG. 6(b) is held in the holding circuit 2 and input to the comparator 3.
一方鋸歯状波発生器4よりクロックに同期した第6図(
A)の(ハ)に示す鋸歯状波を発生し比較器3に入力し
、上記保持PAM波と電圧比較を行なって、第6図(B
)に示すパルス幅変調(PWM)出力を得るようにして
いる。On the other hand, as shown in FIG. 6 (
A sawtooth wave shown in (c) of A) is generated and inputted to the comparator 3, and the voltage is compared with the above-mentioned held PAM wave to obtain the signal shown in Fig. 6 (B).
) to obtain a pulse width modulated (PWM) output.
勿論この場合比較波は鋸歯状波でなく三角波を用いても
よい。Of course, in this case, the comparison wave may be a triangular wave instead of a sawtooth wave.
尚又パルス幅変調回路としては、入力アナログ信号に、
標本化周期の繰り返しを持った比較波(鋸歯状波又は三
角波)を重畳し、一定のスライ不レベルを越える時間を
取り出す方法もある。Furthermore, as a pulse width modulation circuit, the input analog signal is
There is also a method of superimposing a comparison wave (sawtooth wave or triangular wave) with a repeating sampling period and extracting the time when a certain slip level is exceeded.
しかしながら、従来のパルス幅変調回路では鋸歯状波又
は三角波等の特殊波形発生回路を必要とし、回路が複雑
になる問題点及び数10MHz以上の高速クロック入力
信号の場合は特殊波形発生が不安定になり安定なパルス
幅変調が行えない問題点がある。However, conventional pulse width modulation circuits require special waveform generation circuits such as sawtooth waves or triangular waves, which has the problem of complicating the circuit and making the special waveform generation unstable in the case of high-speed clock input signals of several tens of MHz or more. Therefore, there is a problem that stable pulse width modulation cannot be performed.
上記問題点は、パルス信号を入力する入力エミッタフォ
ワア回路のエミッタに、変調信号入力電圧により電流値
を可変する電流源とコンデンサを接続し、該コンデンサ
の両端の電圧を比較器にて所定の電圧と比較し、比較結
果を出力するようにした、本発明のパルス幅変調回路に
より解決される。The above problem can be solved by connecting a current source and a capacitor whose current value is varied according to the modulation signal input voltage to the emitter of an input emitter-forward circuit that inputs a pulse signal, and then adjusting the voltage across the capacitor to a predetermined value using a comparator. This problem is solved by the pulse width modulation circuit of the present invention, which compares the voltage with the voltage and outputs the comparison result.
本発明によれば、変調信号入力(アナログ信号)が大き
くなればこれに応じて電流源の電流は減少し、入力クロ
ックパルスの変化する電圧は一定で、該コンデンサの両
端の変化する電圧は一定であるので、電流が減少すれば
、コンデンサの放電時の時定数が大きくなり、該コンデ
ンサの両端に発生する入力クロックパルス電圧の相対的
なパルス幅の変動量が変調信号入力電圧の振幅に比例し
パルス幅変調が行われる。According to the present invention, as the modulation signal input (analog signal) increases, the current of the current source decreases accordingly, the changing voltage of the input clock pulse is constant, and the changing voltage across the capacitor is constant. Therefore, if the current decreases, the time constant when discharging the capacitor increases, and the amount of variation in the relative pulse width of the input clock pulse voltage generated across the capacitor is proportional to the amplitude of the modulation signal input voltage. Then pulse width modulation is performed.
従って、この回路では、特殊な回路を用いず、一般的な
トランジスタ、抵抗、コンデンサ素子にて構成出来るの
で、数10MHz以上の高速信号でも安定なパルス幅変
調回路が得られ又小規模な回路でIC化が出来小形化が
可能となる。Therefore, since this circuit can be constructed using general transistors, resistors, and capacitor elements without using any special circuit, a stable pulse width modulation circuit can be obtained even with high-speed signals of several tens of MHz or more, and it can be constructed with a small-scale circuit. It can be integrated into an IC and can be made smaller.
第1図は本発明の実施例のパルス幅変調回路の回路図、
第2図は第1図におけるパルス幅可変の原理説明用の特
性図、第3図は第1図の各部の波形のタイムチャート、
第4図は変調信号入力電圧対相対的なパルス幅変動量を
示す特性図である。FIG. 1 is a circuit diagram of a pulse width modulation circuit according to an embodiment of the present invention,
Fig. 2 is a characteristic diagram for explaining the principle of variable pulse width in Fig. 1, Fig. 3 is a time chart of waveforms of various parts in Fig. 1,
FIG. 4 is a characteristic diagram showing the modulation signal input voltage versus relative pulse width fluctuation amount.
第1図中5は定電流源、Q1〜Q4はトランジスタ、R
1−R3は抵抗、C1はコンデンサを゛示し、トランジ
スタQ3.Q4.抵抗R1,R2゜定電流源5により、
参照電圧Vrerと比較する比較器が構成されている。In Figure 1, 5 is a constant current source, Q1 to Q4 are transistors, and R
1-R3 is a resistor, C1 is a capacitor, and transistor Q3. Q4. By resistors R1, R2゜ constant current source 5,
A comparator is configured to compare with reference voltage Vrer.
□
第1図において、変調信号入力(アナログ信号)電圧に
応じて電流値を可変する電流源はトランジスタQ2.抵
抗R1により構成され、トランジスタQ1で構成される
クロックパルス信号を入力する入カニミッタフォロア回
路の、ノ(イアスミ流11を可変する。 □
この部分とトランジスタQlのエミッタに接続されてい
るコンデンサCIにより本発明の主要部分が構成されて
おり、パルス幅の可変の原理を考えると次の如くである
。□ In FIG. 1, the current source that varies the current value according to the modulation signal input (analog signal) voltage is the transistor Q2. It is made up of a resistor R1 and changes the Iasumi flow 11 of the input limiter follower circuit which inputs a clock pulse signal made up of a transistor Q1. □ The capacitor CI connected to this part and the emitter of the transistor The main parts of the present invention are constructed as follows, considering the principle of varying the pulse width.
第1図において、第2図(A)に示す電圧が■HよりV
Lに変化するクロックパルスがトランジスタQ1に入力
した場合を考えると、コンデンサC1がなければ、トラ
ンジスタQ1のエミッタのb点の電位は第2図(A)に
示す如くゆのままVC=VH−VLだけ変化する。In Fig. 1, the voltage shown in Fig. 2 (A) is from ■H to V.
Considering the case where a clock pulse that changes to L is input to the transistor Q1, if there is no capacitor C1, the potential at point b of the emitter of the transistor Q1 will remain as it is, VC = VH - VL, as shown in Figure 2 (A). only changes.
しかしコンデンサC1がある為この時定数により、b点
の電位は第2図(B)に示す如く、時間Tだけ遅れて、
アース電圧に近い方から電源電圧−■の方向に電圧VC
だけ変化する。However, due to the presence of capacitor C1, the potential at point b is delayed by time T due to this time constant, as shown in Figure 2 (B).
Voltage VC from the side closer to the ground voltage to the power supply voltage -■
only changes.
この時間Tは、バイアス電流11が小さければ長くなり
、バイアス電流11が大きければ短くなる。This time T becomes longer if the bias current 11 is smaller, and becomes shorter if the bias current 11 is larger.
言い換えれば、変調信号入力の電圧が大きくなれば、電
流11は減少するので、時間Tは大きくなる。In other words, as the voltage of the modulation signal input increases, the current 11 decreases, and therefore the time T increases.
本発明はこの点を利用しパルス幅変調を行うものである
。The present invention utilizes this point to perform pulse width modulation.
次に変調信号入力電圧が徐々に大きくなっている場合に
就き第2図を用いて説明すると、トランジスタQ1には
第2図(A)に示すクロックパルスが入力しており、変
調信号入力電圧が上昇すると、バイアス電流Ifはこれ
に応じて減少し、コンデンサCIの放電時定数が大きく
なる。Next, to explain the case where the modulation signal input voltage gradually increases, using FIG. 2, the clock pulse shown in FIG. 2 (A) is input to the transistor Q1, and the modulation signal input voltage increases. As it increases, the bias current If decreases accordingly and the discharge time constant of the capacitor CI increases.
従って、コンデンサC1の両端の電圧は第3図(B)に
示す如く、変調信号入力電圧が上昇するに従い、これに
応じて波形の立ち下がりが鈍くなる。Therefore, as shown in FIG. 3(B), as the modulation signal input voltage increases, the voltage across the capacitor C1 becomes slower in its waveform.
この電圧は比較器のトランジスタQ1に入力し、トラン
ジスタQ4に入力している第3図(B)の参照電圧Vr
efと比較され、出力端子OUTよりは、変調信号がな
ければパルス幅はtlからtが変化し、変調入力信号の
電圧に応じてtlからt2゜、t3からt4’ 、t5
からt6・ と段々広く成った波形が出力される。This voltage is input to the transistor Q1 of the comparator, and the reference voltage Vr in FIG. 3(B) is input to the transistor Q4.
From the output terminal OUT, if there is no modulation signal, the pulse width changes from tl to t, and changes from tl to t2°, from t3 to t4', and from t5 depending on the voltage of the modulation input signal.
A waveform that gradually becomes wider from t6· is output.
第4図は、入力パルスが100MH!のクロックパルス
で、第1図の回路を計算器にてシェミレーションした結
果得られた変調信号入力電圧対相対的なパルス幅変動量
の特性図であり、200mVの変調入力電圧の変化で十
分なパルス幅の変動量が得られている。In Figure 4, the input pulse is 100MH! This is a characteristic diagram of the modulation signal input voltage versus the relative pulse width variation amount obtained as a result of simulating the circuit in Figure 1 with a computer using a clock pulse of 200 mV. The amount of variation in pulse width was obtained.
此のパルス幅変調回路は第1図に示す如く、通常のトラ
ンジスタ、抵抗、コンデンサで構成されており、特殊波
形発生回路を必要とせず、数10MH2以上の高速ディ
ジタル信号を取り扱う装置においても、安定に動作さす
ことが出来ると共に、小規模な回路構成でIC化が出来
小形化が可能である。As shown in Figure 1, this pulse width modulation circuit is composed of ordinary transistors, resistors, and capacitors, does not require a special waveform generation circuit, and is stable even in equipment that handles high-speed digital signals of several tens of MH2 or more. In addition, it can be integrated into an IC with a small-scale circuit configuration and can be miniaturized.
以上詳細に説明せる如く本発明によれば、パルス幅変調
回路は通常のトランジスタ、抵抗、コンデンサで構成さ
れ、特殊波形発生回路を必要とせず、数10MHz以上
の高速ディジタル信号を取り扱う装置においても安定に
動作さすことが出来ると共に、小規模な回路構成でIC
化が出来小形化が可能である効果がある。As explained in detail above, according to the present invention, the pulse width modulation circuit is composed of ordinary transistors, resistors, and capacitors, does not require a special waveform generation circuit, and is stable even in equipment that handles high-speed digital signals of several tens of MHz or more. It is possible to operate the IC with a small-scale circuit configuration.
It has the advantage that it can be made smaller and more compact.
第1図は本発明の実施例のパルス幅変調回路の回路図、
第2図は第1図におけるパルス幅可変の原理説明用の特
性図、
第3図は第1図の各部の波形のタイムチャート、第4図
は変調信号入力電圧対相対的なパルス幅変動量を示す特
性図、
第5図は従来例のパルス幅変調回路の構成を示すブロッ
ク図、
第6図は第5図の各部の波形のタイムチャートである。
図において、
1は標本化回路、
2は保持回路、
3は比較器、
4は鋸歯状波発生器、
5は定電流源、
Ql〜Q4はトランジスタ、
R1−R3は抵抗、
C1はコンデンサを示す。
(A) (B)部 2 図
’ 0.1 0.2 0.3 0.4変1
周A言3゛ 入力電万−T
邦 4 図
斗
35 図
夷 6 図Fig. 1 is a circuit diagram of a pulse width modulation circuit according to an embodiment of the present invention, Fig. 2 is a characteristic diagram for explaining the principle of pulse width variation in Fig. 1, and Fig. 3 is a time diagram of waveforms at various parts in Fig. 1. 4 is a characteristic diagram showing the relative amount of pulse width fluctuation versus modulation signal input voltage, FIG. 5 is a block diagram showing the configuration of a conventional pulse width modulation circuit, and FIG. 6 is each part of FIG. 5. This is a time chart of the waveform. In the figure, 1 is a sampling circuit, 2 is a holding circuit, 3 is a comparator, 4 is a sawtooth wave generator, 5 is a constant current source, Ql to Q4 are transistors, R1 to R3 are resistors, and C1 is a capacitor. . (A) (B) Part 2 Figure' 0.1 0.2 0.3 0.4 change 1
Zhou A word 3゛ Input electric power-T country 4 Tuto 35 Tui 6 Fig.
Claims (1)
ッタに、変調信号入力電圧により電流値を可変する電流
源とコンデンサを接続し、該コンデンサの両端の電圧を
比較器にて所定の電圧と比較し、比較結果を出力するよ
うにしたことを特徴とするパルス幅変調回路。A current source whose current value is varied depending on the modulation signal input voltage and a capacitor are connected to the emitter of the input emitter follower circuit that inputs the pulse signal, and the voltage across the capacitor is compared with a predetermined voltage using a comparator. A pulse width modulation circuit characterized by outputting a result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3682585A JPS61216512A (en) | 1985-02-26 | 1985-02-26 | Pulse width modulating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3682585A JPS61216512A (en) | 1985-02-26 | 1985-02-26 | Pulse width modulating circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61216512A true JPS61216512A (en) | 1986-09-26 |
JPH0453324B2 JPH0453324B2 (en) | 1992-08-26 |
Family
ID=12480523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3682585A Granted JPS61216512A (en) | 1985-02-26 | 1985-02-26 | Pulse width modulating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61216512A (en) |
-
1985
- 1985-02-26 JP JP3682585A patent/JPS61216512A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0453324B2 (en) | 1992-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3982342B2 (en) | Triangular wave generation circuit in class D amplifier and class D amplifier using the triangular wave generation circuit | |
JPH04223614A (en) | Pulse width modulator control circuit | |
US6346852B1 (en) | Class-D amplifier with enhanced bandwidth | |
JP2573787B2 (en) | Pulse width modulation circuit | |
US4041367A (en) | Apparatus for generating alternating currents of accurately predetermined waveform | |
US10713446B2 (en) | Multiplier circuit, corresponding device and method | |
US3783304A (en) | Constant pulse width generator | |
JPS61216512A (en) | Pulse width modulating circuit | |
JP2675455B2 (en) | Variable delay device | |
EP0437785A2 (en) | AC signal generating apparatus for generating a voltage or current standard | |
JPH0336099Y2 (en) | ||
US3946253A (en) | Pulse train generator | |
JP2624338B2 (en) | Automatic duty adjustment circuit | |
JPH0410807A (en) | Clock signal generating circuit | |
JPH05136662A (en) | Pulse supply circuit | |
JPH07297641A (en) | Clock oscillator | |
KR100187936B1 (en) | Anti-rectification circuit with analog indication meter control device in cross coil | |
SU758495A1 (en) | Pulse shape converter | |
JPS5918745Y2 (en) | Variable frequency generator circuit | |
JPH0355050B2 (en) | ||
JPS5814095B2 (en) | Waveform shaping circuit | |
JPH0669802A (en) | Pdm converting device | |
JPH04317213A (en) | Waveform shaping device | |
JPS58165420A (en) | Pulse width modulating circuit | |
JPS6139769B2 (en) |