JPS61215973A - 回路試験機 - Google Patents
回路試験機Info
- Publication number
- JPS61215973A JPS61215973A JP60057784A JP5778485A JPS61215973A JP S61215973 A JPS61215973 A JP S61215973A JP 60057784 A JP60057784 A JP 60057784A JP 5778485 A JP5778485 A JP 5778485A JP S61215973 A JPS61215973 A JP S61215973A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- test
- substance
- tested
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路試験機に関し、特にＬＳＩなどの入力雑音
裕度試験を正確に行なう事ができるＬ８Ｉ試験機に関す
るものである。
裕度試験を正確に行なう事ができるＬ８Ｉ試験機に関す
るものである。
従来、ＬＳＩ試験機によりＬＳＩの入力雑音裕度を試験
する方法としては、第４図に示すように、パルスなどの
信号発生器２０が被試験物１０に時系列信号を供給して
その出力の状態により良否を判定する手段があった。こ
の■において、被試験物１０は、スイッチング時に過大
な過渡電流を発生するインバータ１１と７リツプフロツ
プ１２とから構成され、３個の入力１〜３（１３〜１５
）に対して２個の出力１． ２ （１６，１７）をとり
出している。この試験機では、第５図に示すように、時
系列信号の高レベル（Ｈ）を電源電圧より必要な雑音余
裕変分だけ低く設定し、低レベル（Ｌ）を接地（ＧＮＤ
）電位よりも雑音余裕変分だけ高く設定して機能試験を
行ない、その出力状態により被試験物の雑音余裕度の合
否を判定していた。
する方法としては、第４図に示すように、パルスなどの
信号発生器２０が被試験物１０に時系列信号を供給して
その出力の状態により良否を判定する手段があった。こ
の■において、被試験物１０は、スイッチング時に過大
な過渡電流を発生するインバータ１１と７リツプフロツ
プ１２とから構成され、３個の入力１〜３（１３〜１５
）に対して２個の出力１． ２ （１６，１７）をとり
出している。この試験機では、第５図に示すように、時
系列信号の高レベル（Ｈ）を電源電圧より必要な雑音余
裕変分だけ低く設定し、低レベル（Ｌ）を接地（ＧＮＤ
）電位よりも雑音余裕変分だけ高く設定して機能試験を
行ない、その出力状態により被試験物の雑音余裕度の合
否を判定していた。
この従来の試験方法は１次に述べるような問題がある。
時系列信号が被試験物を駆動すると、その際に被試験物
に過渡電流が発生し、この過渡電流が測定系のＧＮＤイ
ンピーダンスあるいは電源インピーダンスを通過する事
により、被試験物に供給されるＧＮＤ電位あるいは電源
電位を変動させ、その結果測定系から見た被試験物の実
効的な入力閾値レベルが変動する事となり、これが雑音
余裕度試験の妨げとなる。
に過渡電流が発生し、この過渡電流が測定系のＧＮＤイ
ンピーダンスあるいは電源インピーダンスを通過する事
により、被試験物に供給されるＧＮＤ電位あるいは電源
電位を変動させ、その結果測定系から見た被試験物の実
効的な入力閾値レベルが変動する事となり、これが雑音
余裕度試験の妨げとなる。
第４図に示すように、被試験物１０に接地インピーダン
スＺＧ を有する測定系１９に接続し、第６図に示すよ
うな時系列入力信号および出力期待値で、雑音余裕度試
験を行う場合を考える。
スＺＧ を有する測定系１９に接続し、第６図に示すよ
うな時系列入力信号および出力期待値で、雑音余裕度試
験を行う場合を考える。
この測定系１０のＧＮＤインピーダンスＺＧがＯであり
、被試験物１０に供給する時系列信号の高低レベルが被
試験物本来の雑音余裕度を満足するならば試験の結果第
６図期持直通りの出力応答が得られる。
、被試験物１０に供給する時系列信号の高低レベルが被
試験物本来の雑音余裕度を満足するならば試験の結果第
６図期持直通りの出力応答が得られる。
しかし、実際には測定系のＧＮＤインピーダンスＺｏ
Ｔｎ零でなく、被試験物に供給されるＧＮＤ電位Ｖ、ｄ
ＧＮＤインピーダンスＺＧ＆ＣＫれ込ｔｒ被試験物の過
渡電流によって変動する。
Ｔｎ零でなく、被試験物に供給されるＧＮＤ電位Ｖ、ｄ
ＧＮＤインピーダンスＺＧ＆ＣＫれ込ｔｒ被試験物の過
渡電流によって変動する。
第６図の＠３パターンにおいてインバータ１がスイッチ
ング動作すると、多大な過渡電流がＧＮＤに流れ込みＧ
ＮＤインピーダンスＺＧの電圧降下により被試験物ＧＮ
Ｄ１［位■Ｇが第７図のように一時的に上昇し、そのた
め測定系から見た被試験物の入力３の実効的入力閾値レ
ベルが第７図破線の如く一時的に上昇する。この人力３
の第３パターンにおいて入力レベルに高レベルであるが
、実効的入力閾値レベルが入力３に与えられている高レ
ベル１位を越えると、この時点でフリップフロップ１２
にクロックが供給されることになるので。
ング動作すると、多大な過渡電流がＧＮＤに流れ込みＧ
ＮＤインピーダンスＺＧの電圧降下により被試験物ＧＮ
Ｄ１［位■Ｇが第７図のように一時的に上昇し、そのた
め測定系から見た被試験物の入力３の実効的入力閾値レ
ベルが第７図破線の如く一時的に上昇する。この人力３
の第３パターンにおいて入力レベルに高レベルであるが
、実効的入力閾値レベルが入力３に与えられている高レ
ベル１位を越えると、この時点でフリップフロップ１２
にクロックが供給されることになるので。
出力２の応答に第６図期待値と反しｗ、７図のようにな
り、雑音余裕度試験が不合格と判定される。
り、雑音余裕度試験が不合格と判定される。
このようにして被試験物本来の雑音余裕度が合格基準を
満足するものであっても、試験時の過渡Ｎ流の影響によ
り雑音余裕度試験不合格という誤判定が下されることに
なる。これは、ＧＮＤインピーダンスに過渡電流が流れ
込む際の雑音余裕度試験誤判定の場合であるが、電源イ
ンピーダンスに過渡電流が流れる時も被試験物に供給さ
れる電位が変動するため被試験物の入力閾値レベルが変
動して雑音余裕度試験誤判定となる場合もある。
満足するものであっても、試験時の過渡Ｎ流の影響によ
り雑音余裕度試験不合格という誤判定が下されることに
なる。これは、ＧＮＤインピーダンスに過渡電流が流れ
込む際の雑音余裕度試験誤判定の場合であるが、電源イ
ンピーダンスに過渡電流が流れる時も被試験物に供給さ
れる電位が変動するため被試験物の入力閾値レベルが変
動して雑音余裕度試験誤判定となる場合もある。
本発明の目的は、このような問題を解決し、雑音余裕度
試験が適正に実施できる回路試験機を提供することにあ
る。
試験が適正に実施できる回路試験機を提供することにあ
る。
からの出力応答が所定論理出力となっているか否かを判
断する回路試験機において、前記時系列信号に雑音を重
畳する回路を設けたことを特徴とする。
断する回路試験機において、前記時系列信号に雑音を重
畳する回路を設けたことを特徴とする。
次に図面により本発明の詳細な説明する。
纂１図は本発明の一実施例のブロック１図である。
本実施例は２図に示す如く、被試験物１０ｔ−ｆｆｉ動
するパルス発生器２０からの時系列信号に雑音発生器２
１からの雑音を加算器２２により重畳させた合ｇ傷号を
被試験物１０に供給し、その出力応答を観測する事によ
り被試験物が正常に動作したかどうか、すなわち被試験
物の雑音余裕度の合否判定を行うものである。
するパルス発生器２０からの時系列信号に雑音発生器２
１からの雑音を加算器２２により重畳させた合ｇ傷号を
被試験物１０に供給し、その出力応答を観測する事によ
り被試験物が正常に動作したかどうか、すなわち被試験
物の雑音余裕度の合否判定を行うものである。
第２図は第１図の加算出力、すなわち試験官号の波形図
である。本実施例は、雑音を重畳する前の時系列信号の
高レベル（Ｈ）は充分に高＜（ｉｔ電源電位、低レベル
（Ｌ）は充分に低く（接地電位）設定し、被試験物を駆
動した際の過渡電流によるＧＮＤレベル変動、電源レベ
ル変動の影響で誤動作しないようにし、被試験物回路内
部の過渡現象が落ち着いた時点で入力に一定時間雑音パ
ルスＮを印加し、再び元の被試験物駆動用入力レベルに
戻す。この場合１時系列信号の１パターン毎に入力駆動
レベル印加と雑音印加とを行い、被試験物の機能試験を
行って、被試験物の雑音余裕度の合否判定を行う。
である。本実施例は、雑音を重畳する前の時系列信号の
高レベル（Ｈ）は充分に高＜（ｉｔ電源電位、低レベル
（Ｌ）は充分に低く（接地電位）設定し、被試験物を駆
動した際の過渡電流によるＧＮＤレベル変動、電源レベ
ル変動の影響で誤動作しないようにし、被試験物回路内
部の過渡現象が落ち着いた時点で入力に一定時間雑音パ
ルスＮを印加し、再び元の被試験物駆動用入力レベルに
戻す。この場合１時系列信号の１パターン毎に入力駆動
レベル印加と雑音印加とを行い、被試験物の機能試験を
行って、被試験物の雑音余裕度の合否判定を行う。
第３図は本実施例による雑音余裕度試験を第５図と同様
に適用した例の波形図である。第３パターンにおいてイ
ンバータ１１の過渡電流の影響による入力閾値レベルが
破線のように一時点に上昇するが、この時点で入力３の
入力レベルは充分に高いため誤動作に致らない。この雑
音余裕度を試験するための雑音パルスは各パターン毎に
発生されるので、被試験物が真に雑音余裕度不良である
ならば、この雑音パルスＮによって誤動作するため１機
能試験結果により不良検出を行なう事ができる。
に適用した例の波形図である。第３パターンにおいてイ
ンバータ１１の過渡電流の影響による入力閾値レベルが
破線のように一時点に上昇するが、この時点で入力３の
入力レベルは充分に高いため誤動作に致らない。この雑
音余裕度を試験するための雑音パルスは各パターン毎に
発生されるので、被試験物が真に雑音余裕度不良である
ならば、この雑音パルスＮによって誤動作するため１機
能試験結果により不良検出を行なう事ができる。
以上説明したように、本発明に、被試験物駆動用時系列
信号に雑音を重畳させて、機能試験を行なう事により、
被試験物駆動時の過渡電流の影響を受ける事なく正確に
雑音余裕度試験を行うことが出来る。
信号に雑音を重畳させて、機能試験を行なう事により、
被試験物駆動時の過渡電流の影響を受ける事なく正確に
雑音余裕度試験を行うことが出来る。
纂１図は本発明の一実施例を用いたブロック図、第２図
はｗＥ１図の被試験物への出力波形袋２第３図は纂１図
の入出力波形図２第４図は従来の雑音余裕度試験用ＬＳ
Ｉ試験機のブロック図、８ｉｌ！５図は第４図の試験出
力波形図、第６図は第４図の正常時の入出力波形図、第
７図は第４図の被試験物の試験を行う際の入出力波形図
である。図において １０・・・・・・被試験物％ １１・・・・・・インバ
ータ、１２・・・・・・フリラグフロッグ、１３，１４
．１５・・・・・・入力端子、１６．１７・・・・・・
出力端子、２ｏ・・・・・・パルス発生器、２１・・・
・・・雑音発生器、２２・・・・・・加算器である。 代理人 弁理士 内 原 普 一−ｔ ）３回 一一一−−−−−−−−−−−電韓電４江ハ’グー’ｙ
ｋ’ｒ ｌ （ｔｌ） Ｉ Ｏ） Ｉ
（２肩 ／３） Ｉ ｔ−ｐ川 （１）ｙｇ＠ ■７７回
はｗＥ１図の被試験物への出力波形袋２第３図は纂１図
の入出力波形図２第４図は従来の雑音余裕度試験用ＬＳ
Ｉ試験機のブロック図、８ｉｌ！５図は第４図の試験出
力波形図、第６図は第４図の正常時の入出力波形図、第
７図は第４図の被試験物の試験を行う際の入出力波形図
である。図において １０・・・・・・被試験物％ １１・・・・・・インバ
ータ、１２・・・・・・フリラグフロッグ、１３，１４
．１５・・・・・・入力端子、１６．１７・・・・・・
出力端子、２ｏ・・・・・・パルス発生器、２１・・・
・・・雑音発生器、２２・・・・・・加算器である。 代理人 弁理士 内 原 普 一−ｔ ）３回 一一一−−−−−−−−−−−電韓電４江ハ’グー’ｙ
ｋ’ｒ ｌ （ｔｌ） Ｉ Ｏ） Ｉ
（２肩 ／３） Ｉ ｔ−ｐ川 （１）ｙｇ＠ ■７７回
Claims (1)
- 被試験物に時系列信号を供給してこの被試験物からの出
力応答が所定論理出力となつているか否かを判断する回
路試験機において、前記時系列信号に雑音を重畳する回
路を設けたことを特徴とする回路試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057784A JPS61215973A (ja) | 1985-03-22 | 1985-03-22 | 回路試験機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057784A JPS61215973A (ja) | 1985-03-22 | 1985-03-22 | 回路試験機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61215973A true JPS61215973A (ja) | 1986-09-25 |
Family
ID=13065503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60057784A Pending JPS61215973A (ja) | 1985-03-22 | 1985-03-22 | 回路試験機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61215973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122280A (ja) * | 1988-10-31 | 1990-05-09 | Mitsubishi Electric Corp | ノイズ耐量評価装置 |
-
1985
- 1985-03-22 JP JP60057784A patent/JPS61215973A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122280A (ja) * | 1988-10-31 | 1990-05-09 | Mitsubishi Electric Corp | ノイズ耐量評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
| EP0396660A4 (en) | Method and apparatus for sensing defects in integrated circuit elements | |
| EP0685087B1 (de) | Selbsttestverfahren für nicht-reguläre cmos-schaltstrukturen mit hoher defekterfassung | |
| US4445085A (en) | Fault location methods and apparatus using current pulse injection | |
| US8339154B2 (en) | Built-in line test method | |
| US4864219A (en) | Method and apparatus for verifying proper placement of integrated circuits on circuit boards | |
| US4345201A (en) | Fault location system with enhanced noise immunity | |
| JPS61215973A (ja) | 回路試験機 | |
| US4628253A (en) | Clock signal test circuit | |
| US6313656B1 (en) | Method of testing leakage current at a contact-making point in an integrated circuit by determining a potential at the contact-making point | |
| GB2055478A (en) | Fault location methods and apparatus | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| US4551672A (en) | Active probe | |
| TWI802323B (zh) | 測試故障的方法及電路 | |
| Yotsuyanagi et al. | A built-in electrical test circuit for interconnect tests in assembled PCBs | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| EP0216276A2 (en) | Semiconductor logic tester with fast-recovery power supply | |
| JP2002090414A (ja) | 半導体試験装置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPS6139974Y2 (ja) | ||
| JPH09113575A (ja) | Ｉｄｄｑ診断方式 | |
| Ding | DC Parametric Test and IDDQ Test Using Advantest T2000 ATE | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| Favalli et al. | Testing scheme for IC's clocks | |
| Hashizume et al. | A Built-in Test Circuit for Electrical Interconnect Testing of Open Defects in Assembled PCBs |