JPS61214579A - 絶縁ゲ−ト型電界効果トランジスタ - Google Patents
絶縁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JPS61214579A JPS61214579A JP5652685A JP5652685A JPS61214579A JP S61214579 A JPS61214579 A JP S61214579A JP 5652685 A JP5652685 A JP 5652685A JP 5652685 A JP5652685 A JP 5652685A JP S61214579 A JPS61214579 A JP S61214579A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- gate
- field effect
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、絶縁ゲート型電界効果トランジスタに関する
。
。
従来、絶縁ゲート型電界効果トランジスタは、例えば第
4図(A) 、 CB)に示すような要部構造を有して
いる。図中1は、シリコン基板である。シリコン基板1
上には、MO8容量低減のための厚 −い酸化膜2
が形成されている。酸化膜2上には、ゲート酸化膜(図
示せず)を介して所定・臂ターンのf−ト電極3が形成
されている。ゲート電極3は、多結晶シリコン、高融点
金属、高融点金属シリサイド等で形成されている。デー
ト電極3は、その表面に形成された酸化膜4で形成され
ている。この酸化膜4上には、ゲート電極孔 5を
介してゲート電極3に接続する取出電極6が設けられて
いる。
4図(A) 、 CB)に示すような要部構造を有して
いる。図中1は、シリコン基板である。シリコン基板1
上には、MO8容量低減のための厚 −い酸化膜2
が形成されている。酸化膜2上には、ゲート酸化膜(図
示せず)を介して所定・臂ターンのf−ト電極3が形成
されている。ゲート電極3は、多結晶シリコン、高融点
金属、高融点金属シリサイド等で形成されている。デー
ト電極3は、その表面に形成された酸化膜4で形成され
ている。この酸化膜4上には、ゲート電極孔 5を
介してゲート電極3に接続する取出電極6が設けられて
いる。
このようなゲート電極取出構造を有する従来の絶縁ゲー
ト型電界効果トランジスタでは、くし形にパターニング
されたゲート電極3の各々の部分に対して取出電極6の
オーミックコンタクトを設ける必要がある。しかしなが
ら、酸化膜4の残り幅等からゲート電極3の各々の部分
に対応して取出電極6のオーミックコンタクトが取れな
い場合がある。このような場合には絶縁ゲート型電界効
果トランジスタの所定の動作を行うことができない。ま
た、オーミックコンタクト抵抗が大きい場合には、高周
波領域で利得の低下、やノイズレベルの悪化が生じ、や
はり所定の動作を行うことができない問題があった。
ト型電界効果トランジスタでは、くし形にパターニング
されたゲート電極3の各々の部分に対して取出電極6の
オーミックコンタクトを設ける必要がある。しかしなが
ら、酸化膜4の残り幅等からゲート電極3の各々の部分
に対応して取出電極6のオーミックコンタクトが取れな
い場合がある。このような場合には絶縁ゲート型電界効
果トランジスタの所定の動作を行うことができない。ま
た、オーミックコンタクト抵抗が大きい場合には、高周
波領域で利得の低下、やノイズレベルの悪化が生じ、や
はり所定の動作を行うことができない問題があった。
本発明は、デート電極と取出電極のオーミックコンタク
トを確実にとり、高周波特性の改善を図った絶縁ゲート
型電界効果トランジスタを提供することをその目的とす
るものである。
トを確実にとり、高周波特性の改善を図った絶縁ゲート
型電界効果トランジスタを提供することをその目的とす
るものである。
本発明は、略くし形に配列されたfゲート電極の各分枝
部の端部に一体にオーミ、り接融で接続する取出電極を
設けたことによシ、高周波特性の改善を達成した絶縁ゲ
ート型電界効果トランジスタである。
部の端部に一体にオーミ、り接融で接続する取出電極を
設けたことによシ、高周波特性の改善を達成した絶縁ゲ
ート型電界効果トランジスタである。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。第1図(A)は、本発明の一実施例の要部の平面図、
同図(B)は、同要部のB−B線に沿う断面図である。
。第1図(A)は、本発明の一実施例の要部の平面図、
同図(B)は、同要部のB−B線に沿う断面図である。
図中10は、例えばシリコンからなる半導体基板である
。半導体基板10上には、MO8容量を低減させるため
に例えば厚さ約10000 Xの酸化膜からなる絶縁膜
11が形成されている。絶縁膜11上には、厚さ約50
0Xのゲート酸化膜(図示せず)を介して、複数本の分
校部12が所定間隔で並列に配置遣れ、かつ、分校部1
2の端部が一体に連結部13によりて略くし形に連結さ
れてなるゲート電極14が設けられている。ゲート電極
14の材質は、例えばモリブデンシリサイドで形成され
ているが、この他にも多結晶シリコン、高融点メタル、
その他の高融点メタルシリサイドを用いても良い。ゲー
ト電極14の厚さは例えば30000Xに設定されてい
る。ゲート電極14の略くし形のパターンは例えばプラ
ズマエツチングにより行うことができる。ゲート電極1
4上には、これを覆う厚さ約5000XのCVD−酸化
膜からなる表面絶縁膜15が形成されている。表面絶縁
膜15には、ゲート電極14の連結部13を露出する電
極孔16が開口されている。
。半導体基板10上には、MO8容量を低減させるため
に例えば厚さ約10000 Xの酸化膜からなる絶縁膜
11が形成されている。絶縁膜11上には、厚さ約50
0Xのゲート酸化膜(図示せず)を介して、複数本の分
校部12が所定間隔で並列に配置遣れ、かつ、分校部1
2の端部が一体に連結部13によりて略くし形に連結さ
れてなるゲート電極14が設けられている。ゲート電極
14の材質は、例えばモリブデンシリサイドで形成され
ているが、この他にも多結晶シリコン、高融点メタル、
その他の高融点メタルシリサイドを用いても良い。ゲー
ト電極14の厚さは例えば30000Xに設定されてい
る。ゲート電極14の略くし形のパターンは例えばプラ
ズマエツチングにより行うことができる。ゲート電極1
4上には、これを覆う厚さ約5000XのCVD−酸化
膜からなる表面絶縁膜15が形成されている。表面絶縁
膜15には、ゲート電極14の連結部13を露出する電
極孔16が開口されている。
連結部13は、ゲート電極14を構成する全ての分枝部
12の端部に連結している。表面絶縁膜15上には、電
極孔16を介してゲート電極14の連結部13とオーミ
ック接続するようにして例えばアルミニウムからなる取
出電極17が蒸着法により形成されている。
12の端部に連結している。表面絶縁膜15上には、電
極孔16を介してゲート電極14の連結部13とオーミ
ック接続するようにして例えばアルミニウムからなる取
出電極17が蒸着法により形成されている。
このように構成された絶縁?−)型電界効果トランジス
タリを用いてデュアルゲートタイプのMO8FET試料
を作製し、高周波ノイ−e(NF)の分布を調べたとこ
ろ、第2図(A)K示す如(、NF値は2.5〜3.0
dBの範囲内でばらつきも小さいものであった。これら
に対して従来の絶縁ゲート型電界効果トランジスタを用
いて同様の試料を作製し、高周波ノイズ試験を行ったと
ころ第2図(B)に示す如く、NF値は2.5〜4.5
dBの範囲にあシ大きなばらつきであることが判った。
タリを用いてデュアルゲートタイプのMO8FET試料
を作製し、高周波ノイ−e(NF)の分布を調べたとこ
ろ、第2図(A)K示す如(、NF値は2.5〜3.0
dBの範囲内でばらつきも小さいものであった。これら
に対して従来の絶縁ゲート型電界効果トランジスタを用
いて同様の試料を作製し、高周波ノイズ試験を行ったと
ころ第2図(B)に示す如く、NF値は2.5〜4.5
dBの範囲にあシ大きなばらつきであることが判った。
また、両試料についてNF値と500 Ml(z下での
ゲート−ソース間の高周波抵抗値の相関性を調べたとこ
ろ、第3図に本発明の試料については○印で示し7、従
来例のものについてはX印で示す結果を得た。同図から
明らかなように、本発明の試料ではゲート−ソース間の
高周波抵抗値のばらつきは5〜lOΩと安定して少ない
が、従来例の試料では5〜27Ωとばらつきが大きくな
っていることが判る。なお、 NF値レベルの悪いもの
は、ゲート−ソース間の高周波抵抗値が大きく、f−ト
電極パターン形状、ρ8値(モリブデンシリサイドアニ
ール後3〜4 Q/l] ’) Kついての差がないこ
とから、At−モリブデンシリサイド(取出電極−ゲー
ト電極)間のオーミックコンタクトが不良であることを
意味している。
ゲート−ソース間の高周波抵抗値の相関性を調べたとこ
ろ、第3図に本発明の試料については○印で示し7、従
来例のものについてはX印で示す結果を得た。同図から
明らかなように、本発明の試料ではゲート−ソース間の
高周波抵抗値のばらつきは5〜lOΩと安定して少ない
が、従来例の試料では5〜27Ωとばらつきが大きくな
っていることが判る。なお、 NF値レベルの悪いもの
は、ゲート−ソース間の高周波抵抗値が大きく、f−ト
電極パターン形状、ρ8値(モリブデンシリサイドアニ
ール後3〜4 Q/l] ’) Kついての差がないこ
とから、At−モリブデンシリサイド(取出電極−ゲー
ト電極)間のオーミックコンタクトが不良であることを
意味している。
〔発明の効果〕
以上説明した如く、本発明に係る絶縁ゲート型電界効果
トランジスタによれば、ゲート!極と取出電極のオーミ
ックコンタクトを確実にとシ、高周波特性を著しく改善
することができるものである。
トランジスタによれば、ゲート!極と取出電極のオーミ
ックコンタクトを確実にとシ、高周波特性を著しく改善
することができるものである。
第1図(A’)は、本発明の一実施例の要部の平面図、
同図(B)は、同要部のB−B線に沿う断面図、第2図
(A) 、 (B)は、高周波ノイズの強さと試料の数
との関係を示す特性図、第3図は、高周波ノイズの強さ
とy−トーソース間の高周波抵抗値との関係を示す特性
図、第4図(A)は、従来の絶縁ゲート型電界効果トラ
ンジスタの要部の平面図、同図(Blは、同要部のB−
B線に沿う断面図である。 10・・・半導体基板、11・・・絶縁膜、12・・・
分枝部、13・・・連結部、14・・・y−ト電極、1
5・・・表面絶縁膜、16・・・電極孔、17・・・取
出電極、U・・・絶縁ゲート型電界効果トランジスタ。
同図(B)は、同要部のB−B線に沿う断面図、第2図
(A) 、 (B)は、高周波ノイズの強さと試料の数
との関係を示す特性図、第3図は、高周波ノイズの強さ
とy−トーソース間の高周波抵抗値との関係を示す特性
図、第4図(A)は、従来の絶縁ゲート型電界効果トラ
ンジスタの要部の平面図、同図(Blは、同要部のB−
B線に沿う断面図である。 10・・・半導体基板、11・・・絶縁膜、12・・・
分枝部、13・・・連結部、14・・・y−ト電極、1
5・・・表面絶縁膜、16・・・電極孔、17・・・取
出電極、U・・・絶縁ゲート型電界効果トランジスタ。
Claims (1)
- 半導体基板上に形成された絶縁膜と、該絶縁膜上に所定
間隔で並列に配置され、かつ、その端部が一体に連結し
た略くし形のゲート電極と、該ゲート電極を覆う表面絶
縁膜と、前記ゲート電極の端部の連結部を露出するよう
にして該表面絶縁膜に開口されたコンタクトホールと、
該コンタクトホールを介して前記連結部にオーミック接
続して前記表面絶縁膜上に形成された取出電極とを具備
することを特徴とする絶縁ゲート型電界効果トランジス
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5652685A JPS61214579A (ja) | 1985-03-20 | 1985-03-20 | 絶縁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5652685A JPS61214579A (ja) | 1985-03-20 | 1985-03-20 | 絶縁ゲ−ト型電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61214579A true JPS61214579A (ja) | 1986-09-24 |
Family
ID=13029550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5652685A Pending JPS61214579A (ja) | 1985-03-20 | 1985-03-20 | 絶縁ゲ−ト型電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61214579A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01206668A (ja) * | 1988-02-15 | 1989-08-18 | Toshiba Corp | 半導体装置 |
JPH054521U (ja) * | 1991-06-26 | 1993-01-22 | 三洋電機株式会社 | 絶縁ゲート型電界効果トランジスタ |
JP2009016686A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Corp | 高周波用トランジスタ |
-
1985
- 1985-03-20 JP JP5652685A patent/JPS61214579A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01206668A (ja) * | 1988-02-15 | 1989-08-18 | Toshiba Corp | 半導体装置 |
JPH054521U (ja) * | 1991-06-26 | 1993-01-22 | 三洋電機株式会社 | 絶縁ゲート型電界効果トランジスタ |
JP2009016686A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Corp | 高周波用トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0465548B2 (ja) | ||
JPH0216021B2 (ja) | ||
JPS6046074A (ja) | 電界効果トランジスタの製造方法 | |
KR850006650A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
JPS62162362A (ja) | Mos型集積回路及びその製造方法 | |
JPH0574940B2 (ja) | ||
JPS634683A (ja) | 電界効果トランジスタ | |
JPS61214579A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
EP0419361B1 (en) | Electrode for electrical connection to oxide superconductor and method for forming the same | |
GB2180991A (en) | Silicide electrode for semiconductor device | |
JPS61134072A (ja) | Mos型fetのゲ−ト構造 | |
JPS61108175A (ja) | 半導体装置及び製造方法 | |
JPS5867031A (ja) | 半導体集積回路とその製造方法 | |
US4216573A (en) | Three mask process for making field effect transistors | |
JPH0216740A (ja) | パイポーラパワー半導体デバイス及びその製造方法 | |
JPS5848438A (ja) | 半導体集積回路装置 | |
JPS622705B2 (ja) | ||
JPS621270B2 (ja) | ||
US3969150A (en) | Method of MOS transistor manufacture | |
JPS622706B2 (ja) | ||
JPH0350985B2 (ja) | ||
JPS607770A (ja) | 半導体装置 | |
JP3196414B2 (ja) | 電界効果トランジスタ | |
JPS6118350B2 (ja) | ||
JPS61176162A (ja) | 電界効果半導体装置とその製造方法 |