JPS61211779A - 固体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固体記憶装置、特に負荷調査用レコーダ及びト
ランスレータと併用するための記憶カートリッジに関わ
る。

電力会社は特定の電力需要家の電力消費性向を調査、記
録するために負荷調査装置を使用する。負荷調査用レコ
ーダまたは大量データ・レコーダと呼ばれる負荷調査装
置は多くの場合、電力量計と連携するデータ・レコーダ
、及びパルス発生器またはそのだ他のパルス送信装置か
ら成る。電力量計としては需要家の電力量計などのよう
なメータを使用することができる。このメータは記録媒
体に記憶される需要パルスを発生するのが普通である。

負荷調査用レコーダには磁気テープ・レコーダ及び着脱
自在なテープ・男−トリッレを利用しているものがある
。１９７７年１２月２０日イ寸及び１９７８年９月１．
９日にＤｏｂｙヘイ」与された米国特許第４，０６３，
６Ｂ’１号及び第４．１１５．８３５号はメータ位置を
調節できる筐体を含む負荷調査装置を開示している。

記憶媒体として磁気テープを利用する負荷調査用レコー
ダの場合、レコーダは磁気テープの別々のトラックに時
間と需要パルスを記録するのが普通である。トランスレ
ータはクロック・パルスを利用することにより、記録デ
ータをあとで経時的に分析し、例えば料金計算期間のよ
うな長い時間の個々の所定時間区分ごとに需要家の需要
を知ることができる。

負荷調査用レコーダの使用に際しては、料金計算期間の
開始時に例えば磁気テープ・カートリッジのような着脱
自在な記憶媒体をレコーダに挿入し、計算期間終了時に
これを取出すのが普通である。モニター期間を通じて、
レコーダは磁気テープまたはこれに代わる記録媒体に記
録されるクロック・パルス及び需要パルスを発生し、記
録期間を通して需要家の需要プロフィルが記録される。

記録期間終了と共に記録媒体が取出され、トランスレー
タへ送られる。

トランスレータは、多くの場合、コンピュータと記録デ
ータを読むことのできる、例えば磁気テープ読取り装置
のような装置から成る。クロック・パルス及び需要パル
スを読むことにより、トランスレータは需要家の需要プ
ロフィルを分析し、電力会社及び需要家の双方が利用す
ることのてぎる調査情報を提供することかてぎる。英国
特許第１，３３９，２７６　号（ｊ９７２年７月１８日
イｑけＭａｘ＋ｖｅＨ米国特許第３、ｌ１７８．．４８
４号）は逆方向テープ翻訳手順、の−例を開示している
。

固体記憶カートリッジは磁気テープ・カートリッジに比
較して著しい利点を有する。例えは、磁気テープはその
構造がデツケートなため、折れ目やシワのような損傷を
生し易い。また、テープレコーダ及び読取り装置の記録
及び読取りヘッドは長期間にわたって蓄積する微小破片
などの悪影響を受は易く、この微小破片はヘッドと磁気
テープの接触を妨げ、伝送メツセージの信号強度を低下
させる。その結果、重要なデータが失われるおそれかあ
る。

ヘットを通過するテープの送り速度は一定でなりれはな
らないから、特定のモータ、キャプスタン駆動ホイール
、駆動ベルト、リール、その他の構成要素が必要となる
。これらの可動要素は関連設備のコストを増大させ、設
備故障の原因となる可能性がある。

テープレコーダ方式の最も重要な欠点は大量データ記憶
システムとして用いる場合に現われる。テープ全体を記
録時よりもはるかに高い速度で反転させ、再生させねば
ならない。テープはその性質上、直列記憶フォーマット
であるから、テープ全体を一度に読まねはならない。こ
れらの要因により、大量データ記録システムの多くの利
用者が必要とする電話回線によるデータ伝送システムに
ではテープ記録の利用が著しく複雑になる６固体記憶装
置は可動要素を含まず、個々の記憶場所をそれぞれ独立
にアクセスすることが可能である。

近年、固体記憶素子が開発され、多くの需要家及び工業
分野に利用されている。ロード・サーベイ情報を記憶さ
せるのにバブル・メモリ・カートリッジを利用した負荷
調査用レコーダもある。固体記憶装置を負荷調査用レコ
ーダと併用すれば、磁気テープ・カートリッジが不要と
なり、磁気テープ・カートリッジの使用に伴なう問題を
回避することかできる。

固体技術は日進月歩であるから、既存の固体装置はたち
まち旧式化する。例えばより犬とく、しかもよりコンパ
クトな記憶素子が開発されて所与の空間条件下での記録
容量を著しく増大させると、大きく、しかし容量の小さ
い素子はすたれてしまう。負荷調査用レコーダ及びトラ
ンスレータは特定の記憶媒体との関連で設側されるから
、記憶媒体に関する技術に変革が起こると、レコーダ及
びトランスレータの性能がこれに追随できなくなるから
、新しい、高容量の記憶装置に適応できるように設計を
変更しな番プればならない。

本発明の主要な目的はレコーダまたはトランスレータの
設計に悪影響を与えることなく、データが書込まれる特
定記憶素子がレコーダまたはトランスレータに対してト
ランスペアレントとなるように最大データ記憶容量を増
大させることのできる記憶カートリッジを提供すること
にある。

この目的に鑑み、本発明はそれぞれが所定の記憶容量を
有し、デジタル情報を記憶する複数の手段と、前記複数
記憶手段のそれぞれと信号通信関係に接続し、第１、第
２及び第３組の２進数字から成る信号を受ける複数の接
続点を有するコネクタとより成り、前記第１組の２進数
字は前記複数記憶手段の所定の１つに記憶されるデータ
に関連し、前記第２組の２進数字は前記複数記憶手段の
１つにおける所定の記憶場所を表わす低位アドレスに関
連し、前記第３組の２進数字は前記複数記憶手段の所定
の１つを表わす高位アドレスに関連し、さらに前記第３
組の２進数字及び前記複数記憶手段のそれぞれと信号通
信関係に接続し、前記第３組の２進数字の状態に応じて
前記複数記憶手段の１つを選択する手、段と、前記複数
記憶手段の最大容量を限定する手段とを含むことを特徴
とする固体記憶装置Ｐに関わる。

以下、添付図面を参照して本発明の実施例を詳細に説明
する。

本発明はレコーダまたはトランスレータに悪影響を及ぼ
すことなく最大記憶容量を変化させることのできる記憶
カートリ・ンジを提供するものである。固体記憶カート
リッジ自体は複数の記憶素子、例えば電気的に消去でき
るプログラム可能な固定記憶装置（ＥＥＰＲＯＭ）から
成り、レコーダまたはトランスレータから受信される標
準アドレス信号に基づいて、データを書込むへき、また
は読取るべ鮒該当素子を決定する。本発明はまた、連携
のレコーダまたはトランスレータがカートリッジに記憶
させることのできるデータの最大量を容易に求めること
ができるように最大記憶容量を表わすデータを提供する
。

この記憶カートリッジを利用すれは、レコーダまたはト
ランスレータからのすべてのアドレス及びデータ指令は
カートリッジ内の各記憶装置の最大記憶容量または内蔵
されている固体記憶素子の数と無関係である。例えば、
電力会社が需要家側の場所に多数のレコーダを、会社側
の中央データ処理場所にトランスレータを設置した場合
、例えはそれぞれが６個の固体記憶素子を内蔵し、個々
の素子の最大容量が１６，３８４ビツト（即ち、１６に
ビット）である複数の記憶カドリッジを利用することに
よって作業を開始することができる。

このような用途では、固体記憶カートリッジの最大容量
は９８，３０４（即ち９６にビット）となる。技術の進
歩に伴って、１６にビット素子ではなく６４にビット素
子を利用てきるまでにコストダウンされれば、電力会社
は既存の固体記憶カートリッジを、それぞれの容量か６
４にビットの記憶素子を６個内蔵する、もっと新しい、
技術的にもっと優れたカートリッジと変換したいと考え
るであろう。そうなれば、カートリッジの総容量は３８
４にビットとなる。

本発明の記憶カートリッジでは、負荷調査用１ル レコーダまたはトランスレータを設計変更せずに上記変
更を行なうことができる。しかも、固体記憶素子の数を
６個以外の数に選択することもできる。

ポータプルな固体記憶カートリッジはプリント基板のよ
うな単数または複数の基板な摺動自在に収容で餘るよう
に形成された静電気防止プラスチック・ケースをも含む
。ケース内面にはスロットが形成され、このため、基板
を挿着し、ケース内で本発明装置を囲む着脱自在なプレ
ートを取り付けることによりその基板を収納することが
可能となる。

ＥＥＦＲＯＭ’　ｓのような複数の固体記憶装置はデジ
タル情報記憶手段として働く。各記憶装置はレコーダま
たはトランスレータのような外部装置にカートリッジを
電気的に接続するコネクタと信号通信関係に接続する。

コネクタは固体記憶カートリッジとレコーダまたはトラ
ンスレータとの間にデジタル情報を伝送するために利用
される複数の個別接続点をも提供する。コネクタの所定
の組の接続点と信号通信関係にデコーダを接続する。こ
のデコーダはコネクタから受信する人力の値に基づいて
複数記憶素子の１つを選択する。

着脱自在なプレートには、コネクタをレコーダまたはト
ランスレータ側のコネクタと信号通信関係に配置するた
めの開口部を設ける。コネクタは第１、第２及び第３組
の２進数字を表わす複数の接続点を含む。第１組の２進
数字は記憶カートリッジに書込むか、または逆に読出さ
れるデータに関連する。この第１組２進数字の伝送には
８個の接続点が利用されるが、接続点の数は必ずしも８
個でなくてもよい。第２組の２進数字は記憶カートリッ
ジ内の所定の記憶場所を表わす低位アドレスト４修辛を
表わす。第３組の２進数字は記憶カートリッジ内の複数
記憶素子の所定の１つを表わす高位アドレスを表わす。

第３組の２進数字は入力としてデコーダに結合され、デ
コーダが複数記憶素子のうち、アドレスにより指定され
る特定の１つを正しく選択できるようにする。

以　　下　　余　　白 レコーダ及びトランスレータが記憶カートリッジの最大
記憶容量を認識で鮒るようにするため、カドリッジの最
大記憶容量を限定する手段を設ける。記憶カートリッジ
内の記憶素子の１つにおける所定場所を利用することに
より、カートリッジの最大記憶容量を表わすデジタル数
を恒久的に記憶させる。レコーダまたはトランスレータ
は新しいカートリッジが組込まれると、先ずこの記憶さ
れている記憶容量値を読取る。この値はカートリッジ内
に記憶させることのできるデータ量の上限として利用す
ることができる。

木発明では記憶カートリッジの記憶容量を増大させるこ
とによって、連携のレコーダ及びトランスレータのハー
ドウェアまたはソフトウェアの設計を変更しなくても固
体技術の進歩をフルに活用することかできる。それぞれ
の記憶カートリッジは記憶容量を増大させたカートリッ
ジを使用するのに必要な、すべての電子的ロジック及び
情報を内蔵している。従って、レコーダ及びトランスレ
ータは個々の記憶カートリッジの容量を容易に検知し、
データの読取りまたは書込みもそれだけ容易に行なうこ
とができる。記憶カートリッジに、または記憶カートリ
ッジから伝送されたり読取られるアドレス指令やデータ
指令はすべて、カートリッジの最大容量または該カドリ
ッジ内に使用されている固体記憶素子の記憶容量に関係
なく、フォーマットは全く同じである。データが書込ま
れる特定の記憶素子はレコードまたはトランスレータに
対してトランスペアレントであり、カートリッジ内の記
憶素子の内部構成はこれと併用されるレコーダまたはト
ランスレータとは無関係である。

第１及び第２図は本発明の２つの実施例であり、本発明
により得られる融通性という利点を説明するためのもの
である。第１図は６個の１６にビット記憶素子を利用す
る木発明の実施例を示し、第２図は６個の６４にビット
記憶素子を利用する本発明の実施例を示す。

第１図では、６個の１６にビット記憶素子１１−１６は
互いに並列接続している。６個の記憶素子１１−１６は
それぞれ１６にビット即ち２にバイトの記憶容量を持つ
。本発明の好ましい実施例の説明を通して、簡略化した
記憶容量用語を使用することにする。例えば、第１図に
おける記憶素子のそれぞれは１６．３８４ビット即ち２
．０４８バイトの実容量を持つが、これらの記憶容量を
以下の説明ではそれぞれｒ１６にビット」またはｒ２に
バイト」とする。本発明の好ましい実施例の場合、これ
らの１６にビット記憶素子はＸＩＣＯＲＩｎｃから市販
されているｘ２８１七ＧＡＰＩ−４５型である。この特
定装置はＥＥＦＲＯＭであり、信頼性のある持久性記憶
媒体として働き、「Ｅ−スクエアＰＲＯＪ　と呼ばれる
ことがある。

各記憶素子はデータ・バス２０を介して、コネクタ２２
の８個の接続点と接続する。これら８個の接続点Ｃｌ−
Ｃ８は本発明装置と並列に８個のデータ・ビットを伝送
する手段として作用する。本発明装置のコネクタ２２は
負荷調査用レコーダまたはトランスレータと接続する対
応のコネクタ２４を嵌入できるように形成する。本発明
の好ましい実施例では、コネクタ２２として、富士通ア
メリカＩｎｃから市販されティるＦＣＮ−３Ｂ５ＪＯ３
２−ＡＶ型を使用する。本発明の構成部分ではないが、
コネクタ２２と併用される対応のコネクタ２４としては
富士通アメリカＩｎｃから市販の ｐＣＮＬ３６４ｐｏ３２＝Ａｖ型を使用する。

コネクタ２４の接続点はレコーダまたはトランスレータ
に取付ける。接続点のうちの８個Ｄ１−Ｄ８は連携のレ
コーダまたはトランスレータから本発明装置の接続点Ｃ
１−Ｃ８へのデータ伝送に利用される。コネクタ２２．
２４を互いに信号通信関係に連携させると、接続点［１
１−０８の２進数字が各記憶装置１１−１８と信号通信
関係に接続する。コネクタ２４の２個の接続点ｎｃ、　
ｗｃはコネクタ２２の接続点Ｃ９、ＣＩＯと連携して記
憶素子１１−’１６に対して「読取り制御」及び「書込
み制御」信号をそれぞれ提供する。

コネクタ２４はデータの書込みまたは読取りか行なわれ
る特定記憶場所を指定するアドレス値、またはバイトを
表わす複数の接続点へ〇−Ａ１５をも含む。第１図から
明らかなように、接続点ＡＯ−ＡＩＯはコネクタ２２の
接続点Ｃ１１−Ｃ２１と連携する。これらの接続点と連
携する２進数字は本発明の記憶装置内の特定アドレスの
低位アドレス・ビットを表わす。なお、これらの低位ビ
ットは所期の記憶場所と連携する特定の記憶素子を弁別
するのための情報を含まない。コネクタ２４の接続点Ａ
１１Ａ１３はコネクタ２２の接続点Ｃ２２−Ｃ２４と連
携し、記憶アドレスの高位２進数字より成る信号を受け
る。これらの高位２進数字はアドレス・バス２８を介し
てデコーダ３０と信号通信関係に接続する。デコーダ３
０はアドレス・バス２８への人力として、接続点Ｃ２２
−Ｃ２４によって表わされる２進数字を受信し、この値
に基づいて、６個の利用可能な装置の該当記憶素子１１
−１６を・選択する。本発明の好ましい実施例では、デ
コーダとして、ナショナル・セミコンダクタ・コーポレ
ーションから市販されている７　４　ＩＩ　Ｇ　１３８
型を使用する。アドレス・バス２８から受信される情報
に基づいて、デコーダ３０はチップ選択ライン３１−３
６の１つに信号を供給し、記憶素子１ｌ−１１ｉの該当
の１つを作動させる。

低位２進数字はアドレス・バス２６を介して記憶素子の
すべてと信号通信関係に接続するから、デコーダ３０は
アドレス・バス２８からの情報を利用することによって
、本発明の固体記憶カートリッジ１０に伝送される複合
アドレス・ビットＡＯ−Ａ１３で表わされる特定の記憶
場所を正しく選択することができる。

第１図から明らかなように、アドレス・ビットの送信装
置（例えは、負荷調査用レコーダまたはトランスレータ
）はデータか記憶される特定の記憶素子を知らなくても
よい。即ち、アドレス接続点Ａｎ−Ａ１３を介してアド
レスを伝送するだけでよく、デコーダ３０は記憶素子１
１−１６と協働して、データが記憶される該当の記憶場
所を決定する。接続点へ〇−Ａ１３を介して負荷調査用
レコーダまたはトランスレータによって送信されるアド
レスは第１記憶素子１１の第１場所に対する相対位置を
表わすに過ぎ゛ない。従って、送信装置は本発明の記憶
カートリッジ１０内の記憶素子個数または各素子の最大
記憶容量を知らなくてもよい。

□なお、第１図に示すコネクタ２４の接続点Ａ１４及び
Ａ１５は第１図において利用されないコネクタ２２の接
続点２５．２６と連携する。アドレス２進数字Ａ１４及
びＡ１５は記・憶容量が９６にビット以上の記憶カート
リッジと連携する。コネクタ２４は上記接続点のほかに
コネクタ２２の接続点Ｃ２７−Ｃ５０とそれぞれ連携す
るｒカートリッジ使用可能」信号ＧＥ、回路アース、「
カートリッジ挿入」信号ＣＩ及び調整電圧供給ＶＣＣを
も用供する。コネクタ２４の接続点×ｌ及び×２はコネ
クタ２２の接続点Ｃ３１及びＣ３２と連携し、本発明の
この実施例では利用されない。

第２図は各記憶装置５１−５６の容量が６４ビツトであ
る本発明の他の実施例である。この実施例の場合、各記
憶装置としてＸＴＣＯＲＩｎｃ、から市販されているＥ
ＥＰＲＯＭであるＸ２８６４Ａ型を使用することかでき
る。記憶装置５１−５６のそれぞれは第１図に示した記
憶装置１ｌ−１１ｉよりも犬ぎい容量を持つから、アド
レス方式も当然第１図に示す方式とは異なる。

第２図に示すように、アドレス・ハス６０は記憶装置と
コネクタ２２の接続点Ｃ１１−Ｃ２３との間の信号通信
を可能にする。コネクタ２２のこれらの接続点はコネク
タ２４の接続点へ〇−Ａ１２と連携する。第１図に示し
た接続点連携とほぼ同じであるか、アドレス・ハス６０
と連携する接続点は第１図に示す接続点よりも多い。例
えば、第１図ではアドレス・バス２６と接続するアドレ
スの低位ビットの２進数字は１１個にｉＭぎないが、第
２図では記憶装置５１−５６と信号通信関係に接続する
アドレスの低位ビットと連携する２進数字は１３個であ
る。２進数字の個数がこのように異なるのは第２図の各
記憶装置が第１図の対応記憶装置よりも大ぎい容量を有
するからである。

即ち、両実施例を比較した場合、第２図の各記憶装置は
第１図の各記憶装置の４倍に相当する記憶容量を持つ。

コネクタ２４の接続点Ａ１３−Ａ１５はコネクタ２２の
接続点Ｃ２４−Ｃ２６と連携し、これらの接続点はアド
レスの高位アドレス・ビットと関連する。これらの高位
２進数字はアドレス・バス６２を介してデコーダ３０と
信号通信関係に接続する。

第１図実施例におけるデコーダ３０の説明と関連して述
べた態様で、第２図のデコーダ３０はアドレス・バス６
２から２進値を受信し、この２進値と連携する該当記憶
装置５１−５６を選択する。該当の記憶装置を選択する
と、デコーダ３０はこの該当記憶装置に対してこの記憶
装置に対応するチップ選択ライン７１−７６の１つを介
して信号を出力する。

コネクタ２４の接続点ＧＥ、アース、ＣＩ、ＶＣＣ，Ｘ
Ｉ及び×２は第１図に関連して上述したのと同様にコネ
クタ２２の接続点Ｃ２７−Ｃ３２と連携する。

第１図及び第２図を比較すれば本発明の長所が明らかに
なるであろう。接続点へ〇−Ａ１５を介してアドレスを
出力することにより、負荷調査用レコーダまたはトラン
スレータのような外部装置はデータか記憶される特定記
憶装置１１−１６または５１−５８と関係なく、本発明
の記憶カートリッジと通信することができる。

接続点へ〇−Ａ１５に伝送されたアドレスは利用される
記憶装置の個数または個々の記憶装置の最大記憶装置に
関係なく、正しく記憶装置に送られる。接続点へ〇−Ａ
１５に伝送されたアドレスが記憶カートリッジ１０の最
大許容容量以内なら、接続点Ｄｉ−ＤＢからのデータは
正しく記憶カートリッジに書込まれるか、または記憶カ
ートリッジから読取られる。

表１は第１及び２図に示す本発明の実施例に使用される
素子の値またはタイプを示す。

なお、表に示すものとは異なるタイプ及び値の素子も本
発明に従って利用することができる。

表　　Ｉ 参照番号　素子の値またはタイプ １１　　　　　２にｘ８　　ＥＥＰＲＯＭ　　ＩＣ１２
２Ｋｘ８　　ＥＥＰＲＯＭ　　ＩＣｌ３　　　　　　２
ＫＸ８　　ＥＥＰＲＯＭ　　ＩＣ１４２ＫＸ８　　ＥＥ
ＰＲＯＭ　　ＩＣｌ３　　　　　　２ＫＸ８　　ＥＥＰ
ＲＯＭ　　ＩＣ１６２Ｋｘ８　　ＥＥＦＲＯＭ　　ＩＣ
２２３２ピン・ソケット ２４３２　　ピン・プラグ ３０　　　７４８Ｃ１３８デコーダ　ＩＣ５１　　　　
　８　　ｘ　　８　　ＥＥＰＲＯＭ　　ＩＣ５２８Ｘ　
　８　　ＥＥＰＲＯＭ　　ＩＣ５３８ｘ　　８　　ＥＥ
ＰＲＯＭ　　ＩＣ５４８ｘ　　８　　ＥＥＰＲＯＭ　　
ＩＣ５５８ｘ　　８　　ＥＥＰＲＯＭ　　ＩＣ５６８ｘ
　　８　　ＥＥＰＲＯＭ　　ＩＣ９６１５，４７にΩ抵
抗器パック ９７　　　１５．４７にΩ抵抗器バック９８　　　１０
にΩ抵抗器 １００１μｆｄコンデンサ １０２　　　０．０１　　μｆｄコンデンサ１０６　　
　１５　　ピン・プラグ １１０　　　１５　　ピン・ソケット ＋１２　　　１５　　ピン・ソケット 表１１は連携の負荷調査用レコーダまたはトランスレー
タによって、２進数字の形でコネクタ２４の接続点へ〇
−Ａ１５に伝送される典型的なアドレスの例を示す。コ
ネクタ２４の接続点（例えは八〇、Ａ１．．．．．．Ａ
１５）を表わす各コラムにはコネクタ２２の連携接続点
（例えば、Ｃ１ｌ、　ＣＩ２．　、、、、、、Ｃ２６）
も併記しである。表ｒｒの各項目は本発明のアドレス構
造を更に詳細に説明するためアドレス例を表わす。表Ｉ
Ｉの項目を利用して、第】及び第２図に示す実施例にお
ける高位及び低位２進数字のアドレス経路を以下に説明
する。

以　　下　　余　　白 項目１は１６進法のＸ’００４Ｆ’　に相当する２進数
字によって表わされるアドレスを示す。

この数は表Ｉ＋に示すように１０進数７９に相当し、記
憶カートリッジ１０の８０番目の記憶場所を表わす。以
下の説明ではＮが記憶素子または記憶カートリッジ全体
の最大記憶容量を表わすものとして、それぞれの場所に
０からＮまでの番号を与える従来の２進式の述語を使用
する。例えば、各記憶素子は「０」番目の場所を持つ。

また、各記憶カートリッジは例えば、第１及び第２図に
参照番号１１及び５１でそれぞれ示すような「０」番目
の記憶素子を持つ。第１図の場合、記憶素子１Ｉ−ｔ６
のそれぞれは１６にビット即ち２にバイトを有する。正
確には、各記憶装置の２，０４８バイトはバイト「０」
からバイトｒ２．０４７　Ｊまでの番号で呼称される。

また、記憶装置１１は「０」番目の装置または装置Ｏと
呼称され、記憶装置１２は装置１と呼称され、以下同様
に呼称される。

表ＩＩにおいて、項目１として示すアドレスは記憶カー
トリッジにおける８０番目のバイトまたはバイトＮｏ、
７９である。第１図でも第２図でも、ハイド７９は第１
及び２図に参照番号１１及び５１でそれぞれ示す「０」
番目の記憶素子に位置することになる。アドレス接続点
Ａｌ１−Ａ１３はすべて０に等しいから、デコーダ３０
は第１図ては「０」番目の記憶装置１１を選択する。同
様に、アドレス接続点Ａ１３−１５はＯであるから、第
２図ではデコーダ３０によって「０」番目の記憶装置５
１か選択される。従って、構成（即ち、第１図か第２図
かに）関係なく、デコーダ３０によって、「０」番目の
記憶装置が選択される。アダレス方式の他の例として、
表ＩＩ中の項目２はその下位ビットにおいて、記憶場所
１，２９２に相当する１６進アドレスＸ’５０Ｇ’を表
わす。

高位ビットＡｌ１−Ａ１５はずぺて０にセットされるか
ら、どちらの実施例でもデコーダによって「０」番目の
記憶装置が選択される。

表ＩＩ中項目３は第１図の記憶装置１１における最終記
憶場所と連携する１６進Ｘ’０７ＦＦ’または１０進２
０４７のアドレスを表わす。これらの例から明らかなよ
うに、表ＩＩ中に項目１．２及び３として示すアドレス
はいずれも２にバイト以上の記憶装置を含む実施例の「
０」番目の記憶装置に存在する記憶場所を表わす。

表ＩＩ中の項目４は第１及び第２図に示す２つの実施例
において異なる態様で処理されるアドレスを示す。１．
６進Ｘ’０８００°または１０進２０４８であるこのア
ドレスは接続点Ａ１１に２進１を持つ。第１図では、接
続点Ａｌｌ及びＣ２２がデコーダへ高位アドレス・ビッ
トを伝送するアドレス・バス２８と連携する。第１図に
示すように、それぞれが２にバイトの記憶装置を利用す
ると、接続点Ｃ２２−Ｃ２４は２進ｒ００１　Ｊを含み
、これに応答してデコーダ３０はチップ選択ライン３２
を介して第１記憶装置１２に信号を送る。表ＩＩ中に項
目４として示すアドレスは記憶カートリッジ内の場所２
　、０４８または記憶装置１２における「０」番目の場
所を表わす。第２図から明らかなように、記憶カートリ
ッジ１０の内部構成は項目４として示すアドレスを異な
る態様で処理する。それぞれの記憶容量が８にバイトで
ある記憶装置５１−５６を使用するからである。即ち、
接続点Ａ１３−Ａ１５及びＣ２４−Ｃ２６はＯであるか
ら、デコーダ３０は記憶装置５１及びこの記憶装置５１
がアドレスされる場所２，０４８へチップ選択ライン７
１を介して信号を送る。これらの例から明らかなように
、デコーダ３０は第１図または第２図に参照番号２８ま
たは６２でそれぞれ示す、前記デコーダの人カア。

ドレスに接続するアドレス・ビットと協働し、本発明の
特定実施例に利用される記憶装置の個々の最大容量に基
づく記憶装置を選択する。アドレス接続点ＡＯ−Ａ１５
の高位ビットがデコーダ３０によって使用されるから、
負荷調査用レコーダやトランスレタのような送信装置は
記憶カートリッジ１０内の正確な構成を知る必要がなく
、従って、記憶装置選択はトランスペアレントである。

表ＩＩ中の項目５は第１及び２図に示す２つの実施例に
よってそれぞれ異なる態様て処理されるアドレスの別の
例である。このアドレスは記憶カートリッジ１０内の場
所２，１２７を表わす１６進数Ｘ’０８４Ｆ’である。

第２図ではこのアドレスはＯ番目記憶装置５１内の場所
、　２，１２７に送られる。ところが第１図の実施例で
はこのアドレスは第１記憶装置１２の記憶場所７９を表
わす。表ＩＩの項目７は記憶カートリッジ１０内の１６
進数Ｘ’２ＦＦＦ’　または記憶場所１２，２８７に相
当するアドレスである。第１図及び表ＩＩに示すアドレ
ス接続点Ａｌ１−Ａ１３から明らかなよう゛に、アドレ
ス・バス２８でデコーダ３０へ送信される２進値は「１
０１」　（即ち、１０進数５）に相当する。この入力に
応答して、デコーダ３０は第５記憶装置１６を選択し、
チップ選択ライン３６を介して信号を送信する。第５記
憶装置１６の場所７９はコネクタ２２の接続点Ｃ１１−
Ｃ２１において受信されるこの２進数字によってアドレ
スされる記憶場所である。同様に、表！■に項目７とし
て示すアドレスはデコーダ３０を介して第５記憶装置１
６を選択させ、第１図に示した第５記憶装置１６内の場
所２，０４７を選択することになる。表ＩＩ中項目７と
して示したアドレスは第１図の記憶カートリッジにおけ
る利用可能な最終アドレスを表わす。

第２図の場合、表ＩＩ中の項目６及び７はデコーダをし
て、チップ選択ライン７２を介して信号を送信すること
により第１記憶装置５２を選択させる。即ち、高位アド
レス・ビット八１３−八１５はアドレス・バス６２を介
してデコーダに送信され、第１記憶装置５２の選択を表
わす２進値ｒｏｏＩＪを含むからである。

表ＩＩ中項目８及び９はデコーダ３０をして記憶装置５
２の「０」番目の場所及び「０」番目記憶装置５１の場
所８，１９１をそれぞれ選択させる。この２つの記憶場
所は記憶カートリッジ１０において連続してはいるが、
記憶カートリッジ１０と通信する負荷調査用レコーダ、
またはトランスレータに対してトランスペアレントな態
様で別々の記憶装置に記憶される。最終例として表Ｉ■
に示す項目１０は第２図の第５記憶装置５６中の場所１
１０との間でデータを伝送するアドレス構成である。ア
ドレス・ビットＡ１３−Ａ１５は２進値「１０１」また
は５を含むから、デコーダはアドレス・バス６２を介し
てこの高位ビットを受信するのに応答してチップ選択ラ
イン７６を介して信号を送る。

表■Ｉに示すこれらの例から明らかなように、外部装置
から同じアドレス信号を受信しても、その結果が異なる
場合がある。また、レコーダやトランスレータのような
外部装置が本発明記憶カートリッジ１０の内部構成を知
る必要がないことも表ＩＴから明らかである。従って同
じ負荷調査用レコーダやトランスレータとタイプの異な
る記憶カートリッジを併用する場合でも、レコーダやト
ランスレータ内のハードウェアまたはソフトウェアに設
計変更を加える必要はない。

送信装置が必要とする情報はカートリッジの利用可能な
最高位記憶場所を表わす唯一のデジタル値だけである。

この情報はカートリッジ内第１記憶装置の所定場所にお
けるこのカートリッジの最大記憶容量を表わすデジタル
値を記憶させることによって得られる。この実施例の場
合、ＥＥＰＲＯＭである固体記憶装置が持久性であるか
ら、上記デジタル値を記憶させることは可能である。

すでに多様なデータ記憶方式が開発され、当業者の知る
ところとなっている。これらの方式では、あらかじめ定
められ、大量データ記憶媒体に対して書込みまたは読取
りを行なう外部装置によって絶えず追跡される特定のデ
ータ配列を画定されている。本発明の一実施例では、特
殊なデータ記憶方式を採用する。ただし、それ以外のデ
ータ記憶方式も本発明の範囲に含まれる。しかし、記憶
カートリッジの最大記憶容量をデジタル値の形で第１記
憶装置内に記憶するという着想を明らかにするため、あ
えて特定あデータ記憶方式を以下に詳述する。

本発明に記憶カートリッジを需要家の場所の負荷調査用
レコーダ内に設置すると、負荷調査用レコーダは記憶カ
ートリッジへ周期的に電力需要データを送信して記憶さ
せる。あとでトランスレータが容易に読取ることができ
るようにこのデータを正確に記録するためには、所定の
フォーマットを採用しなければならない。表１１Ｔ、Ｉ
Ｖ及びＶは本発明の好ましい実施例に用いるために選択
された特定フォーマットを示す。表ＩＩ＋は記憶カート
リッジにデータを送信する負荷調査用レコーダを識別す
るのに利用されるヘッダ・レコードのフォーマットであ
る。

表　　ＩＩ＋ ヘッダ・レコード 項　　目　ワード　　　ヘット・レコードＨＦ　Ｌ　Ｇ
　　　　　Ｏヘッダ・レコード開始フラッグ ・コート 実時間−Ｎ１２ｓｅｃ たＥＥＰＲＯＭカートリッジのサイ ズ Ｓ−スペックＮｏ、のグループ番 号 Ｓ−スペック改訂レベルのＡｓｃｉ ｉのコー、ド ント ５’：ＳＴＤ時間なら、０、 ＤＳＴなら１ ４：０ 表ＩＨにおいて、ヘッダ・レコーダは記憶カートリッジ
のどこかに含まれている需要データに関する基本情報を
識別するデータの、６００ビツトまたは５０個の１２ビ
ツト・ワードから成る。ヘッダ・レコードは需要データ
を分析する時に利用できる、表ＩＩＩに示すような多様
な情報を含む。ヘッダ・レコード中の１つの特定場所は
本発明にとって極めて重要である。

”ｌ：へＲＴＳＴＺピの名称でｉ別されるヘッダ・レコ
ード中の語３７は１にバイト単位で表わしたカートリッ
ジ・サイズを含む。これは記憶カートリッジの最大記憶
容量をデジタル表示したも　・のである。負荷調査用レ
コーダまたはトランスレータに新しいカートリッジを挿
入すると、この外部装置は先ずカートリッジの記憶容量
限界を知るためヘッダの３７番目のワードを読む。ヘッ
ダ中のその他のワードは表ＩＩＩに示した通りであるが
、本発明がこの表ＩＩ＋に示された場所及び内容に制限
されるものではなく、構成上の配慮から任意に変更を加
えることができる。本発明の好ましい実施例では、「０
」番目の記憶素子（例えば第１及び第２図のそれぞれ素
子１１及び５１）の第１部分にヘッダ・レコードを記憶
させる。

表■は本発明に用いられるマーカ・レコードのフォーマ
ットを示す。このマーカ・レコードは７２０　ビットま
たは６０個の１２ビツト・ワードを含み、電力需要デー
タが記録される記録期間中に発生するいくつかの事象を
定義するのに利用される。いくつかの重要な事象を識別
するため、記憶カートリッジの記憶場所にマーカ・レコ
ードが書込まれる。例えば、カートリッジが負荷調査用
レコーダに設層された正確な時間を記録するためにマー
カ・レコードが書込まれる。大量データ・レコードの記
憶カートリッジを変えるためにオペレータが「カートリ
ッジ変更Ｊボタンを押す時にもマーカ・レコードが書込
まれる。電話回線によるデータ検索リクエストのように
外部装置からレコーダが遠隔問い合わせされる時にもマ
ーカ・レコードが書込まれる。

表　　ＩＶ マーカ・レコード 項　　　目　　ワード　　　　　　　　　内　　容ＭＦ
ＬＧ　　　　　Ｏマーカ・レコード開始フラッグ マーカ 表Ｖはカートリッジの記憶装置にデータを記録するのに
利用される典型的なフォーマットを示す。各データ記録
の０番目ワードは１６進Ｘ’ＦＦＥ’に相当する開始デ
ータ・フラッグで始まり、１６進Ｘ’ＦＦ八′に相当す
る検査合計フラッグで終り、これにデータ記録内の上記
場所全部の８ビツト２進合計が続く。追加の需要パルス
・カウントがデータ記録内に記録されるごとに、ＲＡＭ
のこの場所において全パルス・カウントの２進合計が更
新され、データ記録が終わるとカートリッジへ書込まれ
る。

表　　Ｖ データ記録 上記場所の２進台酊 記録期間が終わると同様に負荷調査用レコーダから記録
カートリッジが取出されると、カートリッジはトランス
レータが設置されている中央処理部に搬送される。記憶
カートリッジは次いでトランスレータに挿入され、トラ
ンスレータ内の該当ソフトウェアが記憶カートリッジ内
のすべての記憶場所を読取る。

負荷調査用レコード及びトランスレータはすへて同しフ
ォーマットのヘッダ・レコード、マーカ・レコード及び
データ・レコードを処理するから、記憶カートリッジか
ら抜ぎ取られた連携の負荷調査用レコーダの需要ヒスト
リーを正確に作表し、分析することができる。トランス
レータに記憶カートリッジを初期設置すると、トランス
レータは先ずヘッダ・レコードの場所３７を読むことに
よって記憶カートリッジの最大容量を検知する。このデ
ジタル値を利用して、トランスレータはカートリッジか
ら読取ることのできる最大データ量を知ることができる
。

本発明は種々の物理的構成で実施することができる。第
３図は本発明の好ましい実施例である。記憶カートリッ
ジ１０は静電防止性プラスチックから成るプラスチック
・ケース８０を含む。プラスチック・ケース８０は記憶
カートリッジ１０を外部装置に接続する時に静電放電（
ＥＳＤ）による損傷が起こるのを防止するため、導電プ
ラスチックで形成する。

ケース８０はその外面に、負荷調査用レコーダまたはト
ランスレータのような外部装置との整列を容易にするた
めのスロット８２をも含む。ケース８０の開口端８６に
嵌合するカバー８４を設ける。本発明の好ましい実施例
では、カバー８４を複数のねじによってケース８０に取
り付けることができるように配置した孔８８をカバー８
４に形成する。この取り付けを容易にするため、ケース
８０にも複数の孔８９を形成し、これにねじを螺入して
カバー８４をケース８０に固定で餘るようにする。

以上、詳細に説明したように、本発明は容量の異なる記
憶装置を利用することかできる。従りて、第３図に示す
記憶装置には第１及び２図の実施例に使用した参照番号
と一致する二重の参照番号を付した。この二重参照番号
（例えは、１１．５１）は記憶装置をいずれかに任意に
選択できることを表わす。記憶装置７１１−１６または
５１−５８は基板に固定される。第３図では３個の記憶
装置を基板９０に、残る３個の記憶装置を基板９２にそ
れぞれ取り付ける。なお、本発明の別の実施態様として
、基板を１枚だけ使用することも可能である。

第３図に示すように、他の電子素子を支持するのに第３
基板９４を使用する。例えば、デコーダ３０及び抵抗器
パッケージ９６．９７とコネクタ２２は基板９４で支持
し、同様に、抵抗器９８及びコンデンサ１００．１０２
は基板９４に取り付ける。なお、第３図には基板コネク
タを全く図示してないが、来光明の電子素子間には適当
な電気接続手段が設けである。具体的な接続手段は用途
や、記憶カートリッジ１０中に利用される素子のタイプ
に応じて異なる。いずれにしても、基板９０．９２及び
９４の接続手段は第１図または第２図に示す回路構成を
そのまま反映することになるであろう。底部基板９２に
は複数のビン１０８を含むコネクタ１０６を設ける。

本発明の好ましい実施例では、Ｍｅｔｈｏｄｅ　Ｅｌｅ
ｃｔｒｏｎｉｃｓ　Ｉｎｃ、から市販されている１１０
０−１−１１５−０８型のコネクタ１０を使用する。基
板９４には、ビン１０８が貫通できる位置にコネクタ１
１０を配置する。同様に、コネクタ１１２を、ビン１０
８がこれを貫通で診るように基板９０に取り付ける。ビ
ン１０８はコネクタ１１０．１１２を貫通して基板９ｏ
、９２及び９４を並列に接続する。このような接続によ
り、本発明の記憶装置とその他の電子素子との間に並列
接続の関係が成立する。コネクタ１１０及び１１２を貫
通するビンは木発明の好ましい実施例の場合、ＭＯＬＥ
Ｘから市販されている４４５５−ＢＣ型である。

基板９４は、すでに詳細に説明した接続点Ｃ１−Ｃ３２
を含むコネクタ２２を取り付ける。第３図から明らかな
ように、カバー８４にはコネクタ２の一部を挿入できる
ように形成した開口部１２０を設ける。開口部１２０は
第１及び２図においてコネクタ２４をコネクタ２２と連
携させたようにコネクタ２２と連携させることにより、
外部装置を本発明の装置に接続することを可能にする。

基板９０．９２及び９４を互いに連携させ、ピン１０８
をコネクタ１１０及び１１２に挿通すると、この３枚の
基板がケース８０に挿入で籾る構成体を形成する。また
、３枚の基板が摺動自在にケースに出入するスロットを
画定するため突出部１２４．１２６を形成する。これに
より、コネクタ２２とカバー８４の開口部１２０とを正
しく整列させながら基板集合体をケース８０に挿入する
ことができる。上述のように組立てると、記憶カートリ
ッジ１０はデータを１己録するため負荷調査用レコーダ
に挿入する場所へ搬送し、データを分析するためトラン
スレータに挿入する中央処理部に持ち帰ることのできる
堅牢な記憶媒体を提供する。第３図から明らかなように
、ケース８０の外面にはカートリッジの把持を容易にす
るための突条１３０をも設ける。

本発明の好ましい実施例ては、記憶装置１１−１６また
は５１−５６は電気的に消去できるプログラム可能な固
定記憶装置（ＥＥＰＲＯＭ）モジュールである。タイプ
及びサイズ共に多様なＥＥＲＰＯＭ装置が市販されてい
る。この種の固体記憶装置は持久性記憶媒体として働く
。技術の進歩と共にＥＥＦＲＯＭの記憶容量大ぎくなる
から、本発明はこれを採用することで、より記憶容量の
大きい記憶カートリッジを提供することができる。

本発明は実用現場でも研究施設でも繰返し使用できるポ
ータプルで、しかも堅牢な、融通性に富む記憶装置を提
供する。より大きな記憶容量の装置を利用するために容
易に拡張でき、内蔵する個々の記憶素子の実際の個数及
び容量に対してトランスペアレントな態様で外部装置か
らアドレスできる。

【図面の簡単な説明】

第１図は本発明の第１実施例を略示する構成図、第２図
は本発明の第２実施例を略示する構成図、第３図は本発
明の物理的構造を示す分解斜視図である。

Claims (1)

1. 【特許請求の範囲】 １、それぞれが所定の記憶容量を有し、デジタル情報を
   記憶する複数の手段と、前記複数記憶手段のそれぞれと
   信号通信関係に接続 し、第１、第２及び第３組の２進数字から成る信号を受
   ける複数の接続点を有するコネクタとより成り、前記第
   １組の２進数字は前記複数記憶手段の所定の１つに記憶
   されるデータに関連し、前記第２組の２進数字は前記複
   数記憶手段の１つにおける所定の記憶場所を表わす低位
   アドレスに関連し、前記第３組の２進数字は前記複数記
   憶手段の所定の１つを表わす高位アドレスに関連し、さ
   らに前記第３組の２進数字及び前記複数記憶手段のそれ
   ぞれと信号通信関係に接続し、前記第３組の２進数字の
   状態に応じて前記複数記憶手段の１つを選択する手段と
   、前記複数記憶手段の最大容量を限定する手段とを含む
   ことを特徴とする固体記憶装置。 ２、前記選択手段が前記第３組の２進数字を入力として
   接続され、複数の選択ラインを出力として接続されるデ
   コーダであり、前記複数の選択ラインのそれぞれが前記
   複数記憶手段の所定の１つと接続することを特徴とする
   特許請求の範囲第１項に記載の装置。 ３、前記限定手段が前記複数記憶手段の最大容量を表わ
   すデジタル値を記憶するようにセットされる所定の記憶
   場所であることを特徴とする特許請求の範囲第１項また
   は第２項に記載の装置。 ４、前記複数記憶手段及び前記選択手段を収納するよう
   な形状を備え、側壁のうちの所定の１つに、前記コネク
   タに近く、かつ外部接続装置を前記コネクタと信号通信
   関係に連携させることができるような形状に形成した開
   口部を有する箱形容器をも含むことを特徴とする特許請
   求の範囲第１項に記載の装置。 ５、前記容器が側壁の所定の１つに整合スロットを有す
   ることを特徴とする特許請求の範囲第４項に記載の装置
   。 ６、前記複数記憶手段に固定した基板、及び前記基板を
   前記容器に対して摺動自在に収納する手段をも含むこと
   を特徴とする特許請求の範囲第４項または第５項に記載
   の装置。 ７、前記容器を導電プラスチックで形成したことを特徴
   とする特許請求の範囲第４項から第６項までのいずれか
   に記載の装置。 ８、前記複数記憶手段のそれぞれが電気的に消去できる
   プログラム可能な固定記憶装置であることを特徴とする
   特許請求の範囲第１項または第４項に記載の装置。 ９、デジタル情報記憶手段と、前記記憶手段と信号通信
   関係に接続し、第１、第２及び第３組の２進数字から成
   る信号を受ける第１、第２及び第３組の接続点を含む複
   数の接続点を有するコネクタと、前記第１組の２進数字
   が前記記憶手段に記憶されるデータを表わすことと、前
   記第２組の２進数字が前記記憶手段の複数区画中の特定
   の１つのおける記憶場所の低位アドレスを表わすことと
   、前記第３組の２進数字が前記記憶手段の前記複数区画
   の特定の１つを識別する高位アドレスを表わすことと、
   前記第３組の接続点及び前記記憶手段と信号通信関係に
   接続し、前記第３組の２進数字の値に応じて前記複数区
   画の前記１つを選択する手段と、前記記憶手段における
   記憶場所の総数よりも少ないか、または前記総数に等し
   い所定量の記憶場所を表わす容量値を限定する手段とを
   特徴とする記憶カートリッジ。