JPS61210400A - 補間回路 - Google Patents

補間回路

Info

Publication number
JPS61210400A
JPS61210400A JP60051174A JP5117485A JPS61210400A JP S61210400 A JPS61210400 A JP S61210400A JP 60051174 A JP60051174 A JP 60051174A JP 5117485 A JP5117485 A JP 5117485A JP S61210400 A JPS61210400 A JP S61210400A
Authority
JP
Japan
Prior art keywords
data
interpolation
signal
output
interpolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60051174A
Other languages
English (en)
Inventor
健 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60051174A priority Critical patent/JPS61210400A/ja
Publication of JPS61210400A publication Critical patent/JPS61210400A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、補間を行なつ友ことが検知されにくいオー
ディオ信号に好適なディジタル信号の補間回路に関する
〔従来の技術〕
第3図はオーディオ信号等によく用いられる従来のディ
ジタル信号補間方法を説明するための概念図である。第
3図(,3は本来あるべきデータ列の図であり、−例と
して時間(1)の経過に従い1番目から6番目までの各
振幅値を有するデータが示されている。このデータ列に
おいて5番目のデータに誤まりが発生し補間する必要が
生じたとする。
第3図(b)は前値保持方式を示し、これは1つ前の2
番目のデータを3番目のデータとする補間方式である。
第3図(c)は平均値内挿方式を示し、これは前後の2
番目と4番目のデータの平均値を3番目のデータとする
補間方式である。
上記2つの補間方式を実現する従来の回路を第4図及び
第5図に示す。第4図は前値保持補間回路を示し、図に
おいて、(1)は補間コントロール信号の入力端子、(
2)はディジタル信号の入力端子、(8)、(4)、(
5)は0FF(D壓フリップフロップ)、(6)ハセレ
クタ、(7)は補間されたデータの出力端子である。上
記補間コントロール信号は1ビツトの信号、また上記デ
ィジタル信号はnビットのパラレルデータであるとする
。第3図(、)の1番目〜6番目の各データijnビッ
トのパラレルのディジタルデータとして入力端子(2)
に入力され、補間コントロール信号が入力されない限j
jllDFF(4)、セレクタ(6)、D F F (
5)を通って出力端子(7)に出力される。しかし、3
番目のデータについては誤まりがあるため、補間コント
ロール信号が入力端子(1)に入力され、D F F 
(Ill)を介してセレクタ(6)に与えられる。そう
するとセレクタ(6)dDFF(4)から出力される3
番目のデータではなく、D I? F’ (5)から出
力される2番目のデータを選択して次段に出力する。こ
の結果出力端子(γ)には第3図(b)に示すような補
間されたデータが得られる。
次に、第5図は平均値内挿補間回路を示し、図において
、入力端子(1)、(2)は前記と同じであシ、(8)
、 (9)、 01111. C11)、 (1!>は
DFF、<18)ld加算器、C14はセレクタ、に)
は出力端子である。この場合において、第3図(、)の
1#−目〜6番目の各データはnビットのパラレルのデ
ィジタルデータとして入力端子(2)に入力され、補間
コントロール信号が入力さレナイ限シ、nFFcn、(
11)、−1=レク10載DF”;”を通って出力端子
聾)に出力される。このとき加算器(la)においては
、セレクタQ→を通過しようとするデータの前後データ
、すなわちDFFα(11,(Iaの出力データが加算
される。nビットのパラレルデータを加算すると、桁上
りを含めて(n+1)ビットのデータとなるので、加算
器(18) t’j平均値として上位nビットをセレク
タに)に出力する。3番目のデータについては誤まりが
あるため、補間コントロール信号が入力端子(1)に入
力され、3番目のデータの移動に合わせてDF y (
8)、 (9)を移動しセレクタに)に与えられる。そ
うするとセレクタに)はDFF(ロ)から出力される3
番目のデータではなく、加算器θB)が出力する2番目
と4番目のデータの平均値に係)データを選択し、次段
に出力する。この結果出力端子o!5)には第3図(C
)に示すような補間され次データが得られる。
第6図は前記の各補間方式の特性を示し、横軸は標本化
周波数fを基準として表わした周波数軸、縦軸はs /
 N比を示す軸である。この特性図において、Q6)は
前値保持補間方式の特性グラフ、(ロ)は平均値内挿補
間方式の特性グラフである。なお、8 / N比の求め
方は、「PCM録音機における誤まり補正雑音に対する
評価方法」(昭和53年度電子通信学会総合全国大会、
68)に従っている。
〔発明が解決しようとする問題点〕
従来の補間回路は上記のように構成されているため、第
6図に示すように、平均値内挿補間方式ではα05fs
以下、前値保持補間方式ではα01 fa以下の周波数
でないと十分なS/N比を得ることができず、このため
補間を行なったことが検知されやすく、オーディオ信号
の処理上好ましくないという問題点があった。
この発明は、斯かる問題点を解消する之めになされ次も
ので、補間の検知周波数を高め、補間を行なつ友ことが
検知されにぐい補間回路を得ることを目的とする。
〔問題点を解決する次めの手段〕   ゛この発明に係
る補間回路は、補間すべきデータを含まないn(n≧1
な整数)個飛びのデータによってディジタル低域通過フ
ィルタを構成し、このディジタル低域通過フィルタの出
力によって得た値で補間すべきデータを置き替えるよう
に構成したものである。
〔作用〕
この発明においては、n個飛びのデータによってディジ
タル低域通過フィルタを構成しているため、元のデータ
帯域についてfs/2(n+1)までのデータの復元が
可能になり、従って補間すべきデータと置き替えれば検
知周波数を上げることができる0 〔実施例〕 以下に、この発明の一実施例を添付図面に基づいて説明
する。
第1図はこの発明の一実施例を示す補間回路のブロック
回路図である。第1図において、(1)は補間コントロ
ール信号の入力端子、(2)はディジタル信号の入力端
子、(至)、(6)、■、(lJl、(22)、(財)
は補間コントロール信号転送のためのレジスタ、H2S
)。
■、(財)、μs)、四、1110)、(転))、−9
(財)、−はディジタル信号転送のためのレジスタ、■
、■、V)、■。
■1.f4111は乗算器、汎)は加算器、鴫1はセレ
クタ、%)は補間されたディジタル信号の出力端子であ
る。
レジスタ(至)〜榊)ハ入力端子(1)とセレクタ叫の
間に縦続的に接続され、入力端子(1)に逐次入力され
る1ビツトの補間コントロール信号を順次転送し、セレ
クタ■に送る。またレジスタ(財)〜−は、セレクター
を途中に介在させて入力端子(2)と出力端子−の間に
縦続的に接続され、入力端子(2)に逐次入力されるn
ビットのパラレルのディジタル信号を順次に転送する。
セレクタ晴では、レジスタ(23)の出力によって補間
すべき場合には加算器帆)の出力を選択し、それ以外の
場合にはレジスターの出力を選択してレジスターへ出力
する。また、加算益田)の出力は、レジスター〜−のう
ちの1個飛びのレジスター、M、μs)、(ilo)4
1.−に出力されるディジタルデータに各乗算器035
)〜閣の係数を乗算し、これらの出力を加算したもので
ある。
上記構成を有する補間回路によれば、標本化周波数をf
Bとしたとき、1個飛びのレジスタ(社)、 (26)
例、m+、m、mから得られるデータによってfs/4
までの帯域信号を完全に復元することができる。
そのため、乗算器■)〜閣を設けてf74以下を通過帯
域とするディジタル低域通過フィルタを構成しこれによ
って補間すべきデータを生成するようにしてやると、t
 s/4までの原信号を完全に復元できることになる。
ここで、fs/4までの原信号が復元できることを、8
g2図に基づいて説明する。第2図(、) 、 (b)
 、 (C)は帯域1874以上の信号を第1図の補間
回路によって補間した場合、第2図(d) 、 (e)
 、 (f)は帯域fs/4以下の信号を補間した場合
のパワースペクトルを示している。第2図(、)は帯域
f、/4〜fa/2以下の信号をfで標本化し次場合の
パワースペクトルを示し、標本化信号を1つおきに0に
すると第2図(b)に示すようにfs/4の付近で折返
し信号が重畳される。
従って第2図(b)に示す信号を帯域rs/4の低域通
過フィルタに通すと、第2図(C)のようになり、折返
し雑音が含まれているため、元の信号を復元することが
できない。一方、第2図(d)は帯域で8/4以下の信
号ffで標本化した場合のパワースペクトルを示し、標
本化信号を1つおきに0にすると!2図(、)のように
なシ、第2図(b)の場合と異なり折返し雑音が発生し
ない。従って第2図(、)に示す信号を帯域fa/4の
低域通過フィルタに通すと、第2図(f)のように元の
信号、すなわち第2図(d)に示す信号が完全に復元さ
れる。
第6図に、上記補間回路において乗算器が構成する低域
通過フィルタであるF I R(Finitelmpu
llill R611pOna@1)フィルタの係数に
5種類の値を指定して得られ比特性グラフHを示す。す
なわち、上記実施例においては、乗算器−〜閣において
、乗算器−1−の係数(a工)、乗算器■、−の係数(
a2)、乗算器(ロ)、閣の係数(a、)がそれぞれ等
しくなるように設計される九め、係数はa工、 a2.
 &3の3種類となる。特性グラフ圓は、この係数が5
種類になるように回路設計された補間回路によって得ら
れたものである。この場合の係数の値を示すと以下の通
シである。
a工=  3.14588 X 1O−1a :a=−
9,54758X 10−”a 3”  4−7671
8 ×10 a 4= −2,65301X IG a 、 =  1.70005 X 10−2第6図で
明らかなように、この発明に係る補間方法によれば従来
の補間方法に比較して検知周波数が格段に改善されてい
る。
なお、上記実施例では低域通過フィルタにFIRフィル
タを使用したが、I r R(Infinite工mp
ulse R55ponse)フィ ルタを、補間しよ
うとする標本と工IRフィルタの遅延量を補間しようと
する帯域内にて合わせることによって、低域通過フィル
タとして使用することもできる。
また、上記実施例では1個飛びのデータを用いて低域通
過フィルタを構成したが、n(n≧1なる整数)個飛び
のデータを用いてra/2(n+1)の低域通過フィル
タを構成してもよく、この場合は連続n個のデータを補
間できる。
〔発明の効果〕
この発明は以上説明した通シ、補間すべきn個のデータ
を除いたn個飛びのデータを用いてf/2(n+1)以
下の周波数を通過帯域とする低域通過フィルタを構成し
、その出力によって得られるデータを補間すべきデータ
と置き替えるようにしたため、帯域ta/2(n+1)
までのディジタル信号を正確に復元でき、補間に係る検
知周波数を上げることができるので補間を行なったこと
が検知されにくく、オーディオ信号の補間処理に適する
という効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す回路図、第2図は上
記補間回路の作用の原理を説明するパワースペクトル図
、第3図は従来の補間方式を説明するための概念図、第
4図は従来の前値保持方式の回路図、第5図は従来の平
均値内挿方式の回路図、第6図はこの発明及び従来の補
間回路による周波数対87 N比特性図である。 図において、(1)、(2)は入力端子、■136)、
(rL(陶、ゆ)、閣は乗算器、間は加算器、晴はセレ
クタである。 なお、第1図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)標本化周波数f_sで標本化され、量子化されて
    得たディジタル信号の補間回路において、n(n≧1な
    る整数)個飛びのデータによつて低域通過フィルタを構
    成する手段と、補間すべきデータを低域通過フィルタの
    出力信号で置き換える手段とを備えたことを特徴とする
    補間回路。
  2. (2)上記低域通過フィルタの通過帯域をf_s/2(
    n+1)以下としたことを特徴とする特許請求の範囲第
    1項記載の補間回路。
JP60051174A 1985-03-14 1985-03-14 補間回路 Pending JPS61210400A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60051174A JPS61210400A (ja) 1985-03-14 1985-03-14 補間回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60051174A JPS61210400A (ja) 1985-03-14 1985-03-14 補間回路

Publications (1)

Publication Number Publication Date
JPS61210400A true JPS61210400A (ja) 1986-09-18

Family

ID=12879468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60051174A Pending JPS61210400A (ja) 1985-03-14 1985-03-14 補間回路

Country Status (1)

Country Link
JP (1) JPS61210400A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5243308A (en) * 1975-10-01 1977-04-05 Fujitsu Ltd Signal transmitting system
JPS58215698A (ja) * 1982-06-09 1983-12-15 沖電気工業株式会社 音声合成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5243308A (en) * 1975-10-01 1977-04-05 Fujitsu Ltd Signal transmitting system
JPS58215698A (ja) * 1982-06-09 1983-12-15 沖電気工業株式会社 音声合成装置

Similar Documents

Publication Publication Date Title
US4588979A (en) Analog-to-digital converter
JPH0642619B2 (ja) 補間的時間−離散フイルタ装置
JPH0117608B2 (ja)
JPH06244679A (ja) ディジタルフィルタ回路
WO2002025817A1 (en) Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation
US7330865B2 (en) Digital filter and its designing method
EP0497060A2 (en) PCM digital audio signal playback apparatus
US4755961A (en) Digital tank circuit
JPS61210400A (ja) 補間回路
US6486813B1 (en) Oversampling circuit digital/analog converter
KR950035064A (ko) 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법
JPH05327409A (ja) レート変換方法及びその変換回路
US6486814B2 (en) Digital-to-analog converter using different multiplicators between first and second portions of a data holding period
JPS63296511A (ja) サンプリング周波数変換装置
US6639535B1 (en) Digital to analog converter using B spline function
JPH0555875A (ja) デイジタルフイルタ
KR100193359B1 (ko) 델타.시그마형 d/a 변환기
CN1612476A (zh) 插补器、插补方法以及信号处理电路
KR0157493B1 (ko) 디지탈 메인 엠퍼시스회로
WO2001045268A1 (fr) Circuit de surechantillonnage et convertisseur numerique/analogique
JPS62287716A (ja) アナログ・デジタル変換器
JPS63300616A (ja) ディジタル補間器
JPS617714A (ja) 内挿フイルタ
JPH0194711A (ja) 標本化再生装置
JPS58177027A (ja) デイジタルフイルタ