JPS61208549A - タイムアウト監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はタイムアウト監視方式に関し、特にグ四グラム
実行中のウェイト時のタイムアウト監視方式に関するも
のである。

（従来技術） 従来のタイムアウト監視方式はプログラムによって動作
する上位プロセッサと、該プロセッサがアクセスするこ
とのできる情報保持手段と前記上位プロセッサからの指
示により、前記情報保持手段に格納されたプログラム及
びデータを受けとシ該プログラム及びデータに従って作
動する下位プロセッサとがあるシステムにおいて、下位
プロセッサが上位プロセッサの指示によって送られたプ
ログラムに従って動作中、何らかの処理待ち状態（ウェ
イト）時、そのウェイトのタイムアウト監視機能を上位
プロセッサあるいは、下位プロセッサに送られたプログ
ラム中に持たせていた。従ってこのタイムアウト監視方
式は上位プロセッサの処理能力の大きな負担となり、ま
た下位プロセッサのプログラム中に持たせると、多くの
ステップ数が必要であることなど、双方共に複雑な構造
と々る欠点があった。

（発明の目的） 本発明の目的は、従来のタイムアウト監視方式の欠点を
除去すると共に下位プロセッサ内に、上位プロセッサの
指示によって送られてきたプログラム実行時、何らかの
ウェイト状態にガった時に、そのウェイト時間を監視す
るタイマーを設けることによって上位プロセッサの負担
の軽減、あるいは、下位プロセッサ内のプログラムのス
テップ数の削減を計ったタイムアウト監視方式を提供す
ることにある。

（発明の構成） 本発明によれば、プログラムによって作動する上位プロ
セッサがアクセスすることのできる情報保持手段と前記
上位プロセッサからの指示により前記情報保持手段に格
納されたプログラム及びデータを後述の下位プロセッサ
に送る手段とを有し、前記送出されたプログラム及びデ
ータに従って作動する、下位プロセッサにおいて、前記
下位プロセッサ内に、時刻回路（タイマ）と、前記送出
されたプログラム及びデータに従って実行する該下位プ
ロセッサが処理待ち状態（ウェイト状態）になるとプロ
グラムからの指示によって該タイマを任意の値にセット
しカウントを開始する手段と、該カウント手段によって
タイムアウトを検出すると、タイムアウトを上位プロセ
ッサに通知する手段とを含み、ウェイト時のタイムアウ
トを監視することを特徴とするタイムアウト監視方式が
得られる。

（実施例） 次に本発明の一実施例について図面を参照して詳細に説
明する。

図面は本発明の一実施例を示す。図面において、本発明
の一実施例はプログラムによって作動する上位プロセッ
サ（図示せず）がアクセスすることのできる情報保持手
段１００と、前記上位プロセッサからの指示により、前
記情報保持手段１００上に格納されたプログラム及びデ
ータを送る手段とを含み、前記送出されたプラグラム及
びデータに従って作動する下位プロセッサにおいて、プ
ログラムのウェイト時間を計シ、プログラム実行中のタ
イムアウトを監視するタイマ１０５を含む。

この実施例を示す下位プロセッサ内は情報保持部１００
をアクセスするアドレスカウンタ１０１と、情報保持部
１００内のプログラム及びデータを取り出すバッファレ
ジスタ１０３と、このバッファレジスタ１０３の情報を
触折するデコード部１０４と、プログラムのウェイト時
間を計るタイマ１０５と、タイマ有効化７リツプフロツ
プ１０６および上位プロセッサに通知するタイムアウト
通知フリップフロップ１０７とアドレスカウンタ１０１
およびバッファレジスタ１０３を制御するプログラム実
行制御部１０２とによ？て構成されている。上位プロセ
ッサの指示によって、前記情報保持部から送られて来た
プログラム及びデータは、下位プルセッサ内の情報保持
部１００に格納される。プログラム実行制御部１０２は
、信号ｄの指示によって、プログラム実行制御信号Ｃを
出力する。アドレスカウンタ１０１は、プログラム実行
制御部１０２からの信号Ｃによって、情報保持部１００
ヘアドレス信号すを出力する。バッファレジスタ１０３
は、プログラム実行制御部１０２からの信号Ｃによって
、情報保持部からのプログラム及びデータ信号ａを一時
保持し、信号ｅを出力する。デコード部１０４は、バッ
ファレジスタの出力信号ｅをデコードし、各命令信号を
出力する。

プログラム実行中に、ウェイト状態になる時、デコード
部１０４の出力信号ｆによって、タイマ１０５に任意の
値を信号ｅによって与えセットし、タイムカウントを開
始する、タイマは信号ｅによって指定された時間が来る
と信号りを信号線へ出力する。前記タイマ１０５をセッ
トすると同時に、タイマ有効化フリップフロップ１０６
をセットし信号ｇによってタイマ出力信号りを有効にす
る。

プログラムが前記の方法でウェイト状態となシ、６一 伺らかの事象で、時間内に終了しなかった場合、タイマ
有効化フリップフロップ１０６の出力信号ｇとタイマ出
力信号りをゲートしてタイムアウト信号ｉを出力する。

タイムアウト信号ｉは、プログラム実行制御部１０２へ
通知され、またタイムアウト通知フリップフロップ１０
７をセットし、信号ｊによって上位プロセッサへ、下位
プロセッサのプログラム実行中、ウェイト状態のタイム
アウトを通知する。

（発明の効果） 本発明は、以上説明したように、上位プロセッサの指示
により転送されたプログラム及びデータにより動作する
下位プロセッサに、プログラム実行中ウェイト時のタイ
ムアウトを監視するタイマを設は下位プロセッサ自身で
タイムアウトを検出することによって、上位プロセッサ
の負担を軽減しまた、タイムアウト検出の構成を簡略化
することができるという効果がある。

【図面の簡単な説明】

図面は本発明の一実施例を示す、プロセッサ内のブロッ
ク図である。 １００・・・・・・情報保持部、１０１・・・用アドレ
スカウンタ、１０２・・・・・・プログラム実行制御部
、１０３・・・・・・バッファレジスタ、１ｏ４・旧・
・デコーダ、１０５・・・・・・タイマ、１０６・・・
・・・タイマ有効化Ｆ／Ｆ、１０７・・・・・・タイム
アウト通知Ｆ／Ｆ、ａ・旧・・情報保持部出力信号、ｂ
・・・・・・アドレス信号、Ｃ・・・・・・プログラム
実行制御部出力信号、ｄ・・・・・・プログラム実行制
御信号、ｅ・・・・・・バッファレジスタ出力信号、ｆ
・・・・・・タイマ制御信号、ｇ・・・・・・タイマ有
効化Ｆ’／Ｆ出力信号、ｈ・・団・タイマ出力信号、ｉ
・・・・・・タイムアウト信号、ｊ・・・・・・タイム
アウト通知信号。

Claims (1)

【特許請求の範囲】
1. プログラムによって作動する上位プロセッサがアクセス
   することのできる情報保持手段と、前記上位プロセッサ
   からの指示により前記情報保持手段に格納されたプログ
   ラム及びデータを、送る手段とを有し、前記送出された
   プログラム及びデータに従って作動する下位プロセッサ
   において、時刻回路（タイマ）と、前記送出されたプロ
   グラム及びデータに従って実行する該下位プロセッサが
   処理待ち状態（ウェイト状態）になるとプログラムから
   の指示によって該タイマを任意の値にセットしカウント
   を開始する手段と、該カウント手段によってタイムアウ
   トを検出すると、タイムアウトを上位プロセッサに通知
   する手段とを含み、ウェイト時のタイムアウトを監視す
   ることを特徴とするタイムアウト監視方式。