JPS61208104A - Numerical controller - Google Patents

Numerical controller

Info

Publication number
JPS61208104A
JPS61208104A JP4737885A JP4737885A JPS61208104A JP S61208104 A JPS61208104 A JP S61208104A JP 4737885 A JP4737885 A JP 4737885A JP 4737885 A JP4737885 A JP 4737885A JP S61208104 A JPS61208104 A JP S61208104A
Authority
JP
Japan
Prior art keywords
data
subsystems
memory
subsystem
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4737885A
Other languages
Japanese (ja)
Inventor
Mitsuo Yonetani
米谷 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4737885A priority Critical patent/JPS61208104A/en
Publication of JPS61208104A publication Critical patent/JPS61208104A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/33Director till display
    • G05B2219/33337For each axis a processor, microprocessor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/34Director, elements to supervisory
    • G05B2219/34069Shared memory

Landscapes

  • Numerical Control (AREA)

Abstract

PURPOSE:To shorten a processing time by providing a shared memory which is stored with interchange data among subsystems except in local memories that said subsystems have and accessed by CPUs of the respective subsystems. CONSTITUTION:The respective subsystems 10, 20, and 20 share the shared mem ory 16 without having interchange data 16a-16d with overlaps, and when the subsystem 10 is equipped with the shared memory 16, other subsystems 20 and 30 have only local memories 23a and 33a. Further, three systems 11, 21, and 31 are permitted to access the shared memory 16. Therefore, each CPU inter changes data through the shared memory 16 without using its local memory 13a, 23a, or 33a, so the time required for transfer is shortened and the processing time is shortened eventually.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、工作機械等を数値制御する数値制御装置に
係シ、特にその装置内に設けられた複数のサブシステム
間の交換データが記憶されるメモリに関するものである
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a numerical control device for numerically controlling a machine tool, etc., and in particular, to a numerical control device for numerically controlling a machine tool, etc. This is related to the memory used.

〔従来の技術〕[Conventional technology]

従来この種の数値制御として第3図の概念図に示すもの
がある。図において、1は従来の数値制御装置、2は工
作機械等の工作に関する入力情報が記憶されている紙テ
ープ、3は上記紙テープ2と同様入力情報としてのホス
トコンピュータ、4は数値制御装置1によシ制御される
機械、配電盤、操作盤等の制御対象、5は制御対象4の
うち移動制御されている様子を示す工作機械である。な
お、上記数値制御装置1は指令処理部10(以下サブシ
ステムと呼ぶ)とシーケンサ等のプログラマブルコント
ローラ20(以下サブシステムと呼ぶ)とサーボ制御部
30(以下サブシステムと呼ぶ)とが共通に接続され、
外部の紙テープ2等の入力情報から入力指令信号を受け
ることにより、外部に接続された工作機械5等を自動制
御する。第4図は上記第3図の数値制御装置1の各サブ
システムの詳細を示すブロック図でお5.Ig中11.
21゜31は夫々のサブシステム10,20.30内に
設けられた中央演算処理装置(以下CPUと呼ぶ)であ
り、夫々バスIOA、2OA、30Aを持つ。
A conventional numerical control of this type is shown in the conceptual diagram of FIG. In the figure, 1 is a conventional numerical control device, 2 is a paper tape on which input information related to machining of a machine tool, etc. is stored, 3 is a host computer as input information similar to the above-mentioned paper tape 2, and 4 is a paper tape used by the numerical control device 1. Objects to be controlled include controlled machines, switchboards, operation panels, etc. 5 is a machine tool whose movement is controlled among the objects 4 to be controlled. In addition, in the numerical control device 1, a command processing section 10 (hereinafter referred to as a subsystem), a programmable controller 20 such as a sequencer (hereinafter referred to as a subsystem), and a servo control section 30 (hereinafter referred to as a subsystem) are commonly connected. is,
By receiving an input command signal from input information such as an external paper tape 2, the machine tool 5 etc. connected to the outside is automatically controlled. FIG. 4 is a block diagram showing details of each subsystem of the numerical control device 1 shown in FIG. 3 above. 11 in Ig.
Reference numerals 21 and 31 indicate central processing units (hereinafter referred to as CPUs) provided in the respective subsystems 10, 20, and 30, and have buses IOA, 2OA, and 30A, respectively.

12.22.32は外部の装置との間でインタフェイス
を行なうためのl10(入出力ボート)、13.23.
33は夫々第5図に示すように各サブシステム間の交換
データ13b、23b、33bが記憶され、かつローカ
ルメモリ13m、23b。
12.22.32 is l10 (input/output port) for interfacing with external devices; 13.23.
Reference numerals 33 denote local memories 13m, 23b in which exchange data 13b, 23b, 33b between each subsystem are stored, as shown in FIG. 5, respectively.

33bを有するメモリである。14は指令処理部のサブ
システム10がプログラマブルコントローラ20との間
で情報交換、すなわちデータ転送する際にそのプログラ
マブルコントロール20とを接続するためのPCリンク
であり、プログラマブルコントローラ20内のNCリン
ク24とともに夫々内部に有するデータバッファ(図示
せず)等によりサブシステム10.20間のデータ転送
路が形成される。同様にして、サブシステム10と30
内にも夫々を接続するためのサーボリンク15とNCI
jンク35が設けられている。第3図は上述の各サブシ
ステム10,20.30内に設けられているメモリ13
,23.33に記憶されるメモリ内容と、各サブシステ
ム10 、20 、30間のデータ転送の様子を示す状
態図であり、各メモ!713,23.33は夫々情報交
換すべきサブシステム10乃至30の交換データ13b
が記憶されるデータエリアと、サブシステム10 、2
0゜30自らが必要とするローカルメモリエリアにエリ
ア分けされている。そして、サブシステム10゜20.
30間で情報交換される各データは■〜■の如く、必要
に応じて(通常は一定周期で)、CPUII 、21.
31の制御プログラムにより他のサブシステム10乃至
30のメモリ13.23乃至33へと送られる。
33b. 14 is a PC link for connecting the subsystem 10 of the command processing unit to the programmable controller 20 when exchanging information, that is, transferring data, and is used together with the NC link 24 in the programmable controller 20. A data transfer path between the subsystems 10 and 20 is formed by data buffers (not shown) each of which is provided inside the subsystems. Similarly, subsystems 10 and 30
Servo link 15 and NCI for connecting each inside
A link 35 is provided. FIG. 3 shows the memory 13 provided in each of the above-mentioned subsystems 10, 20, 30.
, 23. 33 and the state of data transfer between each subsystem 10, 20, and 30, and each memo! 713, 23.33 are the exchange data 13b of the subsystems 10 to 30 that should exchange information, respectively.
and the data area where subsystems 10 and 2 are stored.
0°30 It is divided into local memory areas required by itself. And subsystem 10°20.
Each data exchanged between the CPU II, 21.30 and 21.21.
31 to the memories 13.23 to 33 of the other subsystems 10 to 30.

従来の数値制御装置は上記のように構成され、紙テープ
2またはホストコンピュータからの制御対象4に関する
指令信号を受け、指令処理部、プログラマブルコントロ
ーラ、サーボ制御部のサブシステム10,20,30の
CPUII、21゜31が制御プログラムに従って、夫
々他のサブシステム10.20乃至30と情報交換し、
制御対象4を自動制御するとともに工作機械5を移動制
御子る。この様な動作において、上記情報交換は各サブ
システム10.20.30内のメモリ13゜23.33
におけるデータエリアに交換データが記憶されながら情
報が交換される。第3図の場合は、まず指令処理部のサ
ブシステム10が、例えば紙テープ2から指令信号を受
け、その指令内容に従ってCPUIIがプログラマブル
コントローラのサブシステム10に指令を与えるためP
C入カデータをメモリ13の交換データ13b用のデー
タエリアに記憶する。上記PC出力データはさらにCP
U11によってサブシステム20のメモリ23に第4図
のpcリンク14、NCリンク24を介して送られ、メ
モリ23の交換データ23b用のデータエリアに上記P
C入力データと全く同一のデータがNC出力データとし
て記憶される。
The conventional numerical control device is configured as described above, receives a command signal regarding the controlled object 4 from the paper tape 2 or the host computer, and processes the CPU II of the command processing section, the programmable controller, and the subsystems 10, 20, and 30 of the servo control section. 21 and 31 exchange information with other subsystems 10 and 20 to 30, respectively, according to the control program,
The control object 4 is automatically controlled and the machine tool 5 is moved. In such an operation, the above information exchange occurs between the memory 13°23.33 in each subsystem 10.20.30.
Information is exchanged while exchange data is stored in a data area. In the case of FIG. 3, first, the subsystem 10 of the command processing section receives a command signal from, for example, the paper tape 2, and the CPU II gives a command to the subsystem 10 of the programmable controller according to the contents of the command.
The C input data is stored in the data area for exchange data 13b of the memory 13. The above PC output data is further CP
The above P is sent to the memory 23 of the subsystem 20 by U11 via the PC link 14 and NC link 24 in FIG.
Data that is exactly the same as the C input data is stored as NC output data.

上述の動作はサブシステム10,20.30相互間で第
5図の状態図に示される■〜■、■−1゜■−2.■−
1.■−2の手順あるいは必要に応じてサブシステム1
0,20.30間で行なわれる。従って、上述の説明、
あるいは第5図から明らかなように各サブシステム10
,20.30のメモリ13,23.33のメモリエリア
に記憶された交換データ13b、23b、33bは、夫
々他のサブシステム10.または20、万至30の交換
データ13b 、23b 、33bと同一内容のデータ
が重複して記憶される。第5図において重複するデータ
は、メモリ13のPC入力データとメモリ23ONC出
力データ、メモリ13のPC出力データとメモリ23の
NC入力データ、メモ!713.23の夫々サーボ入力
データとメモリ33のPC出力データ、及びメモリ13
.23のサーボ出力データとメモリ33のPC入力デー
タである。
The above operations are performed between the subsystems 10, 20, and 30 as shown in the state diagram of FIG. ■−
1. ■-2 procedure or subsystem 1 as necessary
It is held between 0.20.30 and 20.30. Therefore, the above explanation,
Or each subsystem 10 as is clear from FIG.
, 20.30, the exchange data 13b, 23b, 33b stored in the memory areas of the memories 13, 23.33 of the other subsystems 10., 20.30, respectively. Alternatively, data having the same contents as the exchange data 13b, 23b, and 33b of 20, 30, and 30 are stored redundantly. Duplicate data in FIG. 5 are PC input data in the memory 13, ONC output data in the memory 23, PC output data in the memory 13, NC input data in the memory 23, and memo! Servo input data of 713.23, PC output data of memory 33, and memory 13
.. 23 servo output data and memory 33 PC input data.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の数値制御装置は以上のように、サブシステム内の
メモリに他のサブシステムのメモリ内容と同一内容の交
換データを重複して持つため数値制御装置全体として不
経済でアリ、またそれら交換データをデータ転送するた
めの各CPUの制御プログラムが増大するとともにその
処理時間を多く要するため高速なデータ伝送が困難であ
り、さらにシーケンサのPCによるサブシステムにおい
てはシーケンサ本来のシーケンス処理等の処理能力を圧
迫するなどの問題点があった。
As mentioned above, conventional numerical control devices have redundant exchange data that is the same as the memory contents of other subsystems in the memory of a subsystem, which makes the numerical control device as a whole uneconomical, and the exchange data The number of control programs for each CPU to transfer data increases and the processing time required increases, making high-speed data transmission difficult.Furthermore, the sequencer's PC-based subsystem is unable to fully utilize the sequencer's inherent processing capabilities, such as sequence processing. There were problems such as pressure.

この発明は上記のような問題点を解消するためになされ
たもので、交換データが記憶されるメモリの領域を装置
全体として最小限とすることができるとともに、他のサ
ブシステムにデータ転送するための制御プログラムが不
要、かつ交換データの転送処理に要した時間が不要な数
値制御装置を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and it is possible to minimize the memory area in which exchanged data is stored for the entire device, and also to enable data transfer to other subsystems. It is an object of the present invention to provide a numerical control device that does not require a control program and the time required for transfer processing of exchange data.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る数値制御装置は、複数のサブシステムを
持つ数値制御装置において、上記各サブシステムが持つ
ローカルメモリ以外に上記サブシステム間の交換データ
を記憶し、かつ各サブシステムのCPUから共有メモリ
I/Fを夫々介してアクセス可能な共有メモリを備える
ことによりサーボ情報、PC情報を統一したデータフォ
ーマットで記憶するようにしたものである。
In a numerical control device according to the present invention, in a numerical control device having a plurality of subsystems, data exchanged between the subsystems is stored in addition to the local memory of each subsystem, and data is transferred from the CPU of each subsystem to the shared memory. By providing a shared memory that can be accessed through each I/F, servo information and PC information are stored in a unified data format.

〔作 用〕[For production]

この発明における共有メモリは、サーボ情報、PC情報
を重複することなく複数のサブシステムに対して共有し
て備えられ、かつ各サブシステムのCPUから夫々直線
にアクセス可能なため、各サブシステムのメモリ領域が
大巾に削減され、かつ交換データをサブシステム間で制
御するための制御プログラムが不要となるとともにその
サブシステム間のデータ転送が不要になることによって
処理時間が高速化される。
The shared memory in this invention is provided to share servo information and PC information to a plurality of subsystems without duplication, and can be accessed in a straight line from the CPU of each subsystem. The area is greatly reduced, a control program for controlling exchanged data between subsystems is no longer required, and data transfer between the subsystems is no longer necessary, thereby speeding up processing time.

〔実施例〕〔Example〕

以下、この発明の実施例を図に基づいて説明する。第1
図において、10,20.30はこの発明による数値制
御装置の夫々指令処理部、プログラマブルコントローラ
、サーボ制御部のサブシステムであり、これらサブシス
テム?0,20.30内に設けられたcpUll、21
,31.及びl1012,22,32、並びにモータド
ライブ回路34は従来例を示す第4図の同一符号のもの
と全く同一のものである。また、図において。
Embodiments of the present invention will be described below with reference to the drawings. 1st
In the figure, 10, 20, and 30 are subsystems of a command processing section, a programmable controller, and a servo control section, respectively, of the numerical control device according to the present invention. cpUll provided within 0,20.30,21
, 31. and l1012, 22, 32, and the motor drive circuit 34 are exactly the same as those with the same reference numerals in FIG. 4 showing the conventional example. Also, in fig.

13m、23m、33mは従来例における第5図のメモ
リ13,23.33のうちローカルメモリ13M、23
1.33を分離して1つのメモリとしたもので、データ
エリアの交換データ13b。
13m, 23m, and 33m are local memories 13M and 23 among the memories 13 and 23.33 in FIG. 5 in the conventional example.
1.33 is separated into one memory, and the exchange data 13b in the data area.

23b、33bを含まないものである。16は上記交換
データ13b、23b、33bを重複しないよう共通化
し、各サブシステム10,20,30のCPUII 、
21.31から夫々の共有メモリI/F17,27.3
7を介して直接アクセスすることが可能な共有メモリで
ある。18はバッテリ等のバツテリイバックアップ電源
でアフ、停電時等の電源断時に共有メモリ16の記憶内
容が破壊されないよう状態保存するための電源バックア
ップである。
23b and 33b are not included. 16 commonizes the exchange data 13b, 23b, 33b so as not to overlap, and the CPU II of each subsystem 10, 20, 30,
From 21.31 to each shared memory I/F17, 27.3
This is a shared memory that can be directly accessed via 7. Reference numeral 18 is a battery backup power source such as a battery for preserving the state of the stored contents of the shared memory 16 so that they will not be destroyed in the event of a power outage such as a power outage.

第2図は第1図の共有メモリ16とアクセスされる要部
とのデータの流れを示す状態図であり。
FIG. 2 is a state diagram showing the flow of data between the shared memory 16 of FIG. 1 and the main parts to be accessed.

図に示すように共有メモリ16は、第5図の各交換デー
タ13b、23b、33bが共通に一元化されて、pc
入力データ15a、PC出力データ16b1サーボ入カ
データ16C,サーボ出力データ16dが記憶され、各
CPU11.21.31が夫々のローカルメモリ13m
、23−.33mを参照しながら上記各データについて
アクセスする。
As shown in the figure, the shared memory 16 is such that the exchange data 13b, 23b, 33b in FIG.
Input data 15a, PC output data 16b1, servo input data 16C, and servo output data 16d are stored, and each CPU 11.21.31 has its own local memory 13m.
, 23-. Each of the above data is accessed while referring to 33m.

上記のように構成された数値制御装置においては、各サ
ブシステム10,20.30が夫々に重複して交換デー
タ1ea〜16dを持つことなく、共有メモリ16を共
有に持ち、第1図の場合においては、サブシステム10
に共有メモリ16を備えた場合には他のサブシステム2
0.30はローカルメモリ23..33mのみとなる。
In the numerical control device configured as described above, each subsystem 10, 20, 30 does not have redundant exchange data 1ea to 16d, but shares the shared memory 16, and in the case of FIG. In the subsystem 10
If the subsystem 2 is equipped with a shared memory 16, other subsystems 2
0.30 is local memory 23. .. It is only 33m long.

また、共有メそりは、3つのCPUII 、21.31
から直接にアクセスすることが可能であり、またそれら
CPUは交換データに関しては全て共有メモリを利用す
るのみで自からのローカルメモリ13a。
Also, the shared memory is three CPU II, 21.31
For exchange data, these CPUs can access data directly from their own local memory 13a only by using the shared memory.

23−.33&は使用しない。23-. 33& is not used.

なお、上記実施例では共有メモリ16を指令処理部のサ
ブシステム10内に設けて構成したが、サブシステム2
0または30内に設けても勿論構わない。
In the above embodiment, the shared memory 16 is provided in the subsystem 10 of the command processing section, but the subsystem 2
Of course, it may be set within 0 or 30.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、ローカルメモリを夫
々持つ複数のサブシステムのCPUから共通にアクセス
可能な共有メモリを備えて構成したので、従来各サブシ
ステム内のメモリに設けられていた交換データを記憶す
るデータエリアのメモリ領域が数値制御装置全体で3分
の1(1/3)となるとともに各システム間のデータ転
送用の制御プログラムが不要となり、またそのデータ転
送を行なう転送処理に要した時間が不要となるなど経済
的、かつ各サブシステム本来のデータ処理の高速な数値
制御装置が得られる効果がある。
As described above, according to the present invention, since the configuration includes a shared memory that can be commonly accessed by the CPUs of a plurality of subsystems each having local memory, it is possible to replace the memory that was conventionally provided in the memory within each subsystem. The memory area of the data area for storing data is reduced to one-third (1/3) of the entire numerical control device, and a control program for data transfer between each system is no longer required. This has the effect of providing an economical, high-speed numerical control device that can process data inherent to each subsystem, such as eliminating the time required.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による数値制御装置を示す
ブロック図、第2図は第1図の要部間のデータの流れを
示す状態図、第3図は従来の複合化された数値制御装置
を説明するための概念図、第4図は従来の数値制御装置
における各サブシステムを示すブロック図、第5図は第
4図の要部間のデータの流れを示すブロック図である。 図において、1は数値制御装置、10,20゜30はサ
ブシステム、11,21.31はCPU、16に共有メ
モリ、18はバツテリイバックアップ電源である。 なお、各図中同一符号は岡−または相当部分を示す。
Fig. 1 is a block diagram showing a numerical control device according to an embodiment of the present invention, Fig. 2 is a state diagram showing the flow of data between the main parts of Fig. 1, and Fig. 3 is a conventional complex numerical control device. FIG. 4 is a conceptual diagram for explaining the control device, FIG. 4 is a block diagram showing each subsystem in a conventional numerical control device, and FIG. 5 is a block diagram showing the flow of data between the main parts of FIG. 4. In the figure, 1 is a numerical control device, 10, 20, 30 are subsystems, 11, 21, 31 are CPUs, 16 is a shared memory, and 18 is a battery backup power source. Incidentally, the same reference numerals in each figure indicate parts or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] (1)外部からの指令信号に基づき、制御対象に対して
移動指令、シーケンスコントロールをCPUの制御によ
つて行なう複数のサブシステムを有する数値制御装置に
おいて、上記複数のサブシステム間で情報交換される交
換データが記憶され、かつ上記サブシステムのCPUか
ら共通にアクセス可能な共有メモリを備えたことを特徴
とする数値制御装置。
(1) In a numerical control device that has multiple subsystems that issue movement commands and sequence control to a controlled object under the control of a CPU based on external command signals, information is exchanged between the multiple subsystems. A numerical control device characterized by comprising a shared memory in which exchange data is stored and is commonly accessible from the CPUs of the subsystems.
(2)共有メモリは電源断時にデータを保護するバッテ
リーバックアップ電源が付加されたことを特徴とする特
許請求の範囲第1項記載の数値制御装置。
(2) The numerical control device according to claim 1, wherein the shared memory is provided with a battery backup power source for protecting data when power is cut off.
JP4737885A 1985-03-12 1985-03-12 Numerical controller Pending JPS61208104A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4737885A JPS61208104A (en) 1985-03-12 1985-03-12 Numerical controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4737885A JPS61208104A (en) 1985-03-12 1985-03-12 Numerical controller

Publications (1)

Publication Number Publication Date
JPS61208104A true JPS61208104A (en) 1986-09-16

Family

ID=12773432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4737885A Pending JPS61208104A (en) 1985-03-12 1985-03-12 Numerical controller

Country Status (1)

Country Link
JP (1) JPS61208104A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792330B1 (en) 1999-07-06 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Drive control system
JP2009075953A (en) * 2007-09-21 2009-04-09 Brother Ind Ltd Numerical controller and numerical control program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585804A (en) * 1981-07-02 1983-01-13 Toshiba Corp Process controller
JPS59172009A (en) * 1983-03-22 1984-09-28 Mitsubishi Electric Corp Numerical controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585804A (en) * 1981-07-02 1983-01-13 Toshiba Corp Process controller
JPS59172009A (en) * 1983-03-22 1984-09-28 Mitsubishi Electric Corp Numerical controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792330B1 (en) 1999-07-06 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Drive control system
JP2009075953A (en) * 2007-09-21 2009-04-09 Brother Ind Ltd Numerical controller and numerical control program

Similar Documents

Publication Publication Date Title
JPH05216515A (en) Machine-tool controller, which can be constituted
EP0055301B1 (en) Numerical control unit
JPS61208104A (en) Numerical controller
US5726895A (en) Combined two computer system
JPH0520107A (en) Dual controller
JPS63231652A (en) Memory copy system for control system
JP2002140103A (en) Servo controller, and control method therefor
JP2730189B2 (en) Distributed controller
JP3020776B2 (en) Process instrumentation system
JPH0760330B2 (en) Combined control device
JPS5852768A (en) Constitution system of microprocessor
JPH096425A (en) Multi-processor system
JPS6190204A (en) Linking method of programmable controller
JP3012402B2 (en) Information processing system
JP2522047B2 (en) Programmable controller for device control
JPS5818760A (en) Multicomputer processing system
JPH01296303A (en) System for controlling data transfer of programmable controller
JPH04117697A (en) Multiport memory circuit
JPS61234447A (en) Bus acuisition controller
JPH03271861A (en) Shared memory access control system
JPH03111945A (en) Programmable controller
JPH09135260A (en) Hierarchical method for programmable logic controller by network
JPH01229302A (en) Numerical controller
JPS61170859A (en) Computer connecting system
JPS60171557A (en) High-speed multiplex transmission system