JPS6120170A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPS6120170A
JPS6120170A JP14003684A JP14003684A JPS6120170A JP S6120170 A JPS6120170 A JP S6120170A JP 14003684 A JP14003684 A JP 14003684A JP 14003684 A JP14003684 A JP 14003684A JP S6120170 A JPS6120170 A JP S6120170A
Authority
JP
Japan
Prior art keywords
attention
information
attention information
order system
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14003684A
Other languages
English (en)
Inventor
Masahiro Tajima
田嶋 雅広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP14003684A priority Critical patent/JPS6120170A/ja
Publication of JPS6120170A publication Critical patent/JPS6120170A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は下位情報処理サブシステムから上位情報処理サ
ブシステムへアテンション情報の転送を行なう情、種処
理システムに関する。
〔従来の技術〕
従来、この種の情報処理システムにおける下位情報処理
サブシステム(以下下位システム)から上位情報処理サ
ブシステム(以下上位システム)へのアテンション情報
転送の場合、下位システムからのアテンション情報発生
に応答して、上位システムにアテンション割込みが発生
し、上位システムからのアテンション情報読み取り指令
に応答して実行が行なわれている。従って、アテンショ
ン情報が多数発生する場合や、下位システムが多数ある
場合には入出力チャンネルおよび上位システムのアテン
ション割込み処理の負荷が増大している。
また、他の従来技術として、複数の転送情報を1まとめ
にし1回の割込み処理として情報転送し、入出力チャン
ネルや上位システムのアテンション割込み処理の負荷を
軽減させる方式が特公昭58−1813において提案さ
れている。
〔発明が解決しようとする問題点〕
しかし、早く処理された結果の通知は、その時たとえ入
出力チャネルや上位システムの負荷が少なかったとして
も全ての処理が終了するまで待たされることになる。以
上いずれの方式をとっても、情報が転送される側の上位
システムの負荷のいかんにかかわらず転送され、その処
理にかが9きシとなシ、システム全体の効率を低下させ
る。
本発明の目的は、上述の欠点を除き、上位システムの負
荷を軽くし、さらにはチャネル効率を良くするようにし
た情報処理システムを提供することにある。
〔問題点を解決するための手段〕
本発明は、下位システムからのアテンション割込みの原
因を解析し、解析結果に応答してアテンション情報を読
み取る指令を発行する指令発行手段と、該指令の実行結
果を示す終了ステータスの状態によって弓1き続き前記
指令を発行するか否かを決定する手段とを有する上位シ
ステムと、該上位システムに通知すべきアテンション情
報の発生に応答して該アテンション情報の待ち行列を作
って記憶するとともに、該アテンション情報が待ち行列
中唯一のものであるなら前記上位システムにアテンショ
ン割込みを発行する発行手段と、前記上位システムから
のアテンション情報の読み取り指令に応答して、アテン
ション情報を前記待ち行列から取り出し、前記上位シス
テムに転送するとともに、前記待ち行列中にまだアテン
ション情報が有るか無いかを区別した終了ステータスを
転送する転送手段とを有する上位システムとを構成する
ことによって、前記上位システムのアテンション割込み
処理の負荷を軽減し、さらにチャネル効率を高めること
を特徴とする。
〔実施例〕
次に本発明について図面を参照して詳細に説明する。
第1図を参照すると、本発明の一実施例は、アテンショ
ン処理機#110t−含む上位システム1と、アテンシ
ョン情報を上位システム1に転送する転送機構20およ
びアテンション情報を記憶する記憶411構30t−含
む下位システム2と、上位システム1と下位システム2
との間でデータ転送を行うためのチャネル3とから構成
されている0第2図を参照すると、アテンション処理機
構1.0は、アテンション割込みを受は付けこの割込み
を解析するアテンション割込み部11と、この解析結果
によるアテンション情報のalfI174に応じてそれ
ぞれの処理をする複数のアテンション情報処理部12a
、12b・・・12nからなっている。
第3図を参照すると、第1図の記憶機#130は、待ち
制御部31と、アテンション情報が格納された複数の情
報格納部32a、32b+・・・32nと、空情報格納
部33a、33b、・・33nとからなっている。
次に本発明の一実施例の動作について以下詳細に説明す
る。第1図において、下位システム2が上位システム1
にアテンション情報を転送する必要が生じた時、アテン
ション情報は記憶機$30に記憶されるとともに上位シ
ステム1にチャネル3を通してアテンション割込みが発
生される。上位システム1はアテンション割込みに応答
してアテンション処理機構10によりアテンション割込
みの種類を解析する。解析結果に応答してアテンション
情報の読み取りが必要ならば下位システム2に対しアテ
ンション情報読み取)指令が発行される。アテンション
情報読み取り指令を受けた下位システム2は記憶機構3
0に記憶されたアテンション情報を転送@$20に送シ
、転送機構20によってチャネル3を使用し、上位シス
テム1に転送する。アテンション情報および終了ステー
タスを受けた上位システム1内のアテンション処理機構
10はアテンション情報に従って処理し終了ステータス
を解析する。この解析結果によシアテンション情報がま
だあることを示していたら、前記処理機構10が再びア
テンション情報読み取り指令を下位システム2に発行し
てアテンション情報を読み取ることをくシ返す。アテン
ション情報がなくなったらそのむね終了ステータスで知
ることができるのでアテンション処理機構10の処理を
終了する。次に第2図を参照して、アテンション処理機
構10の詳細な説明管する。アテンション割込み部11
は下位システム2からのアテンション割込みを受は割込
みの原因を解析する。解析結果に応答して、アテンショ
ン情報が読み込む必要があるアテンション割込みなら、
アテンション情報読み取り指令が下位システム2に発行
される。
アテンション情報の読み取りに応答してアテンション情
報内に記述された第3図に示す機能コードが解析され、
機能コード別に複数あるアテンション情報処理部12a
l12bj・・・12nの一つが選択され制御が渡され
処理される。選択されたアテンション情報処理部12x
(x=a、b、・・n)はその処理終了に応答してアテ
ンション割込み部11にそのむね通知する。もちろんア
テンション情報を受は取るだけで処理終了をアデンシ四
ン割込み部11に通知しておき、後で処理する方式をと
ってもよい。
選択されたアテンション情報処理部12xの処理終了通
知があると、アテンション割込み部11はアテンション
情報が下位システム2から送られてきた時の終了ステー
タスを解析し、解析結果がまだアテンション情報がある
ことを示す終了ステータスを示しているならは再度アテ
ンション情報読み取〕指令を下位システム2に発行しア
テンション情報がないことを示す終了ステータスを受は
取るまで、以上の動作をくシ返す。
次にM3図を参照し第1図の記憶機構30の詳細な説明
をする。下位システム2が上位システム1に知らせたい
アテンション情報が発生すると、まず、空情報格納部3
3a133bl・・33nの一つが選択されアテンショ
ン情報が格納され、待ち制御部31によってアテンショ
ン情報が待ち行列制御されている行列に乗せられる。行
列に乗せる時すでに待ち行列ができていなければ、つま
シ、始めての待ち情報ならば上位システム1にアテンシ
ョン情報読み取りを示すアテンション割込みが発生する
。始めての待ち情報でなければすでにアテンシ四ン割込
みを起しているので、待ち行列に乗せるだけで処理が終
了する。待ち行列に乗せられたアテンション情報は転送
機構20によって1つずつ待ちからはずされ、上位シス
テム1に転送され、転送され未使用となった情報格納部
32a132bl・・32nは空情報格納部となって再
使用される。
〔発明の効果〕
本発明にはアテンション情報を下位システムで保持し上
位システムが必要な時に情報転送要求を行なうような構
成をとることによって上位システムのアテンション情報
処理の負荷を軽減し、さらにはアデンシ■ン割込みが少
なくなることによってチャネルの使用効率が良くなると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図はj11図
に示したアテンション処理機構10の詳細な構成を示す
図、第3図は第1図に示した記憶機構30の詳細な構成
を示す図である。 1・・・上位システム、2・・・下位システム、3・・
・チャネル、10・・アテンション処理機構、2o・・
・転送機構、30・・・記憶機構、11・・アテンシ四
ン割込み部、12a〜12n・・アテンション情報処理
部、31・・・待ち制御部、32a〜32n・・・情報
格納部、33a〜33n・・・空情報格納部 策/ 図 噸 カZ図 −J

Claims (1)

  1. 【特許請求の範囲】 上位システムと、 この上位システムからの指令を実行する下位システムと
    からなる情報処理システムにおいて、前記上位システム
    は、前記下位システムからのアテンション割込みの原因
    を解析し、との解析結果に応答して、アテンション情報
    を読み取る指令を発行する指令発行手段と、この指令発
    行手段からの該指令の実行結果を示す終了ステータスの
    状態によって引き続き前記指令を発行するか否かを決定
    する決定手段とを具備し、 一方前記下位システムは、前記上位システムに通知すべ
    きアテンション情報の発生に応答して、該アテンション
    情報の待ち行列を作って記憶するとともに、該アテンシ
    ョン情報が待ち行列中唯一のものであるなら前記上位シ
    ステムにアテンション割込みを発行する割込発行手段と
    、前記上位システムからのアテンション情報の読み取り
    指令に応答して、アテンション情報を前記待ち行列から
    取り出し前記上位システムに転送するとともに、前記待
    ち行列中にまだアテンション情報があるかないかを区別
    した終了ステータスを転送する転送手段とを具備するこ
    とを特徴とする情報処理システム。
JP14003684A 1984-07-06 1984-07-06 情報処理システム Pending JPS6120170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14003684A JPS6120170A (ja) 1984-07-06 1984-07-06 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14003684A JPS6120170A (ja) 1984-07-06 1984-07-06 情報処理システム

Publications (1)

Publication Number Publication Date
JPS6120170A true JPS6120170A (ja) 1986-01-28

Family

ID=15259464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14003684A Pending JPS6120170A (ja) 1984-07-06 1984-07-06 情報処理システム

Country Status (1)

Country Link
JP (1) JPS6120170A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193619A (ja) * 1987-02-05 1988-08-10 Sanyo Electric Co Ltd チユ−ナ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193619A (ja) * 1987-02-05 1988-08-10 Sanyo Electric Co Ltd チユ−ナ
JPH056936B2 (ja) * 1987-02-05 1993-01-27 Sanyo Electric Co

Similar Documents

Publication Publication Date Title
SK31194A3 (en) Multi-media signal processor computer system
CN101154202B (zh) 管理多处理器计算机系统中的系统管理中断的系统和方法
JPH0752418B2 (ja) デ−タ受信方式
JPS6120170A (ja) 情報処理システム
CN114328350A (zh) 一种基于axi总线的通讯方法、装置以及介质
JPH08106443A (ja) データ処理システム及び並列コンピュータ
CN112748883A (zh) 一种io请求流水线处理设备、方法、系统及存储介质
JP2556841B2 (ja) ファイルアクセス装置及びそのファイルにアクセスする方法
JPH0314155A (ja) ローカルエリアネットワークの命令制御方式
JPS61251944A (ja) バツフア領域制御方式
JP2525479B2 (ja) コマンド排他制御方法
JPH0895805A (ja) タスク管理装置
JPS6143369A (ja) マルチプロセツサシステム
JPH02232735A (ja) トランザクションの待合せ方式
JPH0351912A (ja) データセット単位のスプール領域返却方式
JPH04233028A (ja) プリンタ装置
King et al. Output devices sharing by minicomputers
JPS62229350A (ja) 指令伝達制御方式
JPH04279957A (ja) プロセッサ間通信方法
JPH0439700B2 (ja)
JPH0612189A (ja) 補助記憶装置におけるシーク動作制御方式
JPS62108346A (ja) プロセス間通信方式
Noriega MULTIPROCESSOR BASED REAL-TIME DATA ACQUISITION SYSTEMS
JPH0432952A (ja) 割込み制御装置
JPH02277120A (ja) プリンタ出力のキュー管理方式