JPS61199308A - ダイナミツクフイルタ - Google Patents

ダイナミツクフイルタ

Info

Publication number
JPS61199308A
JPS61199308A JP4009585A JP4009585A JPS61199308A JP S61199308 A JPS61199308 A JP S61199308A JP 4009585 A JP4009585 A JP 4009585A JP 4009585 A JP4009585 A JP 4009585A JP S61199308 A JPS61199308 A JP S61199308A
Authority
JP
Japan
Prior art keywords
signal
control voltage
control
phase
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4009585A
Other languages
English (en)
Inventor
Takashi Iba
伊庭 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP4009585A priority Critical patent/JPS61199308A/ja
Publication of JPS61199308A publication Critical patent/JPS61199308A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、超音波診断装置などに用いられるダイナミ
ックフィルタに関する。
従来の技術 超音波診断装置に用いられるダイナミックフィルタとし
て、従来より、第5図に示すように、FETとコンデン
サCとを多段にカスケード接続し、FETのON抵抗が
ゲート電圧により変化することを利用して周波数特性を
制御するCR型型ダイナラツクフィルタ知られている。
また、第6図に示すように、可変容量ダイオード(バリ
キャップ:VC)とインダクタンスLとを用い、この/
へりキャップを周波数制御のための可変素子としたLC
型ダイナミックフィルタも知られている。
発明が解決しようとする問題点 ところで、第5図のCR型型ダイナラツクフィルタ場合
、良好な特性をもたせるためには多段のカスケード接続
が必要であり、その分、信号の減衰が大きいばかりか、
ゲート電圧−ON抵抗の特性のそろった多数のFETを
選別することが必要になったり、あるいは、1段毎にF
ETの特性に合わせてゲート71i圧を調整することが
必要になったりして、製造上問題があった。
また、第6図のLC型ダイナミックフィルタでは、パリ
キャンプが信号端子と制御電圧端子とが共通な2端子型
素子であることに基づく問題がある。つまり、/ヘリキ
ャップの一端に加えられる制御電圧が他端の信号中に現
われることになり、特に周波数制御を速くしようとする
と出力信号から制御信号の成分を分離することが難しく
、このことが大きな障害となる。また、逆に信号電圧に
よってへリキャツプの静電容量が変化することになり、
そのため出力信号に歪みが生じ、この歪みを避けなけれ
ばならないので信号レベルが非常に小さい場合しか適用
できない。
この発明は、上記の問題を解決し、制御電圧が信号中に
現われず周波数制御の応答速度を速くすることができ、
しかも信号歪みが小さくて比較的大きな信号レベルにも
適用でき、さらに素子の選別や各素子毎の電圧調整など
も不要として生産性を高めた、ダイナミックフィルタを
提供することを目的とする。
問題点を解決するための手段 この発明によるダイナミックフィルタは、相互に逆方向
に並列接続された2個のバリキャー2プを有し、これら
バリキャップの各々に相互に逆位相の制御電圧を加える
ようにして構成されている。
作    用 相互に逆方向に並列接続された2個のバリキャップの各
々に相互に逆位相の制御電圧を加えるようにしているた
め、この制御電圧によって定まる各々のバリキャップの
静電容量は同じものとなって制御電圧による容量制御・
周波数特性制御を行ないつつ、これら相互に逆位相の制
御電圧を互いに打ち消し合わせて信号中に現われないよ
うにすることができる。他方、信号は相互に逆方向に並
列接続された2個のバリキャップの各々に同相で加わる
ので、この信号による各へリキャツプでの容量変化は一
方で増えれば他方で減るというように差動的になり、結
果として信号による容量変動が少なくなるので、比較的
信号レベルが大きくても適用できる。
実施例 第1図はこの発明を適用したLC型ダイナミックローパ
スフィルタを示すもので、互いに逆方向に並列接続され
た2個のバリキャップ1.2と、2個のインダクタンス
3.4と、位相反転回路5とが用いられている。eSl
は入力信号、esoは出力信号、ecは制御電圧を示す
一方のバリキャップ1には制御電圧ecがそのまま加え
られているが、他方のバリキャップ2には位相反転回路
5により反転させられた逆位相の制御電圧が加えられて
いる。このようにバリキャップ1,2に加えられる制御
電圧は相互に位相が逆なだけで大きさは同じで、バリキ
ャップ1.2自体の方向が互いに逆になっているため、
これらの制御電圧によって各々定められるバリキャップ
l、2の静電容量は同じになる。このようにバリキャッ
プ1.2の一端に加えられる制御電圧が相互に逆位相で
あるから、他端側つまりA点では互いに打ち消し合う関
係になり、制御電圧ecがA点に現われることがない。
A点に信号esが現われている状態を考える。
このときの等両回路は第2図のようになる。バリキャッ
プlの両端にかかる電圧をvl、バリキャップ2の両端
にかかる電圧をV2とすると、この電圧Vl、V2でバ
リキャップl、2の静電容量がそれぞれ定まるが、この
電圧■1、v2自体は制御電圧ecと信号電圧esとに
よって決まる。なお、制御電圧ecは一般に信号電圧e
sより周波数が低いので、ここでは変動しないもの、つ
まり直流として表現している。そして、バリキャップ1
.2の方向は相互に逆方向であるため、それらの、信号
電圧esに対する静電容量特性は逆のものとなる。つま
り、第3図に示すように、電圧−静電容量特性はハリキ
ャップ1でカーブ6のようになるとするとバリキャップ
2ではカーブ7のようになる。信号電圧esは直流のバ
イアス電圧ecに重畳したようになるため、信号電圧e
sによる/<リキャツプlでの静電容量の変動はカーブ
6に基づきカーブCIのようになり、バリキャップ2で
の静電容量の変動はカーブ7に基づきカーブC2のよう
になり、信号電圧esによりバリキャップ1で容量が増
えればバリキャップ2では減るというように差動的な変
化となる。
これらのバリキャップ1.2は並列接続されているため
、この差動的な静電容量変動が相互に打ち消し合い、ト
ータルの静電容量変動はカーブC3のようになって、結
局、信号電圧esによる静電容量変動を少なくすること
ができる。したがって、同じ静電容量変動を許容する信
号レベルは大きなものとなる。
第4図はこの発明の第2の実施例を示す、この実施例は
LC型ダイナミックローパスフィルタ8とLC型ダイナ
ミックバイパスフィルタ9とを直列に接続したダイナミ
ックバンドパスフィルタで、これらLC型ダイナミック
ローパスフィルタ8とLC型ダイナミックバイパスフィ
ルタ9は。
それぞれ、互いに逆方向に並列接続された2個のバリキ
ャップの組を含んでいる。そしてこれらの組で各バリキ
ャップは制御電圧ecおよびこの制御電圧ecを位相反
転回路10で反転した制御電圧によりそれぞれ制御され
ているので、上記と同様に、制御電圧ecが信号中に混
入する−とを避は且つ信号電圧による容量変動を少なく
し大きな信号レベルにまで適用できるようにしている。
さらにこの第4図のダイナミックフィルタでは、入力側
および出力側に、それぞれP型FETとN型FETとを
並列接続したC−MO5回路11.12を接続し、これ
ら各FETをバリキャップの制御電圧ecに関連するゲ
ート制u4電圧ec′およびこれを位相反転回路13で
反転したゲート制御電圧で制御するようにしている。こ
うして、制御電圧ecによってバリキャップの静電容量
が変化し、その結果ダイナミックフィルタの入力インピ
ーダンスおよび出力インピーダンスが変化するとき、そ
のインピーダンス変化を補償するようにしている。つま
り、C−MO3回路11.12は、ダイナミックフィル
タのインピーダンス変動を補償するための入出力インピ
ーダンス整合用可変抵抗回路として機能している訳であ
る。こうして、第4図のダイナミックフィルタ全体とし
て抵抗変動を小さくし、大きな信号レベルにまで適用で
きるという利点を一層生かすようにしたのである。
なお、この第4図の変形例として、入出力インピーダン
ス整合用可変抵抗回路はC−MOS回路でなく、ダイオ
ードやトランジスタの直列回路、並列回路、直並列回路
などにより構成することも考えられる。
また、第1図および第4図に共通に言えることであるが
、バリキャップの制御電圧や、ダイナミックフィルタの
インピーダンス整合用可変抵抗素子の制御電圧に0N−
OFF電圧を重畳させてダイナミックフィルタ自体のO
N・OFF機能をもたせるようにすることもできる。
発明の効果 この発明のダイナミックフィルタでは、互いに逆位相の
制御電圧を加えこれらを相互に打ち消し合わせているの
で、制御電圧が信号中にほとんど混入することがない。
そのため周波数制御の応答速度を速くすることが可能と
なる。また、信号による静電容量変化が少ないため、信
号歪みが小さくなる。そのため、比較的大きな信号レベ
ルの場合でもこのダイナミックフィルタを適用できる。
さらに、素子の選別や各素子毎の電圧調整なども不要で
あるから生産性が向上する。
【図面の簡単な説明】
第1図はこの発明の一実施例の回路図、第2図は同回路
の等価回路、第3図は電圧−静電容量特性図、第4図は
第2の実施例の回路図、第5図および第5図はそれぞれ
従来例の回路図である。 1.2・・・バリキャップ 3.4・・・インダクタンス

Claims (1)

    【特許請求の範囲】
  1. (1)相互に逆方向に並列接続された2個の可変容量ダ
    イオードを有し、これら可変容量ダイオードの各々に相
    互に逆位相の制御電圧を加えるようにしたダイナミック
    フィルタ。
JP4009585A 1985-02-28 1985-02-28 ダイナミツクフイルタ Pending JPS61199308A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4009585A JPS61199308A (ja) 1985-02-28 1985-02-28 ダイナミツクフイルタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4009585A JPS61199308A (ja) 1985-02-28 1985-02-28 ダイナミツクフイルタ

Publications (1)

Publication Number Publication Date
JPS61199308A true JPS61199308A (ja) 1986-09-03

Family

ID=12571315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4009585A Pending JPS61199308A (ja) 1985-02-28 1985-02-28 ダイナミツクフイルタ

Country Status (1)

Country Link
JP (1) JPS61199308A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994021038A1 (en) * 1993-03-03 1994-09-15 Motorola Inc. Variable impedance circuit providing reduced distortion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5760716A (en) * 1980-09-29 1982-04-12 Clarion Co Ltd Connection system for variable capacity element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5760716A (en) * 1980-09-29 1982-04-12 Clarion Co Ltd Connection system for variable capacity element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994021038A1 (en) * 1993-03-03 1994-09-15 Motorola Inc. Variable impedance circuit providing reduced distortion
US5379008A (en) * 1993-03-03 1995-01-03 Motorola, Inc. Variable impedance circuit providing reduced distortion
CN1035147C (zh) * 1993-03-03 1997-06-11 摩托罗拉公司 提供减小的失真的可变阻抗电路

Similar Documents

Publication Publication Date Title
US4288754A (en) Filter circuit
US4723110A (en) Transconductance amplifier
JPH04348614A (ja) 電気的に制御可能な発振回路
US4952891A (en) Filter circuit with automatic tuning
US3736517A (en) Active delay-equalizer network
US4430630A (en) Tuning circuit
KR0131603B1 (ko) 대역통과 필터 회로 장치
JPS60229513A (ja) 同相モード二重帰還形の広帯城増幅器
US3296463A (en) Frequency responsive network
US4779056A (en) Active filter
US4509018A (en) Asymmetric superconducting quantum interference device in a linear amplifier circuit
JPS61199308A (ja) ダイナミツクフイルタ
US6144981A (en) Programmable pulse slimmer system for low pass ladder filter
US4763088A (en) Switching scheme for switched capacitor filters
US5111154A (en) Analog filter
US4884036A (en) Band-pass filter
US3594650A (en) Band selection filter with two active elements
US4417215A (en) Tuned analog network
JPS61135214A (ja) 電圧制御可変帯域幅ろ波器
JP3308352B2 (ja) 可変遅延回路
JPS6115627Y2 (ja)
JPS62272608A (ja) 移相装置
JPH0766657A (ja) 遅延等価回路
JPS637048B2 (ja)
JP2689543B2 (ja) ダイナミック型分周回路