JPS61199157A - 電子式卓上計算機 - Google Patents
電子式卓上計算機Info
- Publication number
- JPS61199157A JPS61199157A JP4164785A JP4164785A JPS61199157A JP S61199157 A JPS61199157 A JP S61199157A JP 4164785 A JP4164785 A JP 4164785A JP 4164785 A JP4164785 A JP 4164785A JP S61199157 A JPS61199157 A JP S61199157A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- display
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は入力データを記憶し、記憶したデータを順次読
出し表示することにより、演算経過を確認することが出
来る電子式卓上計算機に関する。
出し表示することにより、演算経過を確認することが出
来る電子式卓上計算機に関する。
(ロ) 従来の技術
一般に電子式車上計算機に於いては、例えば特公昭55
−51222号公報に示されるように入力された数値デ
ータを四則演算し演算結果が表示器に表示されるよう構
成されているが、演算結果が表示された時には入力きれ
たデータを確認することは出来ない為、演算結果が正し
いか否か判らず同じ演算を2〜3回繰り返し検算するこ
とにより確認をしていた。簡単な計算では演算の繰り返
しも苦にならないけれども、多項目の演算では数値デー
タの入力回数が多くなり容易でなく面倒であった。
−51222号公報に示されるように入力された数値デ
ータを四則演算し演算結果が表示器に表示されるよう構
成されているが、演算結果が表示された時には入力きれ
たデータを確認することは出来ない為、演算結果が正し
いか否か判らず同じ演算を2〜3回繰り返し検算するこ
とにより確認をしていた。簡単な計算では演算の繰り返
しも苦にならないけれども、多項目の演算では数値デー
タの入力回数が多くなり容易でなく面倒であった。
(ハ)発明が解決しようとする問題点
本発明は上述の問題点を解消すべくなされたもので、演
算終了後であっても入力データを順次表示器に表示可能
に構成した電子式車上計算機を提供するものである。
算終了後であっても入力データを順次表示器に表示可能
に構成した電子式車上計算機を提供するものである。
(ニ)問題点を解決するための手段
本発明は入力された数値データを順次記憶するメモリと
、メモリに記憶されたデータを順次読出し表示する手段
で構成したものである。
、メモリに記憶されたデータを順次読出し表示する手段
で構成したものである。
(ホ)作用
本発明は上述のように構成しているので、演算終了後に
それ迄に入力きれたデータをメモリより読出し表示する
ことにより演算経過を確認できるよう作用する。
それ迄に入力きれたデータをメモリより読出し表示する
ことにより演算経過を確認できるよう作用する。
くべ)実施例
以下本発明の実施例を図面と共に説明する。
第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図で、(1)はマイクロプロセッサで構成きれた制御
回路で、キーボード(2)よりのキー3号に応じ予め処
理プログラムが記憶きれているプログラムメモリ(3)
のプログラムに従って、演算、表示制御等を行なう、(
4)はキーボード(2)より入力された数値データ或は
演算子データが記憶されているデータメモリで、制御回
路(1)によりデータの書込み及び読出しが制御されて
おり、第6図に示すように01〜99番のアドレスで示
す99項目のデータを記憶できるよう構成されている。
ク図で、(1)はマイクロプロセッサで構成きれた制御
回路で、キーボード(2)よりのキー3号に応じ予め処
理プログラムが記憶きれているプログラムメモリ(3)
のプログラムに従って、演算、表示制御等を行なう、(
4)はキーボード(2)より入力された数値データ或は
演算子データが記憶されているデータメモリで、制御回
路(1)によりデータの書込み及び読出しが制御されて
おり、第6図に示すように01〜99番のアドレスで示
す99項目のデータを記憶できるよう構成されている。
各アドレスは演算子データを記憶する領域(4a)と数
値データを記憶する領域(4b)で構成されている。(
5)は制御回路(1)より供給された表示データに基づ
き液晶表示器(6)を駆動する液晶駆動回路である。液
晶表示器(6)は第2図に示すように数値データが4段
に表示きれるよう構成され、1段目の表示(7)、2段
目の表示(8)及び3段目の表示(9)はそれぞれデー
タメモリ(4)のアドレス番号を表示する表示素子(7
a )(8a )(9a )と、演算子記号表示素子(
7b )(8b )(9b )と数値データ表示素子(
7c )(8c )(9c )で構成され、入力データ
を順次表示し演算経過の確認を可能にしている。そして
4段目の表示(10)には演1子記号表示素子(10a
)と、数値データ表示素子(10b)が設けられ、置数
データ及び演算結果を表示するよう構成されている。尚
4段目の数値データ表示素子<10b)は1段目から3
段目の数値データ表示素子(7c )(8c )(9c
)より大きく形成されており、置数データ及び演算結果
が見易くされている。又2段目、3段目の表示(8)(
9)のに記号(8d)(9d)は定数計算時の定数を指
示する時点灯きれ、(11)は表示されている以外にま
だデータメモリ(4)にデータが残っている場合にそれ
を指示すべく点灯される記号、(12)はデータメモリ
(4)の容量オーバーを表示する記号である。
値データを記憶する領域(4b)で構成されている。(
5)は制御回路(1)より供給された表示データに基づ
き液晶表示器(6)を駆動する液晶駆動回路である。液
晶表示器(6)は第2図に示すように数値データが4段
に表示きれるよう構成され、1段目の表示(7)、2段
目の表示(8)及び3段目の表示(9)はそれぞれデー
タメモリ(4)のアドレス番号を表示する表示素子(7
a )(8a )(9a )と、演算子記号表示素子(
7b )(8b )(9b )と数値データ表示素子(
7c )(8c )(9c )で構成され、入力データ
を順次表示し演算経過の確認を可能にしている。そして
4段目の表示(10)には演1子記号表示素子(10a
)と、数値データ表示素子(10b)が設けられ、置数
データ及び演算結果を表示するよう構成されている。尚
4段目の数値データ表示素子<10b)は1段目から3
段目の数値データ表示素子(7c )(8c )(9c
)より大きく形成されており、置数データ及び演算結果
が見易くされている。又2段目、3段目の表示(8)(
9)のに記号(8d)(9d)は定数計算時の定数を指
示する時点灯きれ、(11)は表示されている以外にま
だデータメモリ(4)にデータが残っている場合にそれ
を指示すべく点灯される記号、(12)はデータメモリ
(4)の容量オーバーを表示する記号である。
第3図はキーボード(2)のキー配列を示す図で通常の
置数する為のテンキー(2a)、四則キー(2b)の他
に演算の途中結果を表示するサブトータルキー(2c)
、テンキー(2a)との組合せでデータメモリ(4)の
アドレスを選択したり、或いは入力データの訂正を開始
きせる為の訂正キー(2d)及びデータメモリく4)の
内容を順次読出し表示させるスクロールキー(2eバ2
f)で構成されている。
置数する為のテンキー(2a)、四則キー(2b)の他
に演算の途中結果を表示するサブトータルキー(2c)
、テンキー(2a)との組合せでデータメモリ(4)の
アドレスを選択したり、或いは入力データの訂正を開始
きせる為の訂正キー(2d)及びデータメモリく4)の
内容を順次読出し表示させるスクロールキー(2eバ2
f)で構成されている。
第4図・第5図は制御回路(1)に内蔵のメモリ或いは
レジスタの機能を示す図で、(13)は表示用びデータ
が記憶されている表示メモリで、表示器〈6)と対応し
領域(13a) 〜(13d)が表示器(6)の1段目
〜4段目に対応し、それぞれデータメモリ(4)のアド
レスデータを記憶する領域(13e)、演算子データを
記憶する領域(13f)及び数値データを記憶する領域
(13g)で構成されている。(14)はキーボード(
2)よりの置数データ、図示しない演算回路での演算結
果等が記憶されるレジスタで、(14a)は置数データ
を、(14b)は定数データを、(14c)は演算結果
を、(14d)はデータメモリ(4)よりの転送データ
を、 (14e)はデータメモリ(4〉にデータが記憶
されている最大アドレスデータを、(14f>は表示メ
モリ(13)に記憶されている最大アドレスデータをそ
れぞれ記憶するように配分されている。 (14g)は
フラグ領域で複数個のフラグで構成されており、Flは
置数フラグ、F2は加算フラグ、F3は減算フラグ、F
4は乗算フラグ、F5は除算フラグ、F6は訂正フラグ
及びF7はイフールキーフラグを夫々示している。制御
回路(1)はプログラムメモリ(3)のプログラムに従
い、入力データを記憶しているデータメモリ(4)、表
示メモリ(13)及びレジスタ(14)の間でデータの
授受を行ない演算処理を行なうよう構成さ れている。
レジスタの機能を示す図で、(13)は表示用びデータ
が記憶されている表示メモリで、表示器〈6)と対応し
領域(13a) 〜(13d)が表示器(6)の1段目
〜4段目に対応し、それぞれデータメモリ(4)のアド
レスデータを記憶する領域(13e)、演算子データを
記憶する領域(13f)及び数値データを記憶する領域
(13g)で構成されている。(14)はキーボード(
2)よりの置数データ、図示しない演算回路での演算結
果等が記憶されるレジスタで、(14a)は置数データ
を、(14b)は定数データを、(14c)は演算結果
を、(14d)はデータメモリ(4)よりの転送データ
を、 (14e)はデータメモリ(4〉にデータが記憶
されている最大アドレスデータを、(14f>は表示メ
モリ(13)に記憶されている最大アドレスデータをそ
れぞれ記憶するように配分されている。 (14g)は
フラグ領域で複数個のフラグで構成されており、Flは
置数フラグ、F2は加算フラグ、F3は減算フラグ、F
4は乗算フラグ、F5は除算フラグ、F6は訂正フラグ
及びF7はイフールキーフラグを夫々示している。制御
回路(1)はプログラムメモリ(3)のプログラムに従
い、入力データを記憶しているデータメモリ(4)、表
示メモリ(13)及びレジスタ(14)の間でデータの
授受を行ない演算処理を行なうよう構成さ れている。
次に斯る構成よりなる本発明の動作につき第7図乃至第
11図のフローチャート図に基づき説明する。ここで例
えば5+3−2+4+7−17の計算を行なう場合につ
き説明する。
11図のフローチャート図に基づき説明する。ここで例
えば5+3−2+4+7−17の計算を行なう場合につ
き説明する。
先ずキーボード(2)の’ON、キーが操作され電源が
投入されると、制御回路(1)はメモリ等に全てクリア
をかけ表示器(6)の4段目の表示〈10)にr(1,
を表示する。この状態で制御回路(1)はキーボード(
2)のどのキーが押されたかをチェックしており、最初
の数値r5.がキーボード(2)で置数されると、置数
データを置数レジスタ(14a)に取り込んだ制御回路
(1)は、置数フラグ(Fl)をセットすると共に、置
数データを表示メモリ(13)の領域(13d)に書き
込むことにより、表示器(6)の4段目に置数データの
表示を行なう(第12図A参照)。
投入されると、制御回路(1)はメモリ等に全てクリア
をかけ表示器(6)の4段目の表示〈10)にr(1,
を表示する。この状態で制御回路(1)はキーボード(
2)のどのキーが押されたかをチェックしており、最初
の数値r5.がキーボード(2)で置数されると、置数
データを置数レジスタ(14a)に取り込んだ制御回路
(1)は、置数フラグ(Fl)をセットすると共に、置
数データを表示メモリ(13)の領域(13d)に書き
込むことにより、表示器(6)の4段目に置数データの
表示を行なう(第12図A参照)。
次にr+」キーが押されると、制御回路(1)は加算フ
ラグ(F2)をセットし、置数レジスタ(14a)のデ
ータを定数レジスタ(14b)に転送すると共に、デー
タメモリ(4)が一杯か否かチェックした後レジスタ(
14e)の値に+1したデータメモリ(4)のアドレス
即ち01番地にデータ「5」を書き込む。
ラグ(F2)をセットし、置数レジスタ(14a)のデ
ータを定数レジスタ(14b)に転送すると共に、デー
タメモリ(4)が一杯か否かチェックした後レジスタ(
14e)の値に+1したデータメモリ(4)のアドレス
即ち01番地にデータ「5」を書き込む。
又これと同時に表示メモリ(13)の領域(13c)に
アドレスデータ「01」と数値データr5.を転送する
。したがって表示器(6)には3段目にアドレスデータ
101jと数値データr5.が表示される。そして演算
結果レジスタ(14c)の値、今の場合10」と定数レ
ジスタ(14b)の加算演算を行ない演算結果を再び演
算結果レジスタ(14c)に記憶きせる。
アドレスデータ「01」と数値データr5.を転送する
。したがって表示器(6)には3段目にアドレスデータ
101jと数値データr5.が表示される。そして演算
結果レジスタ(14c)の値、今の場合10」と定数レ
ジスタ(14b)の加算演算を行ない演算結果を再び演
算結果レジスタ(14c)に記憶きせる。
カくシテ「+」キーの操作で制御回路〈1)は、これだ
けの処理を行ない次のキー待ち状態に戻る。この際制御
回路(1)はレジスタ(14e)(14f )にデータ
メモリ(4)と表示メモリ(13)の最大アドレスデー
タ即ちrol」を書き込む(第12図B参照)。
けの処理を行ない次のキー待ち状態に戻る。この際制御
回路(1)はレジスタ(14e)(14f )にデータ
メモリ(4)と表示メモリ(13)の最大アドレスデー
タ即ちrol」を書き込む(第12図B参照)。
そして次に「3」が置数されると、置数レジスタ(14
a)と表示メモリ(13)の領域(13d)に13」が
入力されることにより第12図Cに示す状態となる。
a)と表示メモリ(13)の領域(13d)に13」が
入力されることにより第12図Cに示す状態となる。
続けて1−」が押されると、制御回路(1)は減算フラ
グ(F3)をセットし、置数レジスタ(14a)のデー
タを定数レジスタ(14b)に転送すると共に、データ
メモリ(4)が一杯か否かチェックした後、レジスタ(
14e)のデータを読み取りこれに+1したアドレスに
データを書き込む、したがって02番地にF3.が書き
込まれる。又これと同時に表示メモリ(13)の領域(
13b)に領域(13c)のデータを転送した後、02
番地のデータを領域(13c)に転送する。したがって
第12図りに示す状態となり、表示器(6)の表示が1
段移動きれる。そして演算結果レジスタ(14c)の値
1″5」と定数レジスタ(14b)の値I″3」の加算
演算を行ない、演算結果を再び演算結果レジスタ(14
c)に記憶させる。
グ(F3)をセットし、置数レジスタ(14a)のデー
タを定数レジスタ(14b)に転送すると共に、データ
メモリ(4)が一杯か否かチェックした後、レジスタ(
14e)のデータを読み取りこれに+1したアドレスに
データを書き込む、したがって02番地にF3.が書き
込まれる。又これと同時に表示メモリ(13)の領域(
13b)に領域(13c)のデータを転送した後、02
番地のデータを領域(13c)に転送する。したがって
第12図りに示す状態となり、表示器(6)の表示が1
段移動きれる。そして演算結果レジスタ(14c)の値
1″5」と定数レジスタ(14b)の値I″3」の加算
演算を行ない、演算結果を再び演算結果レジスタ(14
c)に記憶させる。
以後同様にしてキーボード(2)より順次入力すると、
第12図E乃至第12図Iに示すように制御回路(1)
による処理が行なわれ、最後にイコールキー(2g)が
押されると、制御回路(1)はフラグをリセット後イコ
ールフラグ(F7)がセットか否かの判定を行なう、こ
の場合セットされておらず定数レジスタ(14b)のデ
ータと演算結果レジスタ(14c)の加算演算を行ない
、演算結果を再び演算結果レジスタ(14c)に入力す
ると共に、表示メモリ(13)の領域(13d)にも転
送する。したがって表示器〈6)の4段目に演算結果が
表示される(第12図J参照)。
第12図E乃至第12図Iに示すように制御回路(1)
による処理が行なわれ、最後にイコールキー(2g)が
押されると、制御回路(1)はフラグをリセット後イコ
ールフラグ(F7)がセットか否かの判定を行なう、こ
の場合セットされておらず定数レジスタ(14b)のデ
ータと演算結果レジスタ(14c)の加算演算を行ない
、演算結果を再び演算結果レジスタ(14c)に入力す
ると共に、表示メモリ(13)の領域(13d)にも転
送する。したがって表示器〈6)の4段目に演算結果が
表示される(第12図J参照)。
尚表示メモリ<13)は一杯になり、次に新しいデータ
が入力されると古いデータから消滅されるよう構成され
ており、第12図Hに示すように04番地のデータが表
示きれた時、01番地データが消滅され表示がスクロー
ルされる。同様にして演算終了時には、第12図Jに示
すように01.02番地が消滅きれている。
が入力されると古いデータから消滅されるよう構成され
ており、第12図Hに示すように04番地のデータが表
示きれた時、01番地データが消滅され表示がスクロー
ルされる。同様にして演算終了時には、第12図Jに示
すように01.02番地が消滅きれている。
次に演算途中に於て中間結果を知りたい場合には、第1
3図に示すようにキーボード(2)のサブトータルキー
(2c)を押すと、キー信号を取り込んだ制御回路(1
)は演算結果レジスタ(14c)の値を表示メモリ(1
3)の領域(13d)に転送することにより、表示器(
6)の4段目に中間結果を表示する。
3図に示すようにキーボード(2)のサブトータルキー
(2c)を押すと、キー信号を取り込んだ制御回路(1
)は演算結果レジスタ(14c)の値を表示メモリ(1
3)の領域(13d)に転送することにより、表示器(
6)の4段目に中間結果を表示する。
この際中間結果を示す表示素子(◇)が点灯される。し
たがって上述の例で5+3−2の途中結果を見たい場合
には5+3−2と入力したところでサブトータルキー(
2c)を操作すると、第13図に示す状態となり表示器
(6)に演算結果の「6」が表示きれる。
たがって上述の例で5+3−2の途中結果を見たい場合
には5+3−2と入力したところでサブトータルキー(
2c)を操作すると、第13図に示す状態となり表示器
(6)に演算結果の「6」が表示きれる。
次に演算終了後演算結果が正しいか否か即ち入力データ
が誤っていないか否か確認する動作につき説明する。演
算終了時表示器(6)には第12図Jに示すように03
〜05番地まで表示され、01.02番地は消滅してい
る為、01.02番地のデータを表示させるようにスク
ロールキー(2f)を操作する。スクロールキー(2f
)を1回操作すると、スクロールキー信号を検出した制
御回路(1)は、表示メモリ(13)の最大番地を記憶
しているレジスタ(14f)から最大番地を読み出し、
最大番地−3の演算を行ない、演算結果で示すアドレス
指定でデータメモリ(4)からデータを読み出し退避レ
ジスタ(14d>に転送する。そして制御回路(1)は
表示メモリ(13)の領域(13a)〜(taC)のデ
ータを下方向に1段シフトきせ領域(13a)を空にし
た後、退避レジスタ(14d)のデータを表示メモリ(
13)の領域(13a)に転送し、第14図Aに示す状
態にする。従って表示器(6)には05番地のデータが
消え02〜04番地のデータが表示され表示が1段スク
ロールされる。これにより制御回路(1)は表示メモリ
(13)の最大番地を記憶しているレジスタ(14f)
のデータを「04」に書換え、データメモリ(4)の最
大番地を記憶しているレジスタ(14e)の値と比較を
行なう、今データメモリ(4)には105」まで記憶さ
れており、表示の最大は104」で表示の方が小言い為
、制御回路(1)は表示器(6)の記号(11)を点灯
させ、表示きれている以外に更にデータメモリ(4〉に
はデータが記憶きれていることを指示する。そして再度
スクロールキー(2f)を操作すると、前述と同様にし
て01番地のデータがデータメモリ(4)から読み出さ
れ第14図Bに示すように表示される。従って表示器(
6)により1番目から3番目までに入力されたデータを
確認することができる。
が誤っていないか否か確認する動作につき説明する。演
算終了時表示器(6)には第12図Jに示すように03
〜05番地まで表示され、01.02番地は消滅してい
る為、01.02番地のデータを表示させるようにスク
ロールキー(2f)を操作する。スクロールキー(2f
)を1回操作すると、スクロールキー信号を検出した制
御回路(1)は、表示メモリ(13)の最大番地を記憶
しているレジスタ(14f)から最大番地を読み出し、
最大番地−3の演算を行ない、演算結果で示すアドレス
指定でデータメモリ(4)からデータを読み出し退避レ
ジスタ(14d>に転送する。そして制御回路(1)は
表示メモリ(13)の領域(13a)〜(taC)のデ
ータを下方向に1段シフトきせ領域(13a)を空にし
た後、退避レジスタ(14d)のデータを表示メモリ(
13)の領域(13a)に転送し、第14図Aに示す状
態にする。従って表示器(6)には05番地のデータが
消え02〜04番地のデータが表示され表示が1段スク
ロールされる。これにより制御回路(1)は表示メモリ
(13)の最大番地を記憶しているレジスタ(14f)
のデータを「04」に書換え、データメモリ(4)の最
大番地を記憶しているレジスタ(14e)の値と比較を
行なう、今データメモリ(4)には105」まで記憶さ
れており、表示の最大は104」で表示の方が小言い為
、制御回路(1)は表示器(6)の記号(11)を点灯
させ、表示きれている以外に更にデータメモリ(4〉に
はデータが記憶きれていることを指示する。そして再度
スクロールキー(2f)を操作すると、前述と同様にし
て01番地のデータがデータメモリ(4)から読み出さ
れ第14図Bに示すように表示される。従って表示器(
6)により1番目から3番目までに入力されたデータを
確認することができる。
このようにして3番目迄の入力を確認したところで、4
番目の入力データを見るべく、今度はスクロールキー(
2e)を操作すると、スクロールキー信号を検出した制
御回路(1)は、訂正フラグ(F6)がセットされてい
るか否かのチェックを行なう、今訂正フラグ(F6)は
セットされていない為、制御回路(1)はレジスタ(1
4f)より最大の表示アドレス番号を読出し、読出した
値に+1を行なう、レジスタ<14f)には’03Jが
記憶されており、+1をしたデータメモリ(4)の「0
4」のアドレスからデータを読出し退避レジスタ<14
d)に転送する。そして表示メモリ(13)の領域(1
3a)〜(13c)のデータを1段上方向にシフトした
後、退避レジスタ(14d)より表示メモリ(13)の
領域(13C)にデータを転送する。この際レジスタ(
14f)は104」に変更きれ、又レジスタ(14e)
とレジスタ(14f)の値を比較することにより、前述
と同様にして記号<11)が点灯される。かくして第1
4図Aに示す状態となり、「04」のデータが表示され
ることにより、4番目の入力データを確認することが出
来る。次に再度スクロールキー(2C)を操作すること
により、同様にして第12図Jに示すように5番目のデ
ータが表示される。この際レジスタ(14e)とレジス
タ(14f)の値は同一であり、記号(11)は消灯さ
れる。このようにしてスクロールキー (2e)(2f
)の操作で任意に表示をスクロールでき、入力データを
容易に確認することが出来る。
番目の入力データを見るべく、今度はスクロールキー(
2e)を操作すると、スクロールキー信号を検出した制
御回路(1)は、訂正フラグ(F6)がセットされてい
るか否かのチェックを行なう、今訂正フラグ(F6)は
セットされていない為、制御回路(1)はレジスタ(1
4f)より最大の表示アドレス番号を読出し、読出した
値に+1を行なう、レジスタ<14f)には’03Jが
記憶されており、+1をしたデータメモリ(4)の「0
4」のアドレスからデータを読出し退避レジスタ<14
d)に転送する。そして表示メモリ(13)の領域(1
3a)〜(13c)のデータを1段上方向にシフトした
後、退避レジスタ(14d)より表示メモリ(13)の
領域(13C)にデータを転送する。この際レジスタ(
14f)は104」に変更きれ、又レジスタ(14e)
とレジスタ(14f)の値を比較することにより、前述
と同様にして記号<11)が点灯される。かくして第1
4図Aに示す状態となり、「04」のデータが表示され
ることにより、4番目の入力データを確認することが出
来る。次に再度スクロールキー(2C)を操作すること
により、同様にして第12図Jに示すように5番目のデ
ータが表示される。この際レジスタ(14e)とレジス
タ(14f)の値は同一であり、記号(11)は消灯さ
れる。このようにしてスクロールキー (2e)(2f
)の操作で任意に表示をスクロールでき、入力データを
容易に確認することが出来る。
(ト) 発明の効果
上述の如く本発明の電子式卓上計算機は、入力したデー
タをメモリに記憶しておき演算終了後に順次読出し表示
するよう構成したので、入力誤りを容易に確認でき、演
算結果の確認の為に従来のように演算を繰り返す必要が
なく、大変便利である。
タをメモリに記憶しておき演算終了後に順次読出し表示
するよう構成したので、入力誤りを容易に確認でき、演
算結果の確認の為に従来のように演算を繰り返す必要が
なく、大変便利である。
第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図、第2図は第1図の液晶表示器の構成を示す図、第
3図は第1図のキーボードの構成を示す図、第4図は表
示メモリの構成を示す図、第5図はレジスタの構成を示
す図、第6図はデータメモリの構成を示す図、第7図、
第8図、第9図、第10図、第11図は第1図の動作状
態を示すフローチャート図、第14図A1第14図J、
第13図、第14図A1第14図Bは、第4150、第
5図、第6図の動作状態を示す図である。 (1)・・・制御回路、(2)・・・キーボード、(3
)・・・プログラムメモリ、(5)・・・データメモリ
、(5)・・・駆動回路、(6)・・・表示器。
ク図、第2図は第1図の液晶表示器の構成を示す図、第
3図は第1図のキーボードの構成を示す図、第4図は表
示メモリの構成を示す図、第5図はレジスタの構成を示
す図、第6図はデータメモリの構成を示す図、第7図、
第8図、第9図、第10図、第11図は第1図の動作状
態を示すフローチャート図、第14図A1第14図J、
第13図、第14図A1第14図Bは、第4150、第
5図、第6図の動作状態を示す図である。 (1)・・・制御回路、(2)・・・キーボード、(3
)・・・プログラムメモリ、(5)・・・データメモリ
、(5)・・・駆動回路、(6)・・・表示器。
Claims (1)
- (1)数値データ、演算子データ等を入力するキーボー
ドと、入力されたデータを記憶するデータメモリと、入
力されたデータに基づき演算を行なう演算手段と、入力
データ及び演算結果を表示する表示手段と、前記データ
メモリの記憶データを順次読出し表示手段に表示させる
読出し手段を備え、演算後に入力データを順次読出し表
示することにより、入力データの確認が出来ることを特
徴とする電子式卓上計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4164785A JPS61199157A (ja) | 1985-03-01 | 1985-03-01 | 電子式卓上計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4164785A JPS61199157A (ja) | 1985-03-01 | 1985-03-01 | 電子式卓上計算機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61199157A true JPS61199157A (ja) | 1986-09-03 |
Family
ID=12614136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4164785A Pending JPS61199157A (ja) | 1985-03-01 | 1985-03-01 | 電子式卓上計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61199157A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213369A (ja) * | 1982-06-05 | 1983-12-12 | Casio Comput Co Ltd | 検算機能付小型電子式計算機 |
-
1985
- 1985-03-01 JP JP4164785A patent/JPS61199157A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213369A (ja) * | 1982-06-05 | 1983-12-12 | Casio Comput Co Ltd | 検算機能付小型電子式計算機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4811257A (en) | Electronic calculator having means for directly inputting variables into a prestored and displayed equation | |
JPS58213369A (ja) | 検算機能付小型電子式計算機 | |
US4317183A (en) | Unused program number indicating system for a small program type electronic calculator | |
US4935889A (en) | Multi-level display for small computer | |
JPS61199157A (ja) | 電子式卓上計算機 | |
JPS61213963A (ja) | 電子式卓上計算機 | |
JPS61213962A (ja) | 電子式卓上計算機 | |
JPS61157965A (ja) | 電子式卓上計算機 | |
EP0369819B1 (en) | Desk top calculator | |
US4864530A (en) | Display system for a compact electronic apparatus | |
JPS61157964A (ja) | 電子式卓上計算機 | |
JP4000338B1 (ja) | 計算機能表示方法及び電子式小型計算機 | |
JPH0124660Y2 (ja) | ||
JP3097085B2 (ja) | 電子辞書装置 | |
JPS60191355A (ja) | 電子式計算機 | |
JPS61240396A (ja) | Posシステム | |
JPS62245471A (ja) | 卓上計算機 | |
JPS61157966A (ja) | 電子式卓上計算機 | |
JPS5911947B2 (ja) | 電子式卓上計算機 | |
JPS61256380A (ja) | グラフ表示制御装置及びグラフ表示制御方法 | |
JPH04123125A (ja) | 電子式計算機 | |
WO1990000286A1 (en) | Electronic computer | |
JPH10283324A (ja) | 計算データ表示装置、計算データ表示方法、及び表示制御プログラムを記録した記録媒体 | |
JPS61281350A (ja) | 電子式卓上計算機 | |
JP2002157228A (ja) | 入力取消方法 |