JPS61199155A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はデータ処理システム、より特定していえばバス
変換装置を介して入出力（以下Ｉ／Ｏという）バスへ接
続されるシステムバスを有するデータ処理システム、更
に具体的には、情報をバスカラバスへ変換するシステム
に関する。

Ｂ、開示の概要 本発明は、システムバスにより接続されている処理ユニ
ット及びシステムの大域（ｇｌｏｂａｌ）　ストレーシ
ュニットと、バス変換装置によってシステムバスに接続
されているＩ／Ｏパスとを有するデータ処理システムに
関する。選択されるＩ／Ｏ装置はＩ／Ｏバスへランダム
に装着される。本発明は、Ｉ／Ｏバスからシステムバス
へ転送されるメツセージ中に適当なアドレス制御情報を
動的に挿入する、プログラム可能なバス変換装置を与え
る。本発明の１実施例において、バス変換装置は選択さ
れたＩ／Ｏ装置からの又はＩ／Ｏ装置へのアクセスを阻
止することの出来る手段が設けられている。

Ｏ０従来技術 多くのパーソナルコンピュータ（以下ＰＣという）はＩ
／Ｏアダプタを装着するためのＩ／Ｏバスが設けられて
いる。制御信号を伝達するＰＯＩ／Ｏパスは２つのアド
レスマツプ、即ちＩ／Ｏアドレスマツプ及びストレージ
アドレスマツプとで定義される。ＰＣＩ／Ｏバスを通る
トランザクションは２つのアドレスマツプのうちの１つ
のマツプに向けられているものと仮定されており、Ｉ／
Ｏアドレスマツプ及びストレージアドレスマツプの領域
を外れた他のアドレスマツプに適合するための規則はＰ
ＣＩ／Ｏバスのアーキテクチャには考慮されていない。

ストレージに接続されたＩ／Ｏバス、又はストレージに
接続されたシステムバスの何れかをアクセスするために
は、ＰＣＩ／Ｏバスに接続されたアダプタによって開始
される直接メモリアクセス（ＤＭＡ）の転送が必要であ
る。

従って、Ｉ／Ｏバスは、２つのストレージアドレスマツ
プ、即チ基本的なＩ／Ｏストレージマツプと、反射シス
テムストレージマツプとを有するが、２種類のマツプの
間の差異を決める規定は持たない。Ｉ／Ｏアダプタとシ
ステムストレージを有するシステム構成において、両者
の持つアドレスマツプの中のアドレスが、与えられたア
ドレスと同じであることがありうる。

Ｄ１発明が解決しようとする問題点 システムパスとＩ／Ｏバスとの間ニ、ハス変換装置が設
けられる。幾つかのＩ１０装置とシステムの大域ストレ
ージとは同じアドレスを持つことがありうるから、特定
のＩ／Ｏ装置にメツセージを転送する際に困難な問題が
起る。あらゆるデータの移動がＩ／Ｏパスのアドレスマ
ツプの中ニ規制されている基本的アーキテクチャは、そ
の基本的アーキテクチャを外れた異種のアドレスマツプ
と適合する規則を考慮していない。

本発明は、要求されたアドレスを、目標とされたストレ
ージロケーションのアドレスを表わすアドレスへ変換し
、更に加えて特定のＩ／Ｏ装置を判別する情報を含むア
ドレスへ変換することによって上述の問題を解決する。

本発明は、既存のＩ／Ｏバスアーキテクチャ及び関連す
るアダプタを、基本的アーキテクチャで考慮されなかっ
た全く新しいシステム環境に移行させる。

従って本発明の目的は既存のＩ／Ｏアーキテクチャ及び
アダプタを多重のアドレスマツプを有する新しいシステ
ムへ移行させることである。

本発明の他の目的は既存のＩ／Ｏパスアーキテクチャ及
び関連するアダプタを基本アーキテクチャで考慮されな
かった全く新しい環境へ移行させることにある。

本発明の他の目的は、第２のバスのために差し向けられ
た１つのパス上で転送されるメツセージに制御情報を挿
入するメカニズムを提供することにある。

本発明の他の目的は２つのストレージマツプとＩ／Ｏマ
ツプとを並立させるシステムを提供することにある。

本発明の他の目的は、すべてのストレージアドレスにつ
いて、アダプタが接続されているＩ１０バスを、システ
ムバスにマツプさせるシステムを提供することにある。

本発明の他の目的はＩ１０バス制御信号を適当にゲート
することにより、又は付加的な制御情報を含ませること
によって、ストレージアドレスをシステムへ選択的にマ
ツプさせるシステムを提供することにある。

本発明の他の目的はシステムバスに関連づけるため、Ｉ
／Ｏアドレスの再配置を行うシステムを提供することに
ある。

本発明の他の目的はシステムバスの実アドレスマツプ及
び仮想アドレスマツプをアクセスする装置を提供するこ
とにある。

本発明の他の目的はＩ／Ｏアダプタの構成の変更にシス
テム的の余裕を与えることにある。本発明のシステムは
、タスクを実行する任意の時点で、プログラムの制御の
下で制御ワードの内容を変更することが出来るのでＩ／
Ｏバス動作の修正の性質に応じた変更を行うことが出来
る。

本発明の他の目的は、データの流れ、又は従来不可能で
あったＩ／Ｏ動作がＩ／Ｏ装置の知識も、Ｉ／Ｏ動作の
協力も必要なしに、修正出来るシステムを提供すること
にある。

本発明の他の目的はシステムストレージのアクセスを行
う際に、与えられたトランザクションに対して、与えら
れたＩ／Ｏアダプタの割り当てられた領域以外のストレ
ージロケーションにランダムなアクセスが行われないよ
うにＩ／Ｏ転送の隔離を与えることにある。

Ｅ０問題点を解決するための手段 本発明の上述の諸口的は、プログラム可能なバス中継装
置によって達成される。このバス中継装置は、第２のバ
スに対して差し向けられた１つのバス上で転送するメツ
セージに、制御情報を挿入する。本発明のバスからバス
への中継装置は、システムの大域ストレージユニットを
含むデータ処理システムのフンボーネントと、中央処理
ユニット及びシステムの大域ストレージユニットとを接
続スルシステムストレージバスト、Ｉ／Ｏバスとシステ
ムバスとを相互接続するバス変換装置とで構成されてい
る。Ｘ１０バスは複数個のＩ／Ｏボートが設けられてお
り、Ｉ／Ｏボートにはランダムに選択されるＩ／Ｏ装置
が装着される。本発明はＩ／Ｏアドレス領域を区切るた
めの手段に特に向けられている。Ｉ　／　Ｏアドレス領
域は高位アドレス領域と、低位アドレス領域とに分かれ
てＶＯババス転送され、次に第１の結合アドレスを形成
するために、高位アドレス領域のＩ／Ｏアドレスと、ｘ
１０装置の直接メモリアクセス標識（ＤＭＡより）とを
結合する。第１の結合アドレスはランダムアクセスメモ
リ（以下ＲＡＭという）へ転送され、ＲＡＭは第１の結
合アドレスを再様式化するようプログラムされていて、
制御部領域と接頭部領域とを有する中継制御ワード（Ｔ
ＯＷ）を形成する。

ＴＯＷはアドレス様式化装置へ転送される。第２の結合
アドレスは’ｒａｗと低位アドレス領域とを結合するこ
とにより形成される。第２の結合アドレスはシステムバ
スへ転送される。

本発明の良好な１実施例において、成る種のアドレス、
又は特定のＩ１０装置へのアクセスを叱正する手段がバ
ス変換装置に設けられる。

Ｅ、実施例 本発明はバスからバスへの中継装置に向けられている。

本発明はシステムバスに対して差し向けられた、Ｉ１０
バスで転送するメツセージに制御情報を挿入する装置を
与える。本発明の装置を使用することによって、既存の
バスアーキテクチャ及び関連するＩ／Ｏアダプタを使用
することが出来る。

本発明は、Ｉ１０装置に特別の付加装置を設けることな
く、且つＯＰＵ又はオペレーテイングシ　　　　゛ステ
ムに変更を加えることなく、中央処理ユニツ）　（ａｐ
ｔｙ）及び関連システムストレージに既存のＩ／Ｏアー
キテクチャ及びアダプタの使用を許容する。本発明のバ
スからバスへの中継装置に使われる装置はＩ／Ｏバスの
信号をシステム中の新しいアドレスへ動的に中継するた
めの装置を与える。上述の新しいアドレスはシステムの
ストレージマツプの不使用のセグメント中に作られる。

本発明の装置はＸ　／　Ｏアダプタの構成の変更に余裕
を与え、且つＩ／Ｏ装置の知識がなくとも、またはＩ／
Ｏ装置の協力がなくとも、処理不能のＩ／Ｏバス動作の
実行を許容する。

本発明のＴＯＷはアドレス接頭部と制御情報を含んでい
る。’ｒａｗは、Ｉ／Ｏバス動作に関して柔軟性を持た
せること、Ｉ／Ｏ動作に対して変更を要求しないこと、
Ｉ／Ｏバスとシステムバスとの結合を計るときに、アド
レスの中継を与えるこト、実アドレスモード、又は仮想
アドレスモード゛　の何れかでシステムバスヘアクセス
を許容するようにＩ／Ｏパスの制御情報を増加すること
、与えられたアドレス又は与えられたアドレスの範囲内
で、システムバスのアクセスを阻止すること、選択され
たＩ／Ｏ動作に対して、バスが使用中であること又はエ
ラー状態が生じたことの応答を生ずることを許容する。

ＴＯＷの内容はＩ／Ｏバスの動作の修正の性質に応じた
変更を生ずるタスクの実行を、任意の時点で、プログラ
ムの制御の下で変更することが出来る。

第１図はバスからバスへの変換を与えるシステム構成の
ブロック図である。中央処理ユニット２及びシステムの
大域ストレージ４はシステムバス６によって接続されて
いる。システムバス６にバス変換装置８が装置されてい
る。バス変換装置８にＩ／Ｏバス１０が接続されている
。Ｉ／Ｏアダプタ１４を介して、種々のＩ／Ｏ装置をＩ
／Ｏバス１０のボート１２に接続することが出来る。ス
トレージ１６もまたＩ／Ｏバス１０に接続することが出
来る。バス変換装置８はプログラム可能であり、Ｉ／Ｏ
パス１０からの信号を変換する。バス変換装置は実アド
レスのストレージ解読アドレスのストレージ及び仮想ア
ドレスのストレージのアクセスを補助することが出来る
。

第２図は本発明のバス変換装置８の１実施例を示すブロ
ック図である。Ｉ／Ｏバス１０はｉ！接接子モリアクセ
ス識別信号ＤＭＡ　　より）２０と、Ｉ／Ｏ装置のスト
レージのストレージアドレス２２と、記憶されたデータ
とを運ぶ。アドレスはレシーバ２４を通って、次に、各
Ｉ／Ｏアドレス２２を高位アドレス領域２８及び低位ア
ドレス領域３０に区切るための手段２６を通る。第１の
結合アドレス３４を形成するため、ＤＭＡ　　より２０
と高位アドレス領域２８とを結合する手段６２が設けら
れている。ＲＡＭ３６はバス変換装置８に設けられてい
る論理部を命令するプログラム可能な項目の表を備えて
いる。上述の論理部はＩ／Ｏバスのサイクル毎に変換装
置８が行うべき動作を指示する。ＲＡＭ３６は第１の結
合アドレス３４を制御部領域６８及び接頭部領域４０に
再様式化するようプログラムされている。制御部領域６
８及び接頭部領域４０は中継制御ワード、ＴＯＷを形成
する。

第３図はＴＯＷのフォーマットを表わす図である。その
フォーマットはフォーマット制御部と接頭部とを含んで
いる。フォーマット制御情報の一部は目的とされたスト
レージユニットを判別する。

若し、重複したアドレスを有するマツプが使われたとす
ると、フォーマット制御部はどちらのマツプをアドレス
すべきかを選択するために必要な情報を含んでいる。フ
ォーマット制御部の他の部分はバス変換装置によって、
アドレスの様式化を制御するのに使われる。接頭部は目
的のストレージ領域内のアドレスを判別するのに必要な
情報を含んでいる。

第２図を再度参照すると、アドレス様式化装置４２は制
御部領域３８、接頭部領域４０及び低位アドレス領域３
０を受け取り、第２の結合アドレスを形成するため、接
頭部領域４０及び低位アドレス領域３０に処理を行う。

第２のアドレス領域はバス駆動器４６を経てシステムバ
ス６へ転送すれる。この第２の結合アドレス４４はＩ／
Ｏバス１０からのデータを大域ストレージ中の特別の領
域へ差し向ける。

バス変換装置８の変換能力の付加的な変化は、低位アド
レス領域３０を通過するゲート４８を含ませることによ
って達成することが出来る。ゲート４８は制御部領域３
８に応答して、低位アドレス領域３０からアドレス様式
化装置４２へ転送されるピットを制限する。

制御部領域３８はバス制御信号を発生する装置５０へ入
力することが出来る。装置５０はＩ／Ｏ装置を制御する
ため、制御信号５２をＩ／Ｏバス１０に送り戻す。これ
は、Ｉ／Ｏ装置の選択されたアドレスブロックに所望の
アクセスを行うことが出来る。

他の実施例において、ＤＭＡ　よりは、制御部領域３８
、接頭部領域４０及び低位アドレス領域６０と共にアド
レス様式化装置４２に入力される。

アドレス様式化装置４２は、結合アドレスを発生するた
めに、ＤＭＡ　より２０及び制御部領域３８に応答して
、接頭部領域４０及び低位アドレス領域３０に処理を行
う。バス駆動器４６がシステムバス６へこの結合アドレ
スを転送する。

他の良好な実施例において、ＲＡＭ３６は成る種のＤＭ
Ａ　　より２０のために、制御部領域６８を発生するよ
うプログラムされ、その制御部領域はアドレス様式化装
置４２が結合アドレスの発生を阻止して、システムの大
域ストレージマツプ４へのアクセスを禁止する。

第４図はＩ／Ｏストレージマツプとシステムの大域スト
レージマツプの関連を示す図である。Ｉ／Ｏストレージ
マツプはブロック６２の中に区切られている。各ブロッ
クに対して関連したＲＡＭ６４がある。各ＲＡＭエレメ
ント６４は制御コードと接頭部を含んでいる。制御コー
ド及び接頭部は大域ストレージマツプ６８中のブロック
６６を呼び出す。各ブロックのローカルアドレスは低位
アドレス領域３０を形成している低位アドレスビットに
よって決められる。

Ｆ０発明の詳細 な説明したように、本発明は、Ｉ／Ｏ装置に特別の変更
や特別の付加装置を設けることなく、またＣＰＵやオペ
レーティングシステムを変更することなく、ＣＰＵ及び
関連システムストレージに既存のＩ／Ｏアーキテクチャ
及びＩ／Ｏアダプタが使用出来るので、Ｉ／Ｏアダプタ
の構成の変更に寛容度が与えられ、パーソナルコンピュ
ータの分野で特に有利な効果を発揮する。

【図面の簡単な説明】

第１図は本発明に従ったシステム構成を示すブロック図
、第２図は本発明のバス変換装置の１実施例を説明する
ブロック図、第３図は中継制御ワードのフォーマットを
示す図、第４図はＩ１０ストレージマツプをシステム大
域ストレージとの関係を説明する図である。 ２・・・・中央処理ユニット、４・・・・システムの大
域ストレー’：’、”ｉ　６・・・・システムバス、８
・・・・バス変換装置、１０・・・・Ｉ／Ｏパス、１２
・・・・ボート、１４・・・・Ｉ／Ｏアダプタ、１６・
・・・ストレージ、３６・・・・ＲＡＭＮ４２・・・・
アドレス様式化装置。

Claims (1)

1. 【特許請求の範囲】 システム大域ストレージユニットと、中央処理ユニット
   と、中央処理ユニット及びシステムの大域ストレージユ
   ニットとを接続するシステムバスと、複数個のＩ／Ｏポ
   ートを有するＩ／Ｏバス及びシステムバスを相互接続す
   るバス変換装置と、複数個のランダムに選択されたＩ／
   Ｏ装置を夫々のＩ／Ｏポートに接続する手段とを有する
   データ処理装置において、 上記Ｉ／Ｏバスから高位アドレス領域及び低位アドレス
   領域へ転送されるＩ／Ｏアドレス領域を区切る手段と、 第１の結合アドレスを形成するために、上記Ｉ／Ｏ装置
   のＤＭＡ　ＩＤ上記Ｉ／Ｏアドレスの高位アドレス領域
   とを結合する手段と、 上記第１の結合アドレスを受け取つて、上記第１の結合
   アドレスを制御部領域及び接頭部領域に再様式化し、再
   様式化された情報を出力するＲＡＭと、 上記制御部領域、上記接頭部領域及び上記低位アドレス
   領域を入力し、且つ第２の結合アドレスを形成するため
   に、上記制御部領域に応答して、上記接頭部領域及び上
   記低位アドレス領域に処理を行うアドレス様式化装置と
   、 上記第２の結合アドレスを上記システムバスへ転送する
   手段とを具備したことを特徴とするデータ処理装置。