JPS61194933A - 受信信号処理装置 - Google Patents

受信信号処理装置

Info

Publication number
JPS61194933A
JPS61194933A JP3422785A JP3422785A JPS61194933A JP S61194933 A JPS61194933 A JP S61194933A JP 3422785 A JP3422785 A JP 3422785A JP 3422785 A JP3422785 A JP 3422785A JP S61194933 A JPS61194933 A JP S61194933A
Authority
JP
Japan
Prior art keywords
pattern
circuit
information
majority
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3422785A
Other languages
English (en)
Other versions
JPH0374984B2 (ja
Inventor
Gozo Kage
鹿毛 豪藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3422785A priority Critical patent/JPS61194933A/ja
Priority to DE8686301104T priority patent/DE3686066T2/de
Priority to AU53690/86A priority patent/AU575527B2/en
Priority to EP86301104A priority patent/EP0193332B1/en
Priority to US06/830,669 priority patent/US4709376A/en
Priority to CA000502251A priority patent/CA1241123A/en
Publication of JPS61194933A publication Critical patent/JPS61194933A/ja
Publication of JPH0374984B2 publication Critical patent/JPH0374984B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radio Transmission System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は送信側より無線機によって送られてくる同一情
報の繰り返しディジタル信号を多数決により受信処理す
る受信信号処理装置に関する。
(従来の技術) 同一情報を繰シ返し伝送し、受信側で多数決処理により
誤り訂正を行なって情報の信頼度を上げる手法は他の誤
り訂正方式と比較して最も処理の簡単な方法であるので
用いられている。
この多数決決定方式は誤りをいかに検出するかが重要な
課題となっている。
従来から行なわれている誤り検出の方法としては、同じ
パターンが繰り返されるか否かを判断して一致した場合
に受信した信号を正しいと認めて処理する方法、別に信
号の伝送品質を求める方法として受信信号の電界強度を
求めておいて十分なレベルがあれば多数決処理する方法
等がある。
(発明が解決しようとする問題点) しかしながら、いずれの場合も次のような問題があり、
必ずしも満足いくものではなかった。
まず、前者の方式では誤り率が非常に悪い場合、例えば
ビット誤り率が10””以上では1つの情報パターンが
50−100ビツトのようなとき、受信した信号を正し
いと認める確率が急激に下がシ、信号を検出しない確率
、すなわち非検出率が大きくなる。
また、後者の方法では例えば干渉波があったときは電界
十分と判断してしまうため、実際には信号に誤りがある
ときにも誤り検出ができないこと、および温度等の環境
条件の変化によっては電界情報の測定値と受信したディ
ジタル信号のビット誤り率との対応が必ずしも一定して
いる訳では危いのでずれが生じる等の欠点があり、満足
のいく信号の劣化情報を得ることができなかった。
本発明の目的は誤り検出確率の非常に大きい、多数決原
理による受信信号処理装置を提供することにある。
(問題点を解決するための手段) 前記目的を達成するために本発明による受信信号処理装
置は情報パターンiM個繰り返して送出するに先行して
付加されたスタートパターンを検出するスタートパター
ン検出回路と、前記スタートパターン検出回路によジス
タートパターンが検出された時点に同期して前記M個の
情報パターンを受信する情報パターン受信手段と、前記
情報パターン受信手段で受信した前記M個の情報パター
ンを記憶する記憶回路と、前記記憶回路に格納された前
記M個の情報パターンのうち同じ情報を表わす各ビット
について多数決を行ない、最終的に1つのパターンを決
定する多数決回路と、前記多数決回路で決定したパター
ンと前記記憶回路に記憶したM個の情報パターンのそれ
ぞれと不一致なビット数を求め、加算する不一致数加算
回路と、前記不一致加算回路による加算結果が所定の値
と比べて小さいときには前記多数決回路で決定したパタ
ーンは処理可能であると判断する判断回路と、前記判断
回路により処理可能と判断されたとき前記多数決回路に
より決定されたパターンについて処理を行なう信号処理
手段とから構成されている。
(実施 例) 次に、本発明の実施例について図面を参照して説明する
第1図は本発明による受信信号処理装置の実施例である
。第2図は第1図の実施例を説明するための信号フォー
マットを表わす図である。
図中、A部分が送信側であり、B部分が受信側である。
送信側で作成された所定のディジタル信号は送信機13
によって伝送され、受信様17によって受信される。送
信側において、信号発生部10はにビットの情報パター
ンA = a ’ a2・・・aKt−発生し、制御部
16の制御の下に情報パターンAを繰り返しM個(M≧
2)送出する。14はスタートパターン発生部であり、
制御部16の制御の下にRビットの固定したスタートパ
ターンB T = 8” 82・・・SRを情報パター
ンAA・・・人の前に出力する。信号発生部xofzよ
びスタートパターン発生部14の出力は合成回路11に
よシ合成され、スタートパターンSTが情報パターンA
A・・・人の前に付加された情報信号列Xllが出力さ
れる。
第2図(a)(b)にこの情報信号列Xllのフォーマ
ットを示す。
15は乱数Xssを発生する乱数発生器であり、制御部
16の制御の下にこの乱数X15と情報信号列Xoが加
算器12によって加算される。
そして、加算器12の出力が、送信機13より送信され
る。
なお、ここで、情報信号列X11に乱数を加えているの
は次の理由による。すなわちXstが同一パターンAの
繰り返しであるため、周期的に低周波成分の変動が生じ
、そのまま送信機13へ入力したのでは変調特性に悪影
響を与えるからである。したがって、乱数X s sは
X11の繰り返しパターンAA・・・人に対して加算さ
れる。
16は制御部であシ、上述のように信号発生部10にお
ける信号の発生、スタートパターン発生部14における
スタートパターンの発生、乱数発生器15における乱数
の発生等の時間制御および送信機13の送信制御を行な
っている。
次に受信但0の構成および動作について説明する。
受信機17により受信した信号XI7について、検出回
路lによりSTに対するスタートパターンが検出される
スタートパターンの検出に同期して、以下送られてくる
情報パターンの受信が情報パターン受信手段2において
行なわれる。
情報パターン受信手段2は送信側の乱数X15と同じ乱
数X1gを発生する乱数発生器18、加算器19および
シリアルパラレル変換回路20からなり、受信機出力X
17と乱数Xtsを加算することにより、送信側Xll
に相当する信号列を再生し、その後、変換回路20によ
りこの再生されたシリアル情報をパラレル情報へ変換し
ており、次段の処理を容易にしている。
ここで、加算器19より出力される再生情報XtSにつ
いて説明する。
第2図において(C)(d)は再生情報X1Gであり、
送信側のスタートパターン8TおよびM個の情報パター
ンAA・・・人は、伝送路の雑音によって誤りが含まれ
るため、このように別のパターン5TtAIAz・・・
AMに変わっている。
ここではそれぞれ、 s’r、−51s1・・・Sl Am=a、!narn−・・標 (m−1,2,−、M
)と表わされている。
各パターンは、伝送路で誤まりが生じないならば、各ピ
ットとも 5ls2・・・3R= 8182.、、5Rkl   
   1 a、、”精・−・a冨=a’a2・・−aK(m=1.
2.・−・、M)であるため、 ST−8T Am=  A     (m=1.2.・・・、M)が
成立する。
情報パターン受信手段2で受信し、パラレル情報に変換
された出力は記憶回路3に記憶される。
記憶回路3の内容は、A1.A2.・・・、AMになる
この記憶回路3の内容は読出さか多数決回路4によって
、人、、A2.・・・、AMの同じ情報を表わす各ビッ
トについて、多数決が行彦われ、最終的に1つのパター
ンD = dl d2・・・dKが決定される。
例えば、dKはaK、aK ・・・、a巴の多数決をと
った結果であり、aK 、 、K 、・・、 、 、に
のうち1の数がOの数より多ければd  =1となる。
多数決により決定されたパターンD(第2図(f))の
品質は次の不一致数7IO算回路5により測定される。
パターンDとパターンAmの一致しないピット数をem
(m=1.2.・・・1M)とすると、不一致数加算回
路5では、 H=e1+e2+・+eM の計算が行なわれる(第2図(e))。
これはEが大きい程伝送路で誤まりが多く発生しDの品
質が悪いものであることを意味する。
不一致数加算回路5の計算結果Eについて、判断回路6
により所定の値ρよυ小さいか否か判断される。Eくρ
であると判断されれば、Dは、信号処理に適しているも
のとして、信号処理手段9vcよる処理が可能となる。
一方、多数決回路14により決定されたパターンDはパ
リティチェック回路7によりチェックされる。これは、
情報パターンAの中に予めパリティチェックピットを含
ませ、受信側で、多数決をとった結果りに対してパリテ
ィチェックを行なうものである。
パリティチェック回路7で正常と判断され、かつ、判断
回路6により処理可能であるとされたときは、信号処理
部8においてパターンDの処理が行なわれる。
パターンDのパリティチェックはDI構成する各ピット
の誤り率が小さくなっているので誤り検出の効果は非常
に大きなものである。
(発明の効果) 以上、説明したように、本発明による装置は、多数決処
理を打力って最も誤り率の少ない信号パターンDを求め
ておき、繰シ返して受信した各パターンA1.A2.・
・・、AMのそれぞれと不一致なビット数をカウントし
、その値が所定値より小さいとき信号パターンDの処理
を可能としている。すなわち等測的にDを基準にして伝
送路のビット誤り率を測定してDi処理するものである
。この方式では、パターンAのビット数が多ければ多い
程ビット誤り率が正確に測れるため、ビット数が多くな
ったとき非検出率が増大する従来方式の欠点が軽減され
る効果がある。
第1図における回路3−8はマイクロコンピュータにそ
れぞれの機能(ソフトウェア)を搭載したもので容易に
作ることが可能である。また回路1および2も全てデジ
タル回路で実現できるのでIC化が容易であり、小形化
、経済化にも適している。
【図面の簡単な説明】
第1図は本発明による受信信号処理装置の一実施例を示
すブロック図、第2図は第1図の各回路部における信号
フォーマットを示す図である。 1・・・スタートハターン検出回路 2・・・情報パターン受信手段 3・・・記憶回路   4・・・多数決回路5・・・不
一致数加算回路  6・・・判断回路7・・・パリティ
チェック回路

Claims (2)

    【特許請求の範囲】
  1. (1)情報パターンをM個繰り返して送出するに先行し
    て付加されたスタートパターンを検出するスタートパタ
    ーン検出回路と、前記スタートパターン検出回路により
    スタートパターンが検出された時点に同期して前記M個
    の情報パターンを受信する情報パターン受信手段と、前
    記情報パターン受信手段で受信した前記M個の情報パタ
    ーンを記憶する記憶回路と、前記記憶回路に格納された
    前記M個の情報パターンのうち同じ情報を表わす各ビツ
    トについて多数決を行ない、最終的に1つのパターンを
    決定する多数決回路と、前記多数決回路で決定したパタ
    ーンと前記記憶回路に記憶したM個の情報パターンのそ
    れぞれと不一致なビツト数を求め、加算する不一致数加
    算回路と、前記不一致数加算回路による加算結果が所定
    の値と比べて小さいときには前記多数決回路で決定した
    パターンは処理可能であると判断する判断回路と、前記
    判断回路により処理可能と判断されたとき前記多数決回
    路により決定されたパターンについて処理を行なう信号
    処理手段とから構成したことを特徴とする受信信号処理
    装置。
  2. (2)前記情報パターンはパリテイビツトを付加したも
    のであり、前記信号処理手段は前記多数決回路で決定し
    たパターンについてパリテイチエツクを行なうパリテイ
    チエツク回路と、前記判断回路により処理可能と判断さ
    れたときであつて前記パリテイチエツク回路でのパリテ
    イチエツクの結果が正常と判断されたとき、前記多数決
    回路により決定されたパターンを正常と判断して信号処
    理を行なう信号処理部とから構成したことを特徴とする
    特許請求の範囲第1項記載の受信信号処理装置。
JP3422785A 1985-02-22 1985-02-22 受信信号処理装置 Granted JPS61194933A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3422785A JPS61194933A (ja) 1985-02-22 1985-02-22 受信信号処理装置
DE8686301104T DE3686066T2 (de) 1985-02-22 1986-02-18 Verarbeitungsanordnung fuer empfangssignale.
AU53690/86A AU575527B2 (en) 1985-02-22 1986-02-18 Received signal processing apparatus
EP86301104A EP0193332B1 (en) 1985-02-22 1986-02-18 Received signal processing apparatus
US06/830,669 US4709376A (en) 1985-02-22 1986-02-19 Received signal processing apparatus
CA000502251A CA1241123A (en) 1985-02-22 1986-02-19 Received signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3422785A JPS61194933A (ja) 1985-02-22 1985-02-22 受信信号処理装置

Publications (2)

Publication Number Publication Date
JPS61194933A true JPS61194933A (ja) 1986-08-29
JPH0374984B2 JPH0374984B2 (ja) 1991-11-28

Family

ID=12408258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3422785A Granted JPS61194933A (ja) 1985-02-22 1985-02-22 受信信号処理装置

Country Status (1)

Country Link
JP (1) JPS61194933A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129728A (ja) * 1986-11-20 1988-06-02 Matsushita Electric Works Ltd ダイバ−シテイ受信機
US7248607B2 (en) 1997-09-02 2007-07-24 Hitachi, Ltd. Data transmission method for embedded data, data transmitting and reproducing apparatuses and information recording medium therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129728A (ja) * 1986-11-20 1988-06-02 Matsushita Electric Works Ltd ダイバ−シテイ受信機
US7248607B2 (en) 1997-09-02 2007-07-24 Hitachi, Ltd. Data transmission method for embedded data, data transmitting and reproducing apparatuses and information recording medium therefor
US7317738B2 (en) 1997-09-02 2008-01-08 Hitachi, Ltd. Data transmission method for embedded data, data transmitting and reproducing apparatuses and information recording medium therefor

Also Published As

Publication number Publication date
JPH0374984B2 (ja) 1991-11-28

Similar Documents

Publication Publication Date Title
US4709376A (en) Received signal processing apparatus
RU99109991A (ru) Способ и устройство для определения скорости принимаемых данных в системе связи с переменной скоростью
KR0175111B1 (ko) 에러정정장치 및 방법
JPS61194933A (ja) 受信信号処理装置
JP3217716B2 (ja) 無線パケット通信装置
TWI230524B (en) Transmitter and receiver
JP5136670B2 (ja) 信号検出装置、無線機及び信号検出方法
US6017146A (en) Error correction device
JP3361654B2 (ja) データ伝送装置
US5303245A (en) Information signal processing method and apparatus
JPH0374983B2 (ja)
JP2685180B2 (ja) 誤り訂正装置
JP2755061B2 (ja) フレーム同期方式
US20220337359A1 (en) Jitter tolerance measurement apparatus and jitter tolerance measurement method
KR100532373B1 (ko) 디지털 신호의 재생에 있어 에러정정방법
JPH02270430A (ja) デイジタル信号伝送装置
GB1601638A (en) Code transmission methods and apparatuses
JP4742900B2 (ja) スケルチ制御信号検出装置、無線機及びスケルチ制御信号検出方法
JP2780503B2 (ja) パリティチェック検出回路
JP2599001B2 (ja) 誤り訂正処理回路
JPH0659048B2 (ja) 誤り率測定装置
JP2566939B2 (ja) 伝送装置
JP2002246991A (ja) 受信データ検査回路
JPH08330979A (ja) 誤り訂正装置
JP2555582B2 (ja) Cmi符号誤り検出回路