JPS61194933A

JPS61194933A - 受信信号処理装置

Info

Publication number: JPS61194933A
Application number: JP3422785A
Authority: JP
Inventors: Gozo Kage; 鹿毛　豪藏
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-02-22
Filing date: 1985-02-22
Publication date: 1986-08-29
Also published as: JPH0374984B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は送信側より無線機によって送られてくる同一情
報の繰り返しディジタル信号を多数決により受信処理す
る受信信号処理装置に関する。

（従来の技術）同一情報を繰シ返し伝送し、受信側で多数決処理により
誤り訂正を行なって情報の信頼度を上げる手法は他の誤
り訂正方式と比較して最も処理の簡単な方法であるので
用いられている。

この多数決決定方式は誤りをいかに検出するかが重要な
課題となっている。

従来から行なわれている誤り検出の方法としては、同じ
パターンが繰り返されるか否かを判断して一致した場合
に受信した信号を正しいと認めて処理する方法、別に信
号の伝送品質を求める方法として受信信号の電界強度を
求めておいて十分なレベルがあれば多数決処理する方法
等がある。

（発明が解決しようとする問題点）しかしながら、いずれの場合も次のような問題があり、
必ずしも満足いくものではなかった。

まず、前者の方式では誤り率が非常に悪い場合、例えば
ビット誤り率が１０””以上では１つの情報パターンが
５０−１００ビツトのようなとき、受信した信号を正し
いと認める確率が急激に下がシ、信号を検出しない確率
、すなわち非検出率が大きくなる。

また、後者の方法では例えば干渉波があったときは電界
十分と判断してしまうため、実際には信号に誤りがある
ときにも誤り検出ができないこと、および温度等の環境
条件の変化によっては電界情報の測定値と受信したディ
ジタル信号のビット誤り率との対応が必ずしも一定して
いる訳では危いのでずれが生じる等の欠点があり、満足
のいく信号の劣化情報を得ることができなかった。

本発明の目的は誤り検出確率の非常に大きい、多数決原
理による受信信号処理装置を提供することにある。

（問題点を解決するための手段）前記目的を達成するために本発明による受信信号処理装
置は情報パターンｉＭ個繰り返して送出するに先行して
付加されたスタートパターンを検出するスタートパター
ン検出回路と、前記スタートパターン検出回路によジス
タートパターンが検出された時点に同期して前記Ｍ個の
情報パターンを受信する情報パターン受信手段と、前記
情報パターン受信手段で受信した前記Ｍ個の情報パター
ンを記憶する記憶回路と、前記記憶回路に格納された前
記Ｍ個の情報パターンのうち同じ情報を表わす各ビット
について多数決を行ない、最終的に１つのパターンを決
定する多数決回路と、前記多数決回路で決定したパター
ンと前記記憶回路に記憶したＭ個の情報パターンのそれ
ぞれと不一致なビット数を求め、加算する不一致数加算
回路と、前記不一致加算回路による加算結果が所定の値
と比べて小さいときには前記多数決回路で決定したパタ
ーンは処理可能であると判断する判断回路と、前記判断
回路により処理可能と判断されたとき前記多数決回路に
より決定されたパターンについて処理を行なう信号処理
手段とから構成されている。

（実施　例）次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明による受信信号処理装置の実施例である
。第２図は第１図の実施例を説明するための信号フォー
マットを表わす図である。

図中、Ａ部分が送信側であり、Ｂ部分が受信側である。

送信側で作成された所定のディジタル信号は送信機１３
によって伝送され、受信様１７によって受信される。送
信側において、信号発生部１０はにビットの情報パター
ンＡ　＝　ａ　’　ａ２・・・ａＫｔ−発生し、制御部
１６の制御の下に情報パターンＡを繰り返しＭ個（Ｍ≧
２）送出する。１４はスタートパターン発生部であり、
制御部１６の制御の下にＲビットの固定したスタートパ
ターンＢ　Ｔ　＝　８”　８２・・・ＳＲを情報パター
ンＡＡ・・・人の前に出力する。信号発生部ｘｏｆｚよ
びスタートパターン発生部１４の出力は合成回路１１に
よシ合成され、スタートパターンＳＴが情報パターンＡ
Ａ・・・人の前に付加された情報信号列Ｘｌｌが出力さ
れる。

第２図（ａ）（ｂ）にこの情報信号列Ｘｌｌのフォーマ
ットを示す。

１５は乱数Ｘｓｓを発生する乱数発生器であり、制御部
１６の制御の下にこの乱数Ｘ１５と情報信号列Ｘｏが加
算器１２によって加算される。

そして、加算器１２の出力が、送信機１３より送信され
る。

なお、ここで、情報信号列Ｘ１１に乱数を加えているの
は次の理由による。すなわちＸｓｔが同一パターンＡの
繰り返しであるため、周期的に低周波成分の変動が生じ
、そのまま送信機１３へ入力したのでは変調特性に悪影
響を与えるからである。したがって、乱数Ｘ　ｓ　ｓは
Ｘ１１の繰り返しパターンＡＡ・・・人に対して加算さ
れる。

１６は制御部であシ、上述のように信号発生部１０にお
ける信号の発生、スタートパターン発生部１４における
スタートパターンの発生、乱数発生器１５における乱数
の発生等の時間制御および送信機１３の送信制御を行な
っている。

次に受信但０の構成および動作について説明する。

受信機１７により受信した信号ＸＩ７について、検出回
路ｌによりＳＴに対するスタートパターンが検出される
。

スタートパターンの検出に同期して、以下送られてくる
情報パターンの受信が情報パターン受信手段２において
行なわれる。

情報パターン受信手段２は送信側の乱数Ｘ１５と同じ乱
数Ｘ１ｇを発生する乱数発生器１８、加算器１９および
シリアルパラレル変換回路２０からなり、受信機出力Ｘ
１７と乱数Ｘｔｓを加算することにより、送信側Ｘｌｌ
に相当する信号列を再生し、その後、変換回路２０によ
りこの再生されたシリアル情報をパラレル情報へ変換し
ており、次段の処理を容易にしている。

ここで、加算器１９より出力される再生情報ＸｔＳにつ
いて説明する。

第２図において（Ｃ）（ｄ）は再生情報Ｘ１Ｇであり、
送信側のスタートパターン８ＴおよびＭ個の情報パター
ンＡＡ・・・人は、伝送路の雑音によって誤りが含まれ
るため、このように別のパターン５ＴｔＡＩＡｚ・・・
ＡＭに変わっている。

ここではそれぞれ、ｓ’ｒ、−５１ｓ１・・・ＳｌＡｍ＝ａ、！ｎａｒｎ−・・標　（ｍ−１，２，−、Ｍ
）と表わされている。

各パターンは、伝送路で誤まりが生じないならば、各ピ
ットとも５ｌｓ２・・・３Ｒ＝　８１８２．、、５Ｒｋｌ　　　
　　　１ａ、、”精・−・ａ冨＝ａ’ａ２・・−ａＫ（ｍ＝１．
２．・−・、Ｍ）であるため、ＳＴ−８ＴＡｍ＝　　Ａ　　　　　（ｍ＝１．２．・・・、Ｍ）が
成立する。

情報パターン受信手段２で受信し、パラレル情報に変換
された出力は記憶回路３に記憶される。

記憶回路３の内容は、Ａ１．Ａ２．・・・、ＡＭになる
。

この記憶回路３の内容は読出さか多数決回路４によって
、人、、Ａ２．・・・、ＡＭの同じ情報を表わす各ビッ
トについて、多数決が行彦われ、最終的に１つのパター
ンＤ　＝　ｄｌ　ｄ２・・・ｄＫが決定される。

例えば、ｄＫはａＫ、ａＫ　・・・、ａ巴の多数決をと
った結果であり、ａＫ　、　、Ｋ　、・・、　、　、に
のうち１の数がＯの数より多ければｄ　　＝１となる。

多数決により決定されたパターンＤ（第２図（ｆ））の
品質は次の不一致数７ＩＯ算回路５により測定される。

パターンＤとパターンＡｍの一致しないピット数をｅｍ
（ｍ＝１．２．・・・１Ｍ）とすると、不一致数加算回
路５では、Ｈ＝ｅ１＋ｅ２＋・＋ｅＭの計算が行なわれる（第２図（ｅ））。

これはＥが大きい程伝送路で誤まりが多く発生しＤの品
質が悪いものであることを意味する。

不一致数加算回路５の計算結果Ｅについて、判断回路６
により所定の値ρよυ小さいか否か判断される。Ｅくρ
であると判断されれば、Ｄは、信号処理に適しているも
のとして、信号処理手段９ｖｃよる処理が可能となる。

一方、多数決回路１４により決定されたパターンＤはパ
リティチェック回路７によりチェックされる。これは、
情報パターンＡの中に予めパリティチェックピットを含
ませ、受信側で、多数決をとった結果りに対してパリテ
ィチェックを行なうものである。

パリティチェック回路７で正常と判断され、かつ、判断
回路６により処理可能であるとされたときは、信号処理
部８においてパターンＤの処理が行なわれる。

パターンＤのパリティチェックはＤＩ構成する各ピット
の誤り率が小さくなっているので誤り検出の効果は非常
に大きなものである。

（発明の効果）以上、説明したように、本発明による装置は、多数決処
理を打力って最も誤り率の少ない信号パターンＤを求め
ておき、繰シ返して受信した各パターンＡ１．Ａ２．・
・・、ＡＭのそれぞれと不一致なビット数をカウントし
、その値が所定値より小さいとき信号パターンＤの処理
を可能としている。すなわち等測的にＤを基準にして伝
送路のビット誤り率を測定してＤｉ処理するものである
。この方式では、パターンＡのビット数が多ければ多い
程ビット誤り率が正確に測れるため、ビット数が多くな
ったとき非検出率が増大する従来方式の欠点が軽減され
る効果がある。

第１図における回路３−８はマイクロコンピュータにそ
れぞれの機能（ソフトウェア）を搭載したもので容易に
作ることが可能である。また回路１および２も全てデジ
タル回路で実現できるのでＩＣ化が容易であり、小形化
、経済化にも適している。

【図面の簡単な説明】

第１図は本発明による受信信号処理装置の一実施例を示
すブロック図、第２図は第１図の各回路部における信号
フォーマットを示す図である。１・・・スタートハターン検出回路２・・・情報パターン受信手段３・・・記憶回路　　　４・・・多数決回路５・・・不
一致数加算回路　　６・・・判断回路７・・・パリティ
チェック回路

Claims

【特許請求の範囲】

（１）情報パターンをＭ個繰り返して送出するに先行し
て付加されたスタートパターンを検出するスタートパタ
ーン検出回路と、前記スタートパターン検出回路により
スタートパターンが検出された時点に同期して前記Ｍ個
の情報パターンを受信する情報パターン受信手段と、前
記情報パターン受信手段で受信した前記Ｍ個の情報パタ
ーンを記憶する記憶回路と、前記記憶回路に格納された
前記Ｍ個の情報パターンのうち同じ情報を表わす各ビツ
トについて多数決を行ない、最終的に１つのパターンを
決定する多数決回路と、前記多数決回路で決定したパタ
ーンと前記記憶回路に記憶したＭ個の情報パターンのそ
れぞれと不一致なビツト数を求め、加算する不一致数加
算回路と、前記不一致数加算回路による加算結果が所定
の値と比べて小さいときには前記多数決回路で決定した
パターンは処理可能であると判断する判断回路と、前記
判断回路により処理可能と判断されたとき前記多数決回
路により決定されたパターンについて処理を行なう信号
処理手段とから構成したことを特徴とする受信信号処理
装置。
（２）前記情報パターンはパリテイビツトを付加したも
のであり、前記信号処理手段は前記多数決回路で決定し
たパターンについてパリテイチエツクを行なうパリテイ
チエツク回路と、前記判断回路により処理可能と判断さ
れたときであつて前記パリテイチエツク回路でのパリテ
イチエツクの結果が正常と判断されたとき、前記多数決
回路により決定されたパターンを正常と判断して信号処
理を行なう信号処理部とから構成したことを特徴とする
特許請求の範囲第１項記載の受信信号処理装置。