JPS6119041B2 - - Google Patents

Info

Publication number
JPS6119041B2
JPS6119041B2 JP17736380A JP17736380A JPS6119041B2 JP S6119041 B2 JPS6119041 B2 JP S6119041B2 JP 17736380 A JP17736380 A JP 17736380A JP 17736380 A JP17736380 A JP 17736380A JP S6119041 B2 JPS6119041 B2 JP S6119041B2
Authority
JP
Japan
Prior art keywords
value
differential
time
set value
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17736380A
Other languages
English (en)
Other versions
JPS57100502A (en
Inventor
Shinichi Nakane
Hiroshi Fujeda
Tooru Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17736380A priority Critical patent/JPS57100502A/ja
Publication of JPS57100502A publication Critical patent/JPS57100502A/ja
Publication of JPS6119041B2 publication Critical patent/JPS6119041B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B5/00Anti-hunting arrangements
    • G05B5/01Anti-hunting arrangements electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 本発明は、プロセス制御に関し、プロセス負荷
の急激な変動時のオーバーシユート分、あるいは
アンダーシユート分の積分量を大幅に減少させる
と共に整定時間を短縮する方法を提供するもので
ある。
従来においてもプロセス負荷の急激な変動時、
プロセス変数信号に対する微分演算結果をある値
と比較して、前記微分量が前記ある値を超えたと
きには制御部の出力を極限値に固定し、快極制御
を実現する方法があつた。この従来の制御方法
を、温度制御系を例にとつた第1図で説明する。
制御器1では、目標値TUPとプロセス変数信号
TWOを読み込み、その偏差TER=TUP−TWO
をそれぞれ比例・積分・微分演算部2,3,4で
処理し、それぞれの演算結果VK,VTi,VTDを
得ている。前記微分演算結果VTDは比較器5で
ある設定値VSと比較され、VTD<VSのとき前記
比較器出力TC2は制御部出力最小値TCminに、
また、VTDVSでは最大値TCmaxとなる。ま
た、前述演算処理結果の和TC1=VK+VTi+V
+Dと、前記比較器出力TC2は、セレクタ6で低
い値の方が取られ制御部出力TCとしては、プロ
セス部7へ入力する。第1図の比較器5、及び、
ローセレクタ6の働きは微分項が負側へ大きく変
化した場合のもので、これは、プロセス7の負荷
が急に小さくなつたときに相当している。
この従来例における応答特性を第3図に示す。
第3図ではプロセスの負荷が急に小さくなつた場
合を表わしており、Aはプロセス変数信号TWO
の時間特性、Bは前述微分演算結果の時間特性、
Cは制御部出力TCの時間特性である。B図から
t2<t<t3,t4<t<T5,t6<t<t7の期間では
VTD<VSの関係になつており、比較器5の出力
TC2は前記期間中TCminでそれ以外はTCmaxと
なる。C図から明らかなように、定常状態でTC
=TCF=VK+VTi+VTD=TC1の制御部出力
が、t=t2でセレクタ6によりTC=TCmin=
TC2となりt=t3で固定されている。次に、t3
t<t4ではTC=TC1の方が選択され制御部出力
となつている。以下同様にしてセレクタの働きが
続き、最終値として変化後の負荷の定常状態値
TC=TCRに向かつている。このように、微分演
算結果を、ある一点の設定値VSと比較し、その
値より大きいか小さいかだけで出力をセレクタし
ているので、A図のように制御結果であるTWO
に大きな振動現象が数多く発生する結果を招いて
いた。すなわち、積分演算結果が定常値に近づく
までには、ある程度の時間を要するが、従来例で
は前述のように微分作用の比較を所定の一点での
み行なつていたため、この時間を十分に稼ぐこと
ができなかつたのである。それ故、t2<t<t3
TC=TCminに固定しTWOを目標値に近づけよ
うとする効果があるものの、固定解除後はまた
TWOが上昇しこのときの微分量がVTD<VSとな
るため、再びセレクタ動作が発生して振動現象を
複数回発生させる結果となつていた。このように
急激な負荷変動に対しての制御性は十分なもので
はなかつたのである。
本発明は、負荷変動時の微分量が第一設定値を
超えた時点TSで制御部出力を極限値に固定した
後、微分量が前記第一設定値とは異なる第二設定
値を通過した時点TEで前記極限値への固定を解
除する制御方法を取ることにより、上記従来の欠
点を無くすものである。すなわち、従来は微分値
の比較を所定の一点レベルで行なつていたのに対
して、本発明では第一設定値VS1と第二設定値
VS2との間にヒステリシスを設けることにより、
積分演算効果が現われるのに適正な時間を確保す
るのである。また、本発明では、微分値の正負、
すなわち、両極性に対応出来るのに対して従来例
では微分値の負モードにしか対応出来なかつた。
以下本発明の実施例について、第2図、第4図で
説明する。従来例に対応させて、プロセスの負荷
が急激に小さくなつた場合を取り上げる。
第2図では、第1図と同一番号のものは同じ働
きをする箇所であり、本発明の選択部8は微分量
VTDと、TC1=VK+VTi+VTDを取り込み、前
述のような働きをして制御部出力TCを制御して
いる。
第4図で、本発明の応答特性を示し、前記選択
部8の働きを明確化すると共に、その効果を説明
する。Aはプロセス変数信号TWOの時間特性、
Bは前述微分演算結果の時間特性、Cは制御部出
力TCの時間特性である。Bから、t=tSとt=
t8でVTDは第一設定値VS1を超し、t=tE,t
=t9で第二設定値VS2を通過しており、この関係
を選択部8で処理し、定常状態から初めてVTD
<VS1となつたt=tSで制御部出力をC図のよ
うにTC=TCminの最小値に固定する。さらに、
TCが固定された後初めてVTDが第二設定値VS2
=φを通過したt=tEで制御部出力の固定を解
除し、通常のPID制御に戻しTC=TC1としてい
る。また、前述のようにt=t8でVTD<VS1の関
係になつているが、t=tEがVS2=φの時点な
ので積分項もさらに最終値TCRに近づいてお
り、2回目の制御出力固定期間は短くなつてい
る。つまり、第二設定値VS2=φとしたのは、プ
ロセスの負荷に起因した一むだ時間分だけ制御部
出力を固定することにより、TWOをより目標値
TUPに近づけるのである。以上の説明から明ら
かなようにA図に示むように、大きな振動現象を
一回だけに抑制し、オーバーシユート分の積分量
全体を減少させると共に、整定時間も短縮し、よ
り快適な制御となるのである。
本実施例では、プロセスの負荷が小さくなつた
場合を説明したが、逆に負荷が急激に大きくなつ
た場合には、それに対応して第一設定値、第二設
定値、制御部出力固定値が設定され、TWOのア
ンダーシユート分の積分量全体を減少させると共
に、整定時間を短くして快適制御を実現するので
ある。このように、本発明のプロセス制御方法
は、微分演算結果の比較値を第一、第二と異なる
レベルの2点有することにより、急激な負荷変動
に対してもプロセス変数信号の振動現象を最小限
に抑制し、快適な制御を実現することができるの
である。
本発明の制御方法は、計算機を用いて実現出来
ることは当然である。
【図面の簡単な説明】
第1図は従来のプロセス制御方法のブロツク構
成図、第2図は本発明の一実施例におけるプロセ
ス制御方法のブロツク構成図、第3図A,B,C
は従来例におけるTWO,VTD,TCの特性図、
第4図A,B,Cは本発明におけるTWO,
VTD,TCの特性図である。 1……制御部、2……比例演算部、3……積分
演算部、4……微分演算部、7……プロセス、8
……選択部、TWO……プロセス変数信号、TC…
…制御部出力。

Claims (1)

  1. 【特許請求の範囲】 1 目標値とプロセス変数信号の偏差に比例、積
    分、微分演算処理を施した結果を出力してプロセ
    スを制御する方法において、前記演算結果の微分
    量がその正負に対応したそれぞれの第一設定値
    VS1を超えた時点tsで、制御部の出力を前記微分
    量の正負に対応した極限値(TCmaxまたは
    TCmin)に固定した後、前記微分量がその正負
    に対応した前記第一設定値VS1とは異なるそれぞ
    れの第二設定値VS2を横切つた時点tEで制御部
    出力の極限値への固定を解除しPID制御を実施す
    る選択部を設けたことを特徴とするプロセス制御
    方法。 2 微分量の正負に対応したそれぞれの第二設定
    値の絶対値を、それぞれの第一設定値の絶対値よ
    りも小さくしたことを特徴とする特許請求の範囲
    第1項記載のプロセス制御方法。 3 それぞれの第二設定値を零としたことを特徴
    とする特許請求の範囲第2項記載のプロセス制御
    方法。
JP17736380A 1980-12-16 1980-12-16 Process control method Granted JPS57100502A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17736380A JPS57100502A (en) 1980-12-16 1980-12-16 Process control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17736380A JPS57100502A (en) 1980-12-16 1980-12-16 Process control method

Publications (2)

Publication Number Publication Date
JPS57100502A JPS57100502A (en) 1982-06-22
JPS6119041B2 true JPS6119041B2 (ja) 1986-05-15

Family

ID=16029645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17736380A Granted JPS57100502A (en) 1980-12-16 1980-12-16 Process control method

Country Status (1)

Country Link
JP (1) JPS57100502A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123402A (en) * 1981-01-23 1982-07-31 Matsushita Electric Ind Co Ltd Process control method
US4991770A (en) * 1990-03-27 1991-02-12 Honeywell Inc. Thermostat with means for disabling PID control

Also Published As

Publication number Publication date
JPS57100502A (en) 1982-06-22

Similar Documents

Publication Publication Date Title
US5561599A (en) Method of incorporating independent feedforward control in a multivariable predictive controller
JP2001527231A (ja) 制御システムの応答におけるオーバーシュートの予測方法
JPH06197578A (ja) パラメータ同定器
JPS6119041B2 (ja)
JPH0454242B2 (ja)
JPS6150322B2 (ja)
JPS6160441B2 (ja)
JP2733881B2 (ja) Pi制御ループをベースにした適応スライディングモード制御方式
JPS6124724B2 (ja)
US6920362B2 (en) Control apparatus
JPH0378003A (ja) ファジイコントローラ
JPH06187041A (ja) サーボモータのウォムアップドリフト補償装置及び方法
JP2002229604A (ja) 制御装置
JPS6143722B2 (ja)
JPH01279304A (ja) サーボ制御系の積分比例補償器
JP3314401B2 (ja) 指令補正フィルタとそれを使用する自動機械の制御装置
JP2000339003A (ja) むだ時間を有する制御系の制御方法
JPH07219601A (ja) 調節装置
RU2012030C1 (ru) Система автоматического регулирования для объектов с запаздыванием
JP2620248B2 (ja) Pid制御装置
US5305193A (en) Adaptive apparatus
JPH1082719A (ja) エンジントルク制御装置
JP2531528B2 (ja) オ―トチュ―ニング・コントロ―ラのファジィ演算推定方式
JP2003121306A (ja) エンジンベンチシステム
JPS58140807A (ja) 積分リミツタ自動調節機構付き制御装置