JPS61188616A - 小型複合電子機器 - Google Patents
小型複合電子機器Info
- Publication number
- JPS61188616A JPS61188616A JP60029053A JP2905385A JPS61188616A JP S61188616 A JPS61188616 A JP S61188616A JP 60029053 A JP60029053 A JP 60029053A JP 2905385 A JP2905385 A JP 2905385A JP S61188616 A JPS61188616 A JP S61188616A
- Authority
- JP
- Japan
- Prior art keywords
- state
- key matrix
- mode
- key
- mode selecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、一般的には時計／計算機等の異なる機能を有
する複合電子機器に係わり、特に独立した複数個の独立
した中央処理装置（以下、ＣＰＵと略称する）と、これ
に対応する多回路を構成する共通の単一のキーマトリッ
クス組立体を備える小型複合電子機器に関するら （従来技術） 一般に、複合機器を構成する場合、 （イ）複数機能を持つよ□うにプログラムした単一のＣ
ＰＵを用いる方法と （ロ）市販されている個々の機能を持つＣＰＵを複数個
組合せて用いる方法と□がある。
する複合電子機器に係わり、特に独立した複数個の独立
した中央処理装置（以下、ＣＰＵと略称する）と、これ
に対応する多回路を構成する共通の単一のキーマトリッ
クス組立体を備える小型複合電子機器に関するら （従来技術） 一般に、複合機器を構成する場合、 （イ）複数機能を持つよ□うにプログラムした単一のＣ
ＰＵを用いる方法と （ロ）市販されている個々の機能を持つＣＰＵを複数個
組合せて用いる方法と□がある。
前者の方法は、小型軽誉化、処理スピードの向上が図れ
る反面、開発に喪失の費用と期間を要するなどの欠点が
ある。また、後者の方法は市販の専用の高機能のＣＰＵ
を適宜選択できるので比較−柄簡単に製作できる反面、
機器の小型化軽量化が図れないなどの、欠点があった。
る反面、開発に喪失の費用と期間を要するなどの欠点が
ある。また、後者の方法は市販の専用の高機能のＣＰＵ
を適宜選択できるので比較−柄簡単に製作できる反面、
機器の小型化軽量化が図れないなどの、欠点があった。
（発明の目的）
本発明は上記従来の欠点を除去するためになされたもの
で、市販のＣＰＵを用い、開発費用の低減と開発期間の
短縮が図られ、しかも小型軽量化が図れる小型複合電子
機器を提供することを目的とする。
で、市販のＣＰＵを用い、開発費用の低減と開発期間の
短縮が図られ、しかも小型軽量化が図れる小型複合電子
機器を提供することを目的とする。
（発明の構成） −
独立した複数個のＣＰＵと、これに対応し多回 ′路を
構成する共通の単一のキープ） ＩＪラックス立体を設
け、この組立体をモード選択手段の切換操作に応答して
複数個のＣＰＵのうちの個別ＣＰＵに適合し得るように
作動させてなる小型複合電子機器。
構成する共通の単一のキープ） ＩＪラックス立体を設
け、この組立体をモード選択手段の切換操作に応答して
複数個のＣＰＵのうちの個別ＣＰＵに適合し得るように
作動させてなる小型複合電子機器。
（実施例）
以下、時計付計算機を一例に挙げて説明する。
第１図＋１１．（２）は本発明による小型複合電子機器
のシステムブロック回路図である。
のシステムブロック回路図である。
図において、ＣＰＵ（Ｉ）は電卓用ＣＰＵ、ＫＥＹＩは
計算機用キープ） ＩＪラックスＤＩＳＰＩは計算機用
の表示部であり、同様にＣＰＵ＠、ＫＥＹ２ 。
計算機用キープ） ＩＪラックスＤＩＳＰＩは計算機用
の表示部であり、同様にＣＰＵ＠、ＫＥＹ２ 。
ＤＩＳＰ２はそれぞれ時計用のＣＰＵ、、キーマトリッ
クス及び表示部である。上記各ＣＰＵはそれぞれ単機能
で専用のものが用いられ、計算機ブロック（１）と時計
ブロック（２）の各機能は電気的に分離□されている。
クス及び表示部である。上記各ＣＰＵはそれぞれ単機能
で専用のものが用いられ、計算機ブロック（１）と時計
ブロック（２）の各機能は電気的に分離□されている。
ま九、Ｓｔは時刻設定モードスイッチであり、オン状態
で時刻設定モード、オフ状態で通常モードとなる。Ｓ３
はキーマトリックスＫＥＹ２のキー信号をＣＰＵ（［１
）に供給するか或い・は遮断するかを選択勧換えするた
めのスイッチであり、オン状態で供給、オフ状態で遮断
されるＯ８３はクリアーキーＣに並列に接続されており
、オン状態でクリアーキーＣを押したま＼と同等の状態
となる。以上のＳｌ、８２．８ｓは何れも連動しており
、後述する単一のスライドスイッチの操作によって同時
にオン、同時にオフされる。
で時刻設定モード、オフ状態で通常モードとなる。Ｓ３
はキーマトリックスＫＥＹ２のキー信号をＣＰＵ（［１
）に供給するか或い・は遮断するかを選択勧換えするた
めのスイッチであり、オン状態で供給、オフ状態で遮断
されるＯ８３はクリアーキーＣに並列に接続されており
、オン状態でクリアーキーＣを押したま＼と同等の状態
となる。以上のＳｌ、８２．８ｓは何れも連動しており
、後述する単一のスライドスイッチの操作によって同時
にオン、同時にオフされる。
第２図は上記キーマトリックスＫＥＹＩ、ＫＥＹ２の具
体的構成を示す配置図でやる。図において、２０、は導
電印刷された可動接点２１をもつキートップ、２２は両
面にキー接点２３．２５と配線パターン２４．２６を有
するフレキシブル両面基板である。さらにこの基板と重
ね、これに平行にスペーサ２７を介してキー接点空０．
配線パターン２９牽有する硬質基板２８が設けられてい
る０すなわち、キーマトリックスは、２重構造を有して
おり、計算機及び時計用＋７） ＣＰ Ｕ（Ｉ） 、
ＣＰ Ｕ（ＩＤに対応し２回路を構成する共通の単一キ
ーマトリックス組立体として作用する。計算機モードに
設定すると上段のキーマトリックスが作動し、時計モー
ドに設定すると下段のキーマトリックスが動作状態とな
る。
体的構成を示す配置図でやる。図において、２０、は導
電印刷された可動接点２１をもつキートップ、２２は両
面にキー接点２３．２５と配線パターン２４．２６を有
するフレキシブル両面基板である。さらにこの基板と重
ね、これに平行にスペーサ２７を介してキー接点空０．
配線パターン２９牽有する硬質基板２８が設けられてい
る０すなわち、キーマトリックスは、２重構造を有して
おり、計算機及び時計用＋７） ＣＰ Ｕ（Ｉ） 、
ＣＰ Ｕ（ＩＤに対応し２回路を構成する共通の単一キ
ーマトリックス組立体として作用する。計算機モードに
設定すると上段のキーマトリックスが作動し、時計モー
ドに設定すると下段のキーマトリックスが動作状態とな
る。
第３図は、小型複合機器のキーレイアウトを示し、スラ
イド方式にてキー文字を切換え表示する。
イド方式にてキー文字を切換え表示する。
（１）ハ計算モード、（２）ａ時計モードであり、本モ
ードにおいては計算機は全く動作しない。
ードにおいては計算機は全く動作しない。
、第４図は表示の一例を示し、（１）は時計モード表示
、（２）は計算機モード表示である。
、（２）は計算機モード表示である。
第５図は第３図に示したように計算モードと設定（時計
）モードに応じたキー文字表示となるように切換えるた
めのスライド機構を説明している。
）モードに応じたキー文字表示となるように切換えるた
めのスライド機構を説明している。
図において、第３図と同一部分咳は同一符号をもって示
す。、特に５０は透明キートップ、５１は上キャビネッ
ト、５２はキー文字表示用スライド板である。実施例で
は、計算機と時計上の組合せについて述べたが他の機能
の組合せにより小型複合機器を構成できることはもちろ
んである０〈発明の効果〉 以上説明したように本発明の小型複合機器によれば、独
立、した複数個のＣＰＵを単一のキーマトリックス組立
体により個別に制御することができるため、開発費用の
低減、と開発期間の短縮５化が図られ、しかも小型軽量
の複合電子機器を得ることができる。
す。、特に５０は透明キートップ、５１は上キャビネッ
ト、５２はキー文字表示用スライド板である。実施例で
は、計算機と時計上の組合せについて述べたが他の機能
の組合せにより小型複合機器を構成できることはもちろ
んである０〈発明の効果〉 以上説明したように本発明の小型複合機器によれば、独
立、した複数個のＣＰＵを単一のキーマトリックス組立
体により個別に制御することができるため、開発費用の
低減、と開発期間の短縮５化が図られ、しかも小型軽量
の複合電子機器を得ることができる。
図面は本発明の小型複合電子機器を計算機と時トリック
ス組立体の構成図、第３図はキーレイアウト図、第４図
は表示態様図、第５図はモード選択切換を行うスライド
機構図である。 符号の説明 ＣＰ Ｕ（Ｉ）、 （ＩＩ）・・・中央処理装置ＫＥＹ
Ｉ、２・・・キーマトリックス ＤＩＳＰ１．２・・・表示部 Ｓ ｌ−Ｓ ｓ ・・・モード選択スイッチ代理人 弁
理士 福 士 愛 彦（他２名）Ｕノ
ｔ２ノ第１１！１
ス組立体の構成図、第３図はキーレイアウト図、第４図
は表示態様図、第５図はモード選択切換を行うスライド
機構図である。 符号の説明 ＣＰ Ｕ（Ｉ）、 （ＩＩ）・・・中央処理装置ＫＥＹ
Ｉ、２・・・キーマトリックス ＤＩＳＰ１．２・・・表示部 Ｓ ｌ−Ｓ ｓ ・・・モード選択スイッチ代理人 弁
理士 福 士 愛 彦（他２名）Ｕノ
ｔ２ノ第１１！１
Claims (2)
- （１）複数の独立した異なる時計／計算機等の機能を有
する複合電子機器において、 上記複数の機能を司どるための独立した複数個のＣＰＵ
と、 上記複数の機能を択一的に選択するためのモード選択手
段と、 上記複数個のＣＰＵに対応し多回路を構成する共通の単
一のキーマトリックス組立体と、上記モード選択手段の
切換操作に応答して上記複数個のＣＰＵのうち個別のＣ
ＰＵに適合し得るように上記単一のキーマトリックス組
立体を作動させる手段を具備してなる小型複合電子機器
。 - （２）単一のキーマトリックス組立体が、一の機能の指
令に対応する制御信号を発生させるための第一のキーマ
トリックスと、他の機能の指令に対応する制御信号を発
生させるための上記第一と のキーマトリックスと重ね、これを平行な第二のキーマ
トリックスで構成されている特許請求の範囲第１項に記
載の小型複合電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60029053A JPS61188616A (ja) | 1985-02-15 | 1985-02-15 | 小型複合電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60029053A JPS61188616A (ja) | 1985-02-15 | 1985-02-15 | 小型複合電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188616A true JPS61188616A (ja) | 1986-08-22 |
Family
ID=12265631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60029053A Pending JPS61188616A (ja) | 1985-02-15 | 1985-02-15 | 小型複合電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263914A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | キ−ボ−ド回路 |
-
1985
- 1985-02-15 JP JP60029053A patent/JPS61188616A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263914A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | キ−ボ−ド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280121A (en) | Keyboard assembly with controllable key legends | |
| US4313108A (en) | Electric apparatus for displaying a plurality of key symbols on a single passive display | |
| CA1292534C (en) | Keyboard with alterable configuration | |
| JPH0785371B2 (ja) | キ−ボ−ド | |
| JPS61188616A (ja) | 小型複合電子機器 | |
| JP2002344583A (ja) | 携帯電話機の操作パネル | |
| JP2003303043A (ja) | 表示画面操作装置 | |
| JPS617913A (ja) | キ−入力装置及びその組立て方法 | |
| JPS60264011A (ja) | キ−入力装置及びその組立て方法 | |
| JPS63118823A (ja) | フラツトデイスプレイ装置 | |
| JPS6095624A (ja) | 両面キ−ボ−ド | |
| JPS58137917A (ja) | 表示機能を伴つた押ボタンスイツチ及び該押ボタンスイツチを利用したキ−ボ−ド | |
| JP2635473B2 (ja) | 電子機器 | |
| JPH0528843Y2 (ja) | ||
| JPS63136805A (ja) | デイジタルゲインコントロ−ル装置 | |
| JPS59218524A (ja) | 電源制御方式 | |
| JPS61253525A (ja) | キ−入力装置 | |
| JP2589707B2 (ja) | キーボード装置 | |
| JPH0248722A (ja) | 汎用操作盤 | |
| JPH043369Y2 (ja) | ||
| JPS58191060A (ja) | 両面型電子機器 | |
| JPS5936540U (ja) | マルチスイツチ | |
| JPS60170841U (ja) | 電子計算機等のキ−機能切換装置 | |
| JPS6136249B2 (ja) | ||
| JPS61195421A (ja) | キ− |