JPS61187037A - Read data converting system - Google Patents

Read data converting system

Info

Publication number
JPS61187037A
JPS61187037A JP2605185A JP2605185A JPS61187037A JP S61187037 A JPS61187037 A JP S61187037A JP 2605185 A JP2605185 A JP 2605185A JP 2605185 A JP2605185 A JP 2605185A JP S61187037 A JPS61187037 A JP S61187037A
Authority
JP
Japan
Prior art keywords
data
memory
read
data conversion
read data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2605185A
Other languages
Japanese (ja)
Inventor
Akihiko Kamijo
上條 明彦
Seiichiro Suzuki
鈴木 清一郎
Shigeki Shimizu
清水 繁樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALPS KOGYO KK
Original Assignee
ALPS KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALPS KOGYO KK filed Critical ALPS KOGYO KK
Priority to JP2605185A priority Critical patent/JPS61187037A/en
Publication of JPS61187037A publication Critical patent/JPS61187037A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To protect data by providing a circuit, which converts data read out from a memory, between the memory and a central processing unit. CONSTITUTION:Data is preliminarily stored in a memory 11, and this data is read out to a central processing unit (CPU)13 through a data converting circuit 12. Read data is processing by the CPU13, and data of contents to be displayed is sent to a solid-state display device 17 through a bus 14, an output interface 15, and a driving circuit 16 and is displayed. Since data read out from the memory 11 is converted by the data converting circuit 12 and is read into the CPU13 in this manner, the use of data in the memory which is copied without permission is ineffective even if data in the memory which is copied without permission is used in another microcomputer system, thus protecting data stored in the memory.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、読み出しデータ変換方式に係り、特に、固体
表示装置などに用いられるメモリからの読み出しデータ
の変換をユーザ側で自在に行えるようにした読み出しデ
ータ変換方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a read data conversion method, and in particular, to a read data conversion method that allows a user to freely convert read data from a memory used in a solid-state display device or the like. This invention relates to a read data conversion method.

〔従来の技術〕[Conventional technology]

最近、マイクロコンピュータを用いた制御システムがあ
らゆる分野へ導入され、省力化、自動化の一端を担うよ
うになってきている。このマイクロコンビエータにおい
ては、メモリに予め記憶しているデータを用いて中央処
理装置(CPU)によってデータの処理を行い、処理さ
れたデータが入出力インターフェースを介して各種の機
器に送られる。また、入力用機器から入力されるデータ
は、入力インターフェースを介してCPUに読み込まれ
同様にデータ処理されるように構成されている。第4図
は係るマイクロコンピュータを用いて広告、ニエース、
伝言などの電光表示を行う固体表示装置の制御方式の概
略構成図である0図中、lはメモリ、2はCPU、3は
バス、4は出力インターフェース、5は駆動回路、6は
固体表示装置、7は人出力インターフェース、8は入力
装置、9はディスプレーである。
Recently, control systems using microcomputers have been introduced into various fields, and are playing a role in labor saving and automation. In this microcombinator, a central processing unit (CPU) processes data using data stored in advance in a memory, and the processed data is sent to various devices via an input/output interface. Further, the data input from the input device is read into the CPU via the input interface and is similarly processed. FIG. 4 shows advertisements, necessities,
In Figure 0, which is a schematic configuration diagram of a control system for a solid-state display device that displays electronic messages, etc., l is a memory, 2 is a CPU, 3 is a bus, 4 is an output interface, 5 is a drive circuit, and 6 is a solid-state display device. , 7 is a human output interface, 8 is an input device, and 9 is a display.

第4図において、メモリ1に予め記憶されているデータ
は、CPU2でデータ処理され、表示データがバス3を
介して出力インターフェース4に送られる。この出力イ
ンターフェース4から出力される表示データは、駆動回
路5を介して固体表示装置!6によって表示される。ま
た、データを編集するような場合には、入力装置8から
データを入力することにより、編集を行うことができ、
編集状況はディスプレー9によってモニタすることがで
きるようになっている。
In FIG. 4, data previously stored in a memory 1 is processed by a CPU 2, and display data is sent to an output interface 4 via a bus 3. The display data output from this output interface 4 is sent to the solid-state display device via the drive circuit 5! Displayed by 6. In addition, when editing data, editing can be performed by inputting data from the input device 8.
The editing status can be monitored on the display 9.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このようなマイクロコンピュータを用いた固体表示装置
においては、メモリlに記憶されたデータをCPU2に
読み込み、固体表示装置6によって表示するが、このメ
モリ1に記憶されるデータは各ユーザにおいてそれぞれ
工夫して作成し、宣伝、広告、真向等の有効で優れた表
示効果を上げるようにしている。つまり、ソフトウェア
の作成に要する労力と費用が増大してきている。ところ
がこの多大の労力と費用を要した上で作成されるデータ
は、メモリ1に記憶されるが、容易にコピー可能であり
、コピーされたデータがあれば他のマイクロコンピュー
タシステムに組み込むことにより、そのデータを無断で
容易に転用することができるといった問題があった。特
に現在では、表示効果を高めるために、「ハンテン」 
「テンメツ」 「スポット」等の特殊効果モードにより
、表示文字に多彩な光のアクションを演じさせたり、キ
ーボードにない文字等のロゴタイプやマークの作成のほ
か、イラストを描きアニメーション表示を行うようにし
たりしており、多種多様な特殊効果を自在に駆使してデ
ータを作成するためにそのデータの保護は重要である。
In a solid-state display device using such a microcomputer, data stored in the memory 1 is read into the CPU 2 and displayed on the solid-state display device 6, but the data stored in the memory 1 is modified by each user. The website is created with the aim of achieving effective and excellent display effects for publicity, advertisements, direct marketing, etc. In other words, the effort and cost required to create software are increasing. However, although the data created after requiring a great deal of effort and expense is stored in the memory 1, it can be easily copied, and if there is copied data, it can be incorporated into another microcomputer system. There was a problem in that the data could be easily diverted without permission. Especially now, "Hanten" is used to enhance the display effect.
Special effect modes such as ``Tenmetsu'' and ``Spot'' allow you to perform various light actions on the displayed characters, create logotypes and marks for characters that cannot be found on the keyboard, and draw illustrations and display animations. Since data can be created by making full use of a wide variety of special effects, it is important to protect that data.

それにもかかわらず、その保護は十分でないといった問
題があった。
Despite this, there was a problem that the protection was insufficient.

本発明は、この問題点を解決するために、データが記憶
されるメモリとこのデータを読み出して処理するCPU
との間にデータの変換が可能なデータ変換回路を設けて
、ユーザ側でメモリから読み出されるデータを変換し、
その変換されたデータをCPUで処理させるようにする
ことにより、無断でコピーされたメモリが他のマイクロ
コンピュータシステムにおいて使用されても、使用が無
効となり、メモリに記憶されたデータの保護を行い得る
読み出しデータ変換回路を提供することを口約とする。
In order to solve this problem, the present invention provides a memory that stores data and a CPU that reads and processes this data.
A data conversion circuit that can convert data is provided between the
By having the CPU process the converted data, even if the memory copied without permission is used in another microcomputer system, the use will be invalidated, and the data stored in the memory can be protected. The agreement is to provide a read data conversion circuit.

〔問題点を解決するための手段〕[Means for solving problems]

そのために本発明の読み出しデータ変換方式は、メモリ
と中央処理装置と入出力装置とを備えたデータ処理シス
テムの読み出しデータ変換方式であって、メモリと中央
処理装置との間にメモリから読み出されるデータの変換
が可能なデータ変換回路を設けたことを特徴とするもの
である。
To this end, the read data conversion method of the present invention is a read data conversion method for a data processing system equipped with a memory, a central processing unit, and an input/output device, in which data read from the memory is provided between the memory and the central processing unit. The present invention is characterized in that it is provided with a data conversion circuit capable of converting .

(作用) 本発明の読み出しデータ変換方式では、中央処理装置に
読み込まれるデータはメモリから読み出されたデータそ
のままではなく、データ変換回路を通して変換されたデ
ータである。従って、データ変換回路を通さずにメモリ
に記憶されたデータを中央処理装置に読み込むと、それ
は中央処理装置にとって処理できないデータとなるから
、データ変換回路の変換論理によりメモリに記憶された
データを他のシステムに流用することから保護すること
ができる。
(Function) In the read data conversion method of the present invention, the data read into the central processing unit is not the data read from the memory as is, but the data converted through the data conversion circuit. Therefore, if data stored in memory is read into the central processing unit without passing through the data conversion circuit, it becomes data that the central processing unit cannot process. can be protected from being diverted to other systems.

〔実施例〕〔Example〕

以下、本発明の実施例を図面を参照しながら詳細に説明
する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の読み出しデータ変換方式の概略構成ブ
ロック図、第2図は読み出しデータ変換方式の要部回路
図、第3図は他の実施例を示す読み出しデータ変換方式
の要部説明図である0図中、11はメモリ、12はデー
タ変換回路、例えば、プログラマブルロジックアレイ 
(PLA) 、12−1はANDアレイ、12−2はO
Rアレイ、13はCPU、14はバス、15は出力イン
ターフェース、16は駆動回路、17は固体表示装置、
18は入出力インターフェース、19は入力装置、20
はディスプレイである。
FIG. 1 is a schematic block diagram of the read data conversion method of the present invention, FIG. 2 is a circuit diagram of the main parts of the read data conversion method, and FIG. 3 is an explanatory diagram of the main parts of the read data conversion method showing another embodiment. In the figure, 11 is a memory, 12 is a data conversion circuit, for example, a programmable logic array.
(PLA), 12-1 is AND array, 12-2 is O
R array, 13 is a CPU, 14 is a bus, 15 is an output interface, 16 is a drive circuit, 17 is a solid state display device,
18 is an input/output interface, 19 is an input device, 20
is a display.

第1図において、メモリ11には予めデータが記憶され
ており、そのデータはデータ変換回路12を介してCP
U13に読み出される。その読み出されたデータはCP
U13で処理され、表示内容のデータがバス14を介し
て出力インターフェースI5、駆動回路16を経て固体
表示装置17に送出され表示される。
In FIG. 1, data is stored in a memory 11 in advance, and the data is transferred to a CP via a data conversion circuit 12.
It is read out by U13. The read data is CP
Processed in U13, the display content data is sent via bus 14 to output interface I5 and drive circuit 16 to solid state display device 17, where it is displayed.

このようにメモリ11から読み出されたデータはデータ
変換回路12でそのデータの変換が行われてCPUI 
3に読み込まれることになる。
The data read out from the memory 11 in this way is converted by the data conversion circuit 12 and sent to the CPU
It will be loaded into 3.

この点を第2図を用いて更に詳細に説明する。This point will be explained in more detail using FIG.

ここで、メモリ11は選択回路11−1とブロック11
−2等を存しており、CPU13からアドレスバスを介
して2進法で表わされたアドレス信号を加えると、その
アドレスで指定された番地が選択される0次にcput
3からコントロールバスを介して制御信号Rを加えると
、データバスにブロック11−2の番地の語の内容が読
み出される。その読み出されたデータはデータ変換回路
12に送られる。このデータ変換回路12はANDアレ
イ12−1とORアレイ12−2から成るPL A (
Programmable Logic Array)
であり、デバイスと配線も予め準備されており、プログ
ラミング・ポイントをプログラムすることにより論理を
書き込むことができる。つまり、上下2層マトリックス
状配線を固定とし、その相互接続部分を活性化するかし
ないかで必要なカストマイジングを行う、ここではユー
ザが必要に応じてフィールドで手軽に論理を書き込める
F P L A (Field Programmbl
e Logic Arra)を用いることができる。論
理の書き込み方式としては、例えばヒユーズ溶断型や接
合破壊型のものがあるが、それらのいずれであうでもよ
い、また、このPLAと[(以なプログラム可能なAN
Dアレイと固定されたORアレイからなるP A L 
(Programmable Array Logic
)であってもよい。
Here, the memory 11 includes the selection circuit 11-1 and the block 11.
-2, etc., and when an address signal expressed in binary notation is added from the CPU 13 via the address bus, the address specified by that address is selected.
When a control signal R is applied from block 3 through the control bus, the contents of the word at the address of block 11-2 are read out to the data bus. The read data is sent to the data conversion circuit 12. This data conversion circuit 12 is composed of an AND array 12-1 and an OR array 12-2.
Programmable Logic Array)
The devices and wiring are also prepared in advance, and logic can be written by programming the programming points. In other words, the upper and lower two-layer matrix-like wiring is fixed, and the necessary customization is performed by activating or not activating the interconnection parts.Here, the F PLA is used where the user can easily write logic in the field as necessary. (Field Program
e Logic Arra) can be used. Logic writing methods include, for example, the fuse blowing type and the junction breaking type, but any of these may be used.
P A L consisting of D array and fixed OR array
(Programmable Array Logic
).

このように構成されたデータ変換回路12を用いること
によって、メモリ11から読み出されたデータはユーザ
側で変換されてCPUI 3に読み込まれ、CPU13
において処理される。そしてCPU13からバス14か
ら出力されたデータは、出力インターフェース15、駆
動回路16を経て固体表示装置17にて表示される。
By using the data conversion circuit 12 configured in this way, the data read from the memory 11 is converted on the user side and read into the CPUI 3, and then
Processed in The data outputted from the CPU 13 via the bus 14 is displayed on the solid state display device 17 via the output interface 15 and the drive circuit 16.

また、表示データの編成、編集では、入力装置19から
のデータの入力によって入出力インターフェース18、
バス14を介してCPU13に読み込まれ、CPU13
においてデータの編成、編集が行われる。そして、その
出力データはバス14、出力インターフェース15、駆
動回路16を介して固体表示装置17にて表示される。
In organizing and editing display data, the input/output interface 18 receives data from the input device 19.
is read into the CPU 13 via the bus 14, and the CPU 13
The data is organized and edited in the process. The output data is then displayed on the solid state display device 17 via the bus 14, output interface 15, and drive circuit 16.

なお、入力装置19からのデータ入力によるモニタはデ
ィスプレイ20によって行うことができる。
Note that data input from the input device 19 can be monitored using the display 20.

次に、本発明の他の実施例を第3図に基づいて説明する
Next, another embodiment of the present invention will be described based on FIG.

この例においては、データ変換回路12を構成するPL
Aを複数組用意しておき、例えばアドレス信号の特定ビ
ットの内容によりアナログスイッチをオン、オフし、そ
れらのPLAを任意に選択することができるように構成
する。
In this example, the PL that constitutes the data conversion circuit 12 is
A plurality of sets of PLAs A are prepared, and an analog switch is turned on and off depending on the content of a specific bit of an address signal, so that one of these PLAs can be arbitrarily selected.

このように構成すると多種多様のデータ変換を行うこと
ができる。つまり、メモリ11から出力されるデータと
CPU13に読み込まれるデータとの対応ずけを多種多
様に変換させることができ、メモリ11は、当該マイク
ロコンピュータ・システムにおいてのみ有効なものとし
て使用することができる。換言すれば、このデータ変換
回路はこのマイクロコンピュータ・システムの特殊なt
子キーとしての機能を果たすことができる。
With this configuration, a wide variety of data conversions can be performed. In other words, the correspondence between the data output from the memory 11 and the data read into the CPU 13 can be converted in a wide variety of ways, and the memory 11 can be used effectively only in the microcomputer system. . In other words, this data conversion circuit is a special t of this microcomputer system.
Can function as a child key.

その他の点については前記したのと同様であるので説明
を省略する。
Other points are the same as those described above, so explanations will be omitted.

なお、本発明は前記した実施例に限定されるものではな
く、本発明の趣旨に従い種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
Note that the present invention is not limited to the embodiments described above, and various modifications can be made in accordance with the spirit of the present invention, and these are not excluded from the scope of the present invention.

〔発明の効果) 以上の説明から明らかなように、本発明によれば、本発
明の読み出しデータ変換方式においては、メモリと中央
処理装置間にメモリから読み出されるデータの変換が可
能なデータ変換回路を設けるようにしたので、多大な労
力と費用とをかけて作成されメモリに記憶されているデ
ータを有効に保護することができる。
[Effects of the Invention] As is clear from the above description, according to the present invention, in the read data conversion method of the present invention, a data conversion circuit capable of converting data read from the memory is provided between the memory and the central processing unit. By providing this, it is possible to effectively protect data that has been created with great effort and expense and is stored in the memory.

また、本発明におけるデータ変換回路の付加にヨリ、当
該マイクロコンピュータ・システムは、特定のユーザの
みに使用できるようにシステムの専用化を図ることがで
きる。しかもそのための回路構成も簡単であり、本発明
によってもたらされる効果は大である。
Furthermore, in addition to the addition of the data conversion circuit in the present invention, the microcomputer system can be customized so that it can be used only by a specific user. Moreover, the circuit configuration for this purpose is simple, and the effects brought about by the present invention are great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の読み出しデータ変換方式の概略構成ブ
ロック図、第2図は読み出しデータ変換方式の要部回路
図、第3図は他の実施例を示す読み出しデータ変換方式
の要部説明図、第4図は従来のマイクロコンピュータを
有する制御方式の概略構成図である。 11・・・メモリ、12・・・データ変換回路、12−
1・・・ANDアレイ、12−2・・・ORアレイ、1
3・・・CPU、14・・・バス、15・・・出力イン
ターフェース、16・・・駆動回路、17・・・固体表
示装置、18・・・入出力インタースニース、19・・
・入力装置、20・・・ディスプレイ。 第1図 第2図
FIG. 1 is a schematic block diagram of the read data conversion method of the present invention, FIG. 2 is a circuit diagram of the main parts of the read data conversion method, and FIG. 3 is an explanatory diagram of the main parts of the read data conversion method showing another embodiment. , FIG. 4 is a schematic diagram of a control system using a conventional microcomputer. 11...Memory, 12...Data conversion circuit, 12-
1...AND array, 12-2...OR array, 1
3... CPU, 14... Bus, 15... Output interface, 16... Drive circuit, 17... Solid state display device, 18... Input/output interface, 19...
- Input device, 20... display. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 (1)メモリと中央処理装置と入出力装置とを備えたデ
ータ処理システムの読み出しデータ変換方式であって、
メモリと中央処理装置との間にメモリから読み出される
データの変換が可能なデータ変換回路を設けたことを特
徴とする読み出しデータ変換方式。 (3)データ変換回路は、複数の変換論理を有し読み出
しアドレス信号の特定ビットの内容によって変換論理を
切り換えることを特徴とする特許請求の範囲第1項に記
載の読み出しデータ変換方式。 (2)データ変換回路は、論理アレイを選択可能にした
ことを特徴とする特許請求の範囲第1項に記載の読み出
しデータ変換方式。
[Claims] (1) A read data conversion method for a data processing system including a memory, a central processing unit, and an input/output device, comprising:
A read data conversion method characterized in that a data conversion circuit capable of converting data read from the memory is provided between the memory and the central processing unit. (3) The read data conversion method according to claim 1, wherein the data conversion circuit has a plurality of conversion logics and switches the conversion logic depending on the content of a specific bit of the read address signal. (2) The read data conversion method according to claim 1, wherein the data conversion circuit is capable of selecting a logic array.
JP2605185A 1985-02-13 1985-02-13 Read data converting system Pending JPS61187037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2605185A JPS61187037A (en) 1985-02-13 1985-02-13 Read data converting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2605185A JPS61187037A (en) 1985-02-13 1985-02-13 Read data converting system

Publications (1)

Publication Number Publication Date
JPS61187037A true JPS61187037A (en) 1986-08-20

Family

ID=12182885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2605185A Pending JPS61187037A (en) 1985-02-13 1985-02-13 Read data converting system

Country Status (1)

Country Link
JP (1) JPS61187037A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790761A (en) * 1980-11-26 1982-06-05 Sanyo Electric Co Ltd Data processing method of microcomputer
JPS57111734A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Channel device
JPS592071A (en) * 1982-06-28 1984-01-07 キヤノン株式会社 Data conversion circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790761A (en) * 1980-11-26 1982-06-05 Sanyo Electric Co Ltd Data processing method of microcomputer
JPS57111734A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Channel device
JPS592071A (en) * 1982-06-28 1984-01-07 キヤノン株式会社 Data conversion circuit

Similar Documents

Publication Publication Date Title
TW338817B (en) Computer system with touchpad support in operating system
TW362208B (en) Display driver
KR940015806A (en) Data Processing System Providing Extensible Registers and Method Thereof
US5535404A (en) Microprocessor status register having plural control information registers each set and cleared by on and off decoders receiving the same control data word
JPS61187037A (en) Read data converting system
KR100385493B1 (en) Microcontroller with a reconfigurable program status word
JPH03196188A (en) Display system for information processor
JPS59136851A (en) Data processor
JP2570985B2 (en) Semiconductor associative memory device
JPS5853099A (en) Effective use for memory
KR930013973A (en) Cursor Processing Circuit
JPH02128266A (en) Register with protective function
JP2922963B2 (en) Sequence controller
JPH06349281A (en) Semiconductor device
JP3350688B2 (en) Data processing device
JP2764024B2 (en) Storage device table indexing method and indexing device
JPS6421538A (en) Data driving type computer
KR910010299A (en) Bit operation processing circuit of programmable controller
JPH0545978B2 (en)
JP2000112755A (en) Microcomputer
Richmond Computer Controlled Systems in the Performing Arts
JPS6148057A (en) Address selecting circuit
Naidu Micros get 3-in-1 intro: M Rafiquzzaman ‘Microprocessors and microcomputer development systems: designing microprocessor-based systems’ Harper and Row, New York, USA (1984) $15.75 pp 679
JPS61128698A (en) Scanning device
JPH025186A (en) Data transfer device