JPS61184970A - 画像の拡大回路 - Google Patents
画像の拡大回路Info
- Publication number
- JPS61184970A JPS61184970A JP2441385A JP2441385A JPS61184970A JP S61184970 A JPS61184970 A JP S61184970A JP 2441385 A JP2441385 A JP 2441385A JP 2441385 A JP2441385 A JP 2441385A JP S61184970 A JPS61184970 A JP S61184970A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- clock signal
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はファクシミリ等において画像を走査して得だ
画像情報を使用して画像拡大を行なう回路に関する。
画像情報を使用して画像拡大を行なう回路に関する。
従来、ファクシミリ装置のスキャナーで読み取。
つた画像を拡大送信したり、あるいはコピー機能で拡大
コピーを得る場合などに使用される画像の拡大回路は、
主走査方向に走査して得た画像の−走査分をクロック信
号により−且バッファリングするようにし、そしてこれ
を読み出す際にクロック信号発生源からのクロックを間
引いたクロック信号によって読み出すようにしている。
コピーを得る場合などに使用される画像の拡大回路は、
主走査方向に走査して得た画像の−走査分をクロック信
号により−且バッファリングするようにし、そしてこれ
を読み出す際にクロック信号発生源からのクロックを間
引いたクロック信号によって読み出すようにしている。
これを第３図乃至第５図を参照して説明すると、１は画
像信号入力端子、２はクロック信号入力端子、３は制御
信号入力端子で、入力端子１からの画像信号はラインメ
モリ４に与えられ、また入力端子２からのクロック信号
はＯＲゲート５にその一方の入力として加えられると共
に、データセレクタ回路６に与えられ、書き込み時には
これを介してカウンタ回路７に供給される。入力端子３
には書き込みと読み出しの動作を指定する制御信号が印
加され、クロック信号発生源となる発振回路８のオン、
オフ、発振回路８からのクロックを後述の如く間引くた
めの制御信号を発生させる回路９は上記人刃端子３から
の制御信号によって制御される。発振回路８からのクロ
ック信号はＡＮＤゲー）１０の一方入力として加えられ
ると共に、インバータ１１を通して上記制御信号発生回
路９にも加えられ、その出力制御信号が上記ＡＮＤゲー
ト１０の他方入力として与えられ、ＡＮＤゲート１０か
ら間引いたクロック信号が取り出されてこれが前記デー
タセレクタ回路６に与えられるようになっている。そし
て、このデータセレクタ回路６の切換動作も前記入力端
子３からの制御信号によって制御されるようになってい
ると共に、入力端子３の制御信号は前記ＯＲゲート５に
他方入力としても加えられるようになっている。
像信号入力端子、２はクロック信号入力端子、３は制御
信号入力端子で、入力端子１からの画像信号はラインメ
モリ４に与えられ、また入力端子２からのクロック信号
はＯＲゲート５にその一方の入力として加えられると共
に、データセレクタ回路６に与えられ、書き込み時には
これを介してカウンタ回路７に供給される。入力端子３
には書き込みと読み出しの動作を指定する制御信号が印
加され、クロック信号発生源となる発振回路８のオン、
オフ、発振回路８からのクロックを後述の如く間引くた
めの制御信号を発生させる回路９は上記人刃端子３から
の制御信号によって制御される。発振回路８からのクロ
ック信号はＡＮＤゲー）１０の一方入力として加えられ
ると共に、インバータ１１を通して上記制御信号発生回
路９にも加えられ、その出力制御信号が上記ＡＮＤゲー
ト１０の他方入力として与えられ、ＡＮＤゲート１０か
ら間引いたクロック信号が取り出されてこれが前記デー
タセレクタ回路６に与えられるようになっている。そし
て、このデータセレクタ回路６の切換動作も前記入力端
子３からの制御信号によって制御されるようになってい
ると共に、入力端子３の制御信号は前記ＯＲゲート５に
他方入力としても加えられるようになっている。
前記入力端子２に供給されるクロック信号は、書き込み
時、データセレクタ回路６で選択されてカウンタ回路７
のアップ／ダウンさせるためのカウンタ用信号となると
同時に、ＯＲゲート５を介してラインメモリ４の書き込
み（ＷＲ）信号となり、このようにして、入力端子ｌよ
り入力した画像信号を入力端子２より入力したクロック
信号によってラインメモリ４に１走査分バッファリング
する。第４図はこの時のタイミングチャートで、同図（
ａ）はクロック信号を、また同図（ｂｌは画像信号を示
している。
時、データセレクタ回路６で選択されてカウンタ回路７
のアップ／ダウンさせるためのカウンタ用信号となると
同時に、ＯＲゲート５を介してラインメモリ４の書き込
み（ＷＲ）信号となり、このようにして、入力端子ｌよ
り入力した画像信号を入力端子２より入力したクロック
信号によってラインメモリ４に１走査分バッファリング
する。第４図はこの時のタイミングチャートで、同図（
ａ）はクロック信号を、また同図（ｂｌは画像信号を示
している。
次に、読み出し時、入力端子３０制御信号により発振回
路８、制御信号発生回路９を動作させ、次段の処理回路
へ原画像を拡大して転送する。すなわち、第３図に示す
ように、画像を拡大する場合、制御信号発生回路９は、
第５図（ｂ）のように、クロック信号出力端子１２から
取り出される同図（８１に示すような発振回路８のクロ
ック信号中のｎ ＋ １のクロックをデイゼープルにし
、同図（ｃｌのように間引いたクロック信号をデータセ
レクタ回路６ｆ、介してカウンタ回路７に入力し、画像
信号出力端子１３へ同図（ｄ）に示すような出力を送出
させるようにする。
路８、制御信号発生回路９を動作させ、次段の処理回路
へ原画像を拡大して転送する。すなわち、第３図に示す
ように、画像を拡大する場合、制御信号発生回路９は、
第５図（ｂ）のように、クロック信号出力端子１２から
取り出される同図（８１に示すような発振回路８のクロ
ック信号中のｎ ＋ １のクロックをデイゼープルにし
、同図（ｃｌのように間引いたクロック信号をデータセ
レクタ回路６ｆ、介してカウンタ回路７に入力し、画像
信号出力端子１３へ同図（ｄ）に示すような出力を送出
させるようにする。
このように、従来、拡大する場合には、一旦バツファリ
ングレなければ拡大できず、ラインメモリ４等のハード
ウェアが必要とされ、しかも１走査分のバッファリング
のオーバーヘッドのため拡大に時間がかかつてしまう。
ングレなければ拡大できず、ラインメモリ４等のハード
ウェアが必要とされ、しかも１走査分のバッファリング
のオーバーヘッドのため拡大に時間がかかつてしまう。
この発明はこのように画ｇＩＩを走査して得られる画像
情報を使用して画像拡大を行なう場合に構成が複雑であ
り、かつ変換に時間もかかるという問題を解決しようと
するものである。
情報を使用して画像拡大を行なう場合に構成が複雑であ
り、かつ変換に時間もかかるという問題を解決しようと
するものである。
〔問題点を解決する友めの手段及び作用〕この発明は、
このため、入力クロック信号を遅延手段によって遅延さ
せるようにすると共に、上記人力クロック信号とその人
力クロック信号の遅延信号とを排他的論理和をとるため
のゲート手段に加えるようにし、このゲート手段の出力
を画像情報の走査クロックとすることによって画像を拡
大するようにしたものである。
このため、入力クロック信号を遅延手段によって遅延さ
せるようにすると共に、上記人力クロック信号とその人
力クロック信号の遅延信号とを排他的論理和をとるため
のゲート手段に加えるようにし、このゲート手段の出力
を画像情報の走査クロックとすることによって画像を拡
大するようにしたものである。
以下、この発明の一実施例を図面に基づいて説明する。
第１図はこの発明の一実施例の回路構成を示し、また第
２図はその説明に供するタイミングチャートの一例であ
る。
２図はその説明に供するタイミングチャートの一例であ
る。
第１図において、クロック信号入力端子２に供給される
クロック信号（第２図（ａ））と同期する第２図（ｂＪ
に示す画像信号は、前述の第３図の場合と異なジそのま
ま画像信号出力端子１３に転送される。また、１４は上
記クロック信号を遅延させる遅延回路、１５はＥＸ−Ｏ
Ｒゲートで、このＥＸ−ＯＲゲート１５は後述のように
入力端子２より入力されたクロック信号とこのクロック
信号の遅延信号との排他的論理和をとるためのものであ
る。
クロック信号（第２図（ａ））と同期する第２図（ｂＪ
に示す画像信号は、前述の第３図の場合と異なジそのま
ま画像信号出力端子１３に転送される。また、１４は上
記クロック信号を遅延させる遅延回路、１５はＥＸ−Ｏ
Ｒゲートで、このＥＸ−ＯＲゲート１５は後述のように
入力端子２より入力されたクロック信号とこのクロック
信号の遅延信号との排他的論理和をとるためのものであ
る。
１６は上記クロック信号を入力し、拡大制御信号を出力
する回路で、これは制御信号入力端子３からの制御信号
に応じて拡大しない場合にはハイレベルの、また拡大す
る場合にはローレベ、ルの制御信号を出力する。１７は
その出力制御信号を反転するインバータ、１８はこのイ
ンバータ１７の出力と前記遅延回路１４の出力が供給さ
れる分のゲートで、前述しｆｃＥＸ−ＯＲゲート１５に
は入力端子２のクロック信号がその一方の入力として加
えられると共に、その他方の入力として上記ＡＮＤゲー
ト１８の出力が加えられるようになっている。
する回路で、これは制御信号入力端子３からの制御信号
に応じて拡大しない場合にはハイレベルの、また拡大す
る場合にはローレベ、ルの制御信号を出力する。１７は
その出力制御信号を反転するインバータ、１８はこのイ
ンバータ１７の出力と前記遅延回路１４の出力が供給さ
れる分のゲートで、前述しｆｃＥＸ−ＯＲゲート１５に
は入力端子２のクロック信号がその一方の入力として加
えられると共に、その他方の入力として上記ＡＮＤゲー
ト１８の出力が加えられるようになっている。
次に、上記構成において画像を拡大しない場合と、拡大
する場合の動作について説明する。
する場合の動作について説明する。
入力端子１より入力した第２図（ｂ）の画像信号は出力
端子１３に転送されるが、まず、拡大しない場合、上述
の制御信号出力回路１６から得られる制御信号はインバ
ータ１７により同図（ｄ）のように「０」に変換され、
また入力端子２より入力した同図（＆）に示すクロック
信号は遅延回路１４により同図（ｃｌのように遅延せし
められ、これらがＡＮＤゲート１８に供給される。ＡＮ
Ｄゲート１４の出力は排他的論理和を実現するＥＸ−Ｏ
Ｒゲート１５に供給され、一方、入力端子２に与えられ
たクロック信号（同図（ａ））も同様にＥＸ−ＯＲゲー
ト１５に入力される。拡大しない場合には、上述のかの
ゲート１８の出力信号は「Ｏ」であるから、出力端子１
２には同図（ａ）に示すクロック信号がそのまま送出さ
れ、これを画像情報の走査クロックとして使用する。
端子１３に転送されるが、まず、拡大しない場合、上述
の制御信号出力回路１６から得られる制御信号はインバ
ータ１７により同図（ｄ）のように「０」に変換され、
また入力端子２より入力した同図（＆）に示すクロック
信号は遅延回路１４により同図（ｃｌのように遅延せし
められ、これらがＡＮＤゲート１８に供給される。ＡＮ
Ｄゲート１４の出力は排他的論理和を実現するＥＸ−Ｏ
Ｒゲート１５に供給され、一方、入力端子２に与えられ
たクロック信号（同図（ａ））も同様にＥＸ−ＯＲゲー
ト１５に入力される。拡大しない場合には、上述のかの
ゲート１８の出力信号は「Ｏ」であるから、出力端子１
２には同図（ａ）に示すクロック信号がそのまま送出さ
れ、これを画像情報の走査クロックとして使用する。
一方、拡大する場合、同図（ｄ）に示すように、インバ
ータ１７の出力は「１」となり、このため同図ｔｅｌの
ような遅延されたクロック信号がＡＮＤゲート１８から
出力されることになる。この出力と同図（ａ）のクロッ
ク信号がＥＸ−ＯＲゲート１５に与えられることになる
ので、ｌＩＣＸ−０Ｒゲート１５はこの両者の排他的論
理和をとることによジ、同図（ｆｌＯｎ ＋１ ＋ ｎ
＋ ２に示すように入力クロック信号の２倍の速度の
クロック信号を発生し、画像の拡大を行なう。
ータ１７の出力は「１」となり、このため同図ｔｅｌの
ような遅延されたクロック信号がＡＮＤゲート１８から
出力されることになる。この出力と同図（ａ）のクロッ
ク信号がＥＸ−ＯＲゲート１５に与えられることになる
ので、ｌＩＣＸ−０Ｒゲート１５はこの両者の排他的論
理和をとることによジ、同図（ｆｌＯｎ ＋１ ＋ ｎ
＋ ２に示すように入力クロック信号の２倍の速度の
クロック信号を発生し、画像の拡大を行なう。
そして例えば１２５％拡大（Ａ４→Ｂ４）’ｉ実現する
には４ビツト毎に１ビツトの割合で、この回路を適用す
れば良く、同様に種々の倍率に拡大することができる。
には４ビツト毎に１ビツトの割合で、この回路を適用す
れば良く、同様に種々の倍率に拡大することができる。
このようにして、上記実施例によれば、拡大する場合は
入力クロック信号とこの人力クロック信号の遅延信号の
排他的論理和をとることにより、擬似的に入力クロック
の２倍の速度の出力クロック信号を発生させ、これを画
像情報の走査クロックとして画像を拡大することができ
る。従来、回路構成が第３図のようなものであるのに対
し、第１図に示すように極めて簡単な構成となり、この
ような簡単な構成により画像拡大を実現できるので回路
の小規模化、コストダウンが図れる。しかも第３図に示
したようなラインメモリ１がなく、従って１走査分のバ
ッファリングのため拡大にその分時間がかかるというこ
とがないから、変換時間も短縮される。
入力クロック信号とこの人力クロック信号の遅延信号の
排他的論理和をとることにより、擬似的に入力クロック
の２倍の速度の出力クロック信号を発生させ、これを画
像情報の走査クロックとして画像を拡大することができ
る。従来、回路構成が第３図のようなものであるのに対
し、第１図に示すように極めて簡単な構成となり、この
ような簡単な構成により画像拡大を実現できるので回路
の小規模化、コストダウンが図れる。しかも第３図に示
したようなラインメモリ１がなく、従って１走査分のバ
ッファリングのため拡大にその分時間がかかるというこ
とがないから、変換時間も短縮される。
以上のように、この発明によれば、遅延手段と排他的論
理和を得るゲート手段を用いるという簡単な構成により
画像拡大を実現することができるので、回路の小規模化
、コストダウンを図ることができ、しかも従来必要とさ
れたラインメモリを用いないので変換時間の短縮を図る
ことができるという特長を有する。
理和を得るゲート手段を用いるという簡単な構成により
画像拡大を実現することができるので、回路の小規模化
、コストダウンを図ることができ、しかも従来必要とさ
れたラインメモリを用いないので変換時間の短縮を図る
ことができるという特長を有する。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の動作の説明に供するタイミングチャート、第
３図は従来の回路構成を示すブロック図、第４図は第１
図のラインメモリへの書き込み時のタイミングチャート
、第５図は同じく読み出し時のタイミングチャートであ
る。 ｌ・・・画像信号大刀端子、２・・・クロック信号久方
端子、１４・・・遅延回路、１５・・・ＥＸ−ＯＲゲー
ト。 特許出願人 富士ゼロックス株式会社代 理 人
弁理土中 村 智 廣（外２名） １：画ｆ東信号入力Ｍ÷ １５： ＥＸ−ｏＲ１７”−ト 第１図 第２図 ４；フインメｔり 第３図 第４図 第５図 （ｄ）
は第１図の動作の説明に供するタイミングチャート、第
３図は従来の回路構成を示すブロック図、第４図は第１
図のラインメモリへの書き込み時のタイミングチャート
、第５図は同じく読み出し時のタイミングチャートであ
る。 ｌ・・・画像信号大刀端子、２・・・クロック信号久方
端子、１４・・・遅延回路、１５・・・ＥＸ−ＯＲゲー
ト。 特許出願人 富士ゼロックス株式会社代 理 人
弁理土中 村 智 廣（外２名） １：画ｆ東信号入力Ｍ÷ １５： ＥＸ−ｏＲ１７”−ト 第１図 第２図 ４；フインメｔり 第３図 第４図 第５図 （ｄ）
Claims (1)
- 画像を走査して得られる画像情報を使用して画像拡大を
行なわせる機器において、クロック信号が供給される入
力端子と、上記クロック信号と同期する画像情報が供給
される入力端子と、上記クロック信号を遅延させる遅延
手段と、上記クロック信号と上記遅延手段からの遅延信
号との排他的論理和の信号を得るゲート手段とを備え、
拡大する場合に上記ゲート手段の出力を上記画像情報の
走査クロックとするようにしたことを特徴とする画像の
拡大回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2441385A JPS61184970A (ja) | 1985-02-13 | 1985-02-13 | 画像の拡大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2441385A JPS61184970A (ja) | 1985-02-13 | 1985-02-13 | 画像の拡大回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184970A true JPS61184970A (ja) | 1986-08-18 |
Family
ID=12137469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2441385A Pending JPS61184970A (ja) | 1985-02-13 | 1985-02-13 | 画像の拡大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184970A (ja) |
-
1985
- 1985-02-13 JP JP2441385A patent/JPS61184970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59178863A (ja) | 画像処理装置 | |
| GB2144294A (en) | Facsimile system | |
| JPH11185477A (ja) | タイミング信号生成回路 | |
| JPS61184970A (ja) | 画像の拡大回路 | |
| JP3461363B2 (ja) | ビデオインタフェース | |
| JPH07212568A (ja) | 画像形成装置 | |
| JP4813405B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム、記録媒体 | |
| JPS6398076A (ja) | 画情報縮小装置 | |
| JP2567695B2 (ja) | 画像データの拡大・縮小回路 | |
| JP2737932B2 (ja) | 画像データ縮小装置 | |
| JPH01293078A (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JP2713313B2 (ja) | 画像処理方法および装置 | |
| JPH10126595A (ja) | 画像データ処理装置 | |
| JPH0465582B2 (ja) | ||
| JP2955300B2 (ja) | 画像処理方法及びその装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JP2548180B2 (ja) | 画像処理装置 | |
| JPH0723214A (ja) | 画像処理装置 | |
| JPH0364165A (ja) | 画像処理装置 | |
| KR970057708A (ko) | 화상처리시스템에 있어서 n x n윈도우 처리방법 및 시스템 | |
| JPH035863A (ja) | デジタルシステム | |
| JP2001268354A (ja) | クロック生成回路 | |
| JPH0537772A (ja) | イメージ情報変換装置 | |
| JPH029269A (ja) | 画像データ変倍処置装置 | |
| JPS59206979A (ja) | 画素密度変換方式 |