JPS61184839A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61184839A
JPS61184839A JP60024662A JP2466285A JPS61184839A JP S61184839 A JPS61184839 A JP S61184839A JP 60024662 A JP60024662 A JP 60024662A JP 2466285 A JP2466285 A JP 2466285A JP S61184839 A JPS61184839 A JP S61184839A
Authority
JP
Japan
Prior art keywords
bonding wire
chip
bonding
coated
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60024662A
Other languages
English (en)
Other versions
JPH0531296B2 (ja
Inventor
Kunihito Sakai
酒井　国人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60024662A priority Critical patent/JPS61184839A/ja
Publication of JPS61184839A publication Critical patent/JPS61184839A/ja
Publication of JPH0531296B2 publication Critical patent/JPH0531296B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特にその薄形化及びボ
ンディングワイヤの変形に伴う回路ショートの防止を図
り、さらには新しいパンケージ方法を提供するために絶
縁被覆したボンディングワイヤを用いたものに関するも
のである。
〔従来の技術〕
一般に大部分の半導体装置においては、直径が２０〜３
０μの金あるいはアルミニウム線がチップとリード間の
接続に用いられている。このボンディングワイヤは細線
のため少しの振動や衝撃で簡単に変形あるいは切断する
。変形が起こるとこのボンディングワイヤは他のボンデ
ィングワイヤや他の導体部分と接触し、回路のショート
不良が発生する。また切断した場合は、半導体の機能が
停止するという重大な欠陥になる。
このように現在のボンディングワイヤは、簡単に変形、
切断が起こるため、後工程のパッケージング方法が限定
され、そのためパンケージの寸法が太き（なったり、コ
スト高になる欠点がある。
以下、現在の問題点を代表例として混成ＩＣを用いて説
明する。
混成ＩＣはセラミック基板上にＩＣ，コンデンサ、抵抗
等が配置されている。そしてこれらの中ＩＣを実装する
には、セラミック基板上に直接ＩＣチップをハンダ等で
接着し、該チップとり−ト線間でワイヤポンディングを
行なっている。この時の組立寸法関係を簡単に説明する
と、セラミック基板を基準にして、チップ表面までが約
０．４ｍｍ、チ・２プ表面からボンディングワイヤまで
が約０．３ｍ　ｍでセラミック基板からは、合せて０．
７ｍｍの高さになる。部品を組立てた後、湿気や振動か
らこれらを保護するために、全体を樹脂で封止する。封
止する方法は種々あるが、ボンディングワイヤが変形し
たり切断しないよう、液状樹脂を用いた注形法か、粉体
を用いたコーティング法が採用されている。
これらの封止方法は、ボンディングワイヤの変形防止が
できることを主に考えたものであり、逆にボンディング
ワイヤを圧縮平坦化することができれば、ボンディング
ワイヤからチップ表面までの高さ０．３ｍｍを３０ミク
ロン、即ち約ｌ／１０まで低くすることができるうえ、
パッケージ方法もこれまでのような概念に固定されるこ
となく新しいパッケージ法を採用することができる。例
えばプリプレグシートを圧着硬化することも可能になる
。
第３図はセラミック基板上にチップを配置した従来の混
成ＩＣの一部分を断面図で示したもので、図において、
ｌはチップ２とリード４を接続する直径が２５ミクロン
のボンディングワイヤ、２はセラミック基板３の上に直
接ハンダ付けした厚さが０．４ｍｍのチップ、４はボン
ディングワイヤ１によりチップ２と接続するリードであ
る。第４図は第１図のように組立てたものを粉体でコー
ティングした状態を示す断面図であり、５は樹脂である
。
まず、第３図のようにチップ２の上にボンディングワイ
ヤ１を０．２ｍｍ間隔で３０本、周囲にポンディングす
る。この時チップ２表面からボンディングワイヤ１まで
の高さＡは０．３ｍｍになる。
これ以下にするとボンディングワイヤｌがチップ２の各
コーナーに接触してショート不良を起こすため、０．３
ｍｍ以上にしなければならない。セラミック基板３の面
からボンディングワイヤ１の上まではチップ２の厚さが
Ｑ、４ｍｍであるので、９．７ｍｍになる。この状態で
第４図の如く、全体を３５０℃まで加熱して熱硬化性の
樹脂５をコーティングする。信頼性の面から樹脂５の厚
さはセラミック基板３の表面から約１ｍｍになるように
コーティングする。樹脂５のコーティングは、１回で０
．２ｍｍ程度しか付着しないため、５回繰り返して１ｍ
ｍにする。
〔発明が解決しようとする問題点〕
このようにボンディングワイヤ１を変形することなく樹
脂５をコーティングすると、パッケージ寸法が少なくと
も１ｍｍ以上の厚さになるばかりでなく、量産性も悪く
なるという問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、ボンディングワイヤが変形して他と接触しても
、ショート不良を起こすことなくパッケージを薄形化で
きる半導体装置を得ることを目的とするものである。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、半導体素子と他の導体を
接続するボンディングワイヤに絶縁被覆を施し、封止樹
脂でこれらを封止固着する際にボンディングワイヤが平
坦に変形するよう該ワイヤ。
上記半導体素子及び他の導体全体を圧着封止するように
したものである。
〔作用〕
この発明においては、絶縁被覆が施されたボンディング
ワイヤは、樹脂封止の際に平坦になるから、回路のショ
ート不良を起こすことなく半導体装置を薄形化できる。
〔実施例〕
以下、本発明の実施例を図について説明する。
第１図は、本発明の一実施例による半導体装置の絶縁被
覆したボンディングワイヤの配線状態を示した断面図で
あり、第２図は絶縁したボンディングワイヤを上からプ
リプレグシートで圧着封止し、変形させた状態を示す図
である。両図において、１〜４は従来と同じものを示し
、６はボンディングワイヤ１表面に被覆された絶縁物、
７はプリプレグシートである。
本装置では、まず第１図の如（、ボンディングワイヤ１
の表面を絶縁物６で被覆し、この後チップ２とリード４
とを接続する。この際ボンディングワイヤ１の高さは１
表面をプリプレグシート７で圧着する前は０．３ｍｍと
従来と同じである。次に、第２図のように圧縮成形法に
てプリプレグシート７で圧着する。これによりボンディ
ングワイヤｌは簡単に変形して平坦化する。この時チッ
プ２の周囲にある３０本のボンディングワイヤ１は互い
に接触したり、あるいは他の導体部分に触れる。しかし
ボンディングワイヤ１の表面には、絶縁物６が被覆され
ているため、回路がショートすることがない。また、プ
リプレグシート７ば熱融着してボンディングワイヤ１や
チップ２等が従来と同様に固着される。
このようにしてパフケージしたＩＣは、ボンディングワ
イヤＩｎの高さ０．３ｍｍが０．０３ｍｍま０．７ｍｍ
から０．４３ｍｍになり、全体の高さを４０％薄くする
ことができる。
このように本実施例では、絶縁被覆を施したボンディン
グワイヤを、樹脂封止の際に圧縮成形するようにしたの
で、ボンディングワイヤが互いに接触したり、他の導体
部分に触れてもショート不良を起こすことなく装置の薄
形化ができ、その結果量産性が向上する。また、本実施
例ではプリプレグシートを用いたので耐湿性をさらに向
上できる。
一般に、ＩＣ，ｌ−ランジスタ、ダイオード、混成ＩＣ
等の半導体装置に用いられているボンディング法として
は、はとんど同じ方法が採用されており、本発明のよう
に絶縁被覆を施したボンディングワイヤを使用すれば、
これらのいずれにおいても平坦化が可能になり、その結
果薄形化ができる。
またパフケージ法もトランスファ成形法、ポツティング
法、コーティング法に限定されることなく、ボンディン
グワイヤに圧力をかけて変形しても良い０例えば圧縮成
形法、真空成形法などを採用できる。中でも熱硬化性プ
リプレグシートを加熱状態でチップ上面から圧着する本
実施例で用いた圧縮成形法は、生産性に優れており、最
適である。
なお、上記実施例では予め絶縁を施したボンディングワ
イヤを用いたが、本発明は必ずしもこれに限定されるも
のではなく、従来のように組立てた後ワイヤに絶縁を施
しても同様な効果が得られることは明らかである。
〔発明の効果〕
以上のように、本発明に係る半導体装置によれば、半導
体素子と他の導体を接続するボンディングワイヤに絶縁
被覆を施してこれら全体をボンディングワイヤが平坦に
変形するように樹脂封止したので、回路のショート不良
を起こすことなく、装置の薄形化ができ、その結果量産
性を向上できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置のボンディ
ングワイヤに絶縁物を被覆した状態を示す断面図、第２
図は圧縮成形法にてボンディングワイヤを変形させた状
態を示す断面図、第３図は従来の混成ＩＣの部分断面図
、第４図は樹脂をコーティングした時の断面図である。 １・・・ボンディングワイヤ、２・・・半導体素子、４
・・・リード（他の導体）、６・・・絶縁物、７・・・
プリプレグシート（樹脂）。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子と他の導体を電気的に接続するボンデ
    ィングワイヤが絶縁膜により被覆され、上記半導体素子
    、他の導体及びボンディングワイヤ全体が樹脂にて圧着
    封止され、この際上記ボンディングワイヤが平坦に変形
    されていることを特徴とする半導体装置。
  2. （２）上記樹脂は熱硬化性プリプレグシートであること
    を特徴とする特許請求の範囲第１項記載の半導体装置。
JP60024662A 1985-02-12 1985-02-12 半導体装置 Granted JPS61184839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60024662A JPS61184839A (ja) 1985-02-12 1985-02-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60024662A JPS61184839A (ja) 1985-02-12 1985-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JPS61184839A true JPS61184839A (ja) 1986-08-18
JPH0531296B2 JPH0531296B2 (ja) 1993-05-12

Family

ID=12144356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60024662A Granted JPS61184839A (ja) 1985-02-12 1985-02-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS61184839A (ja)

Also Published As

Publication number Publication date
JPH0531296B2 (ja) 1993-05-12

Similar Documents

Publication Publication Date Title
EP0771029A2 (en) Semiconductor device having an improved structure for preventing cracks, and method of manufacturing the same
JPH06302653A (ja) 半導体装置
JPH0448767A (ja) 樹脂封止型半導体装置
US4839713A (en) Package structure for semiconductor device
KR920001689A (ko) 반도체장치 및 그 제조방법
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPS61142728A (ja) モノリシツク・キヤパシタ
EP0157590A2 (en) Packaged electronic device
JPH0645504A (ja) 半導体装置
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JPS61184839A (ja) 半導体装置
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JPH0817870A (ja) 半導体装置
JPS61147555A (ja) 半導体装置
JPH06241889A (ja) 半導体装置
JPH07169795A (ja) 半導体装置
JPS6236299Y2 (ja)
JPH0525182B2 (ja)
WO1999034444A1 (fr) Dispositif a semiconducteur et son procede de fabrication
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
JPH04252041A (ja) 混成集積回路の製造方法
JP2561415Y2 (ja) 半導体装置
JPH04146659A (ja) 半導体装置およびその製造方法
JPH0547835A (ja) 半導体装置の実装構造
JPH03276737A (ja) 半導体装置