JPH0531296B2 - - Google Patents

Info

Publication number
JPH0531296B2
JPH0531296B2 JP60024662A JP2466285A JPH0531296B2 JP H0531296 B2 JPH0531296 B2 JP H0531296B2 JP 60024662 A JP60024662 A JP 60024662A JP 2466285 A JP2466285 A JP 2466285A JP H0531296 B2 JPH0531296 B2 JP H0531296B2
Authority
JP
Japan
Prior art keywords
bonding wire
chip
resin
bonding
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60024662A
Other languages
English (en)
Other versions
JPS61184839A (ja
Inventor
Kunihito Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60024662A priority Critical patent/JPS61184839A/ja
Publication of JPS61184839A publication Critical patent/JPS61184839A/ja
Publication of JPH0531296B2 publication Critical patent/JPH0531296B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特にその薄形
化及びボンデイングワイヤの変形に伴う回路シヨ
ートの防止を図り、さらには新しいパツケージ方
法を提供するために絶縁被覆したボンデイングワ
イヤを用いたものに関するものである。
〔従来の技術〕
一般に大部分の半導体装置においては、直径が
20〜30μの金あるいはアルミニウム線がチツプと
リード間の接続に用いられている。このボンデイ
ングワイヤは細線のため少しの振動や衝撃で簡単
に変形あるいは切断する。変形が起こるとこのボ
ンデイングワイヤは他のボンデイングワイヤや他
の導体部分と接触し、回路のシヨート不良が発生
する。また切断した場合は、半導体の機能が停止
するという重大な欠陥になる。
このように現在のボンデイングワイヤは、簡単
に変形、切断が起こるため、後工程のパツケージ
ング方法が限定され、そのためパツケージの寸法
が大きくなつたり、コスト高になる欠点がある。
以下、現在の問題点を代表例として混成ICを
用いて説明する。
混成ICはセラミツク基板上にIC、コンデンサ、
抵抗等が配置されている。そしてこれらの中IC
を実装するには、セラミツク基板上に直接ICチ
ツプをハンダ等で接着し、該チツプとリード線間
でワイヤボンデイングを行なつている。この時の
組立寸法関係を簡単に説明すると、セラミツク基
板を基準にして、チツプ表面まで約0.4mm、チツ
プ表面からボンデイングワイヤまでが約0.3mmで
セラミツク基板からは、合せて0.7mmの高さにな
る。部品を組立てた後、湿気や振動からこれらを
保護するために、全体を樹脂で封止する。封止す
る方法は種々あるが、ボンデイングワイヤが変形
したり切断しないよう、液状樹脂を用いた注形法
か、粉体を用いたコーテイング法が採用されてい
る。
これらの封止方法は、ボンデイングワイヤの変
形防止ができることを主に考えたものであり、逆
にボンデイングワイヤを圧縮平坦化することがで
きれば、ボンデイングワイヤからチツプ表面まで
の高さ0.3mmを30ミクロン、即ち約1/10まで低く
することができるうえ、パツケージ方法もこれま
でのような概念に固定されることなく新しいパツ
ケージ法を採用することができる。例えばプリプ
レグシートを圧着硬化することも可能になる。
第３図はセラミツク基板上にチツプを配置した
従来の混成ICの一部分を断面図で示したもので、
図において、１はチツプ２とリード４を接続する
直径が25ミクロンのボンデイングワイヤ、２はセ
ラミツク基板３の上に直接ハンダ付けした厚さが
0.4mmのチツプ、４はボンデイングワイヤ１によ
りチツプ２と接続するリードである。第４図は第
１図のように組立てたものを粉体でコーテイング
した状態を示す断面図であり、５は樹脂である。
まず、第３図のようにチツプ２の上にボンデイ
ングワイヤ１を0.2mm間隔で30本、周囲にボンデ
イングする。この時チツプ２表面からボンデイン
グワイヤ１までの高さＡは0.3mmになる。これ以
下にするとボンデイングワイヤ１がチツプ２の各
コーナーに接触してシヨート不良を起こすため、
0.3mm以上にしなければならない。セラミツク基
板３の面からボンデイングワイヤ１の上まではチ
ツプ２の厚さが0.4mmであるので、0.7mmになる。
この状態で第４図の如く、全体を150℃まで加熱
して熱硬化性の樹脂５をコーテイングする。信頼
性の面から樹脂５の厚さはセラミツク基板３の表
面から約１mmになるようにコーテイングする。樹
脂５のコーテイングは、１回で0.2mm程度しか付
着しないため、５回繰り返して１mmにする。
〔発明が解決しようとする問題点〕
このようにボンデイングワイヤ１を変形するこ
となく樹脂５をコーテイングすると、パツケージ
寸法が少なくとも１mm以上の厚さになるばかりで
なく、量産性も悪くなるという問題点があつた。
本発明は上記のような問題点を解消するために
なされたもので、ボンデイングワイヤが変形して
他と接触しても、シヨート不良を起こすことなく
パツケージを薄形化できる半導体装置を得ること
を目的とするものである。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、半導体素子と他
の導体を接続するボンデイングワイヤに絶縁被覆
を施し、封止樹脂でこれらを封止固着する際にボ
ンデイングワイヤが平坦に変形するよう該ワイ
ヤ、上記半導体素子及び他の導体全体を圧着封止
するようにしたものである。
〔作用〕
この発明においては、絶縁被覆が施されたボン
デイングワイヤは、樹脂封止の際に平坦になるか
ら、回路のシヨート不良を起こすことなく半導体
装置を薄形化できる。
〔実施例〕
以下、本発明の実施例を図について説明する。
第１図は、本発明の一実施例による半導体装置の
絶縁被覆したボンデイングワイヤの配線状態を示
した断面図であり、第２図は絶縁したボンデイン
グワイヤを上からプリプレグシートで圧着封止
し、変形させた状態を示す図である。両図におい
て、１〜４は従来と同じものを示し、６はボンデ
イングワイヤ１表面に被覆された絶縁物、７はプ
リプレグシートである。
本装置では、まず第１図の如く、ボンデイング
ワイヤ１の表面を絶縁物６で被覆し、この後チツ
プ２とリード４とを接続する。この際ボンデイン
グワイヤ１の高さは、表面をプリプレグシート７
で圧着する前は0.3mmと従来と同じである。次に、
第２図のように圧縮成形法にてプリプレグシート
７で圧着する。これによりボンデイングワイヤ１
は簡単に変形して平坦化する。この時チツプ２の
周囲にある30本のボンデイングワイヤ１は互いに
接触したり、あるいは他の導体部分に触れる。し
かしボンデイングワイヤ１の表面には、絶縁物６
が被覆されているため、回路がシヨートすること
がない。また、プリプレグシート７は熱融着して
ボンデイングワイヤ１やチツプ２等が従来と同様
に固着される。
このようにしてパツケージしたICは、ボンデ
イングワイヤ１までの高さ0.3mmが0.03mmまで圧
縮されることから、セラミツク基板３の上面から
ボンデイングワイヤ１までの高さは、これまでの
0.7mmから0.43mmになり、全体の高さを40％薄く
することができる。
このように本実施例では、絶縁被覆を施したボ
ンデイングワイヤを、樹脂封止の際に圧縮成形す
るようにしたので、ボンデイングワイヤが互いに
接触したり、他の導体部分に触れてもシヨート不
良を起こすことなく装置の薄形化ができ、その結
果量産性が向上する。また、本実施例ではプリプ
レグシートを用いたので耐湿性をさらに向上でき
る。
一般に、IC、トランジスタ、ダイオード、混
成IC等の半導体装置に用いられているボンデイ
ング法としては、ほとんど同じ方法が採用されて
おり、本発明のように絶縁被覆を施したボンデイ
ングワイヤを使用すれば、これらのいずれにおい
ても平坦化が可能になり、その結果薄形化ができ
る。
またパツケージ法もトランスフア成形法、ポツ
テイング法、コーテイング法に限定されることな
く、ボンデイングワイヤに圧力をかけて変形して
も良い。例えば圧縮成形法、真空成形法などを採
用できる。中でも熱硬化性プリプレグシートを加
熱状態でチツプ上面から圧着する本実施例で用い
た圧縮成形法は、生産性に優れており、最適であ
る。
なお、上記実施例では予め絶縁を施したボンデ
イングワイヤを用いたが、本発明は必ずしもこれ
に限定されるものではなく、従来のように組立て
た後ワイヤに絶縁を施しても同様な効果が得られ
ることは明らかである。
〔発明の効果〕
以上のように、本発明に係る半導体装置によれ
ば、半導体素子と他の導体を接続するボンデイン
グワイヤに絶縁被覆を施してこれら全体をボンデ
イングワイヤが平坦に変形するように樹脂封止し
たので、回路のシヨート不良を起こすことなく、
装置の薄形化ができ、その結果量産性を向上でき
る効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の
ボンデイングワイヤに絶縁物を被覆した状態を示
す断面図、第２図は圧縮成形法にてボンデイング
ワイヤを変形させた状態を示す断面図、第３図は
従来の混成ICの部分断面図、第４図は樹脂をコ
ーテイングした時の断面図である。 １……ボンデイングワイヤ、２……半導体素
子、４……リード（他の導体）、６……絶縁物、
７……プリプレグシート（樹脂）。なお図中同一
符号は同一又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体素子と他の導体を電気的に接続するボ
    ンデイングワイヤが絶縁膜により被覆され、上記
    半導体素子、他の導体及びボンデイングワイヤ全
    体が樹脂にて圧着封止され、この際上記ボンデイ
    ングワイヤが平坦に変形されていることを特徴と
    する半導体装置。 ２ 上記樹脂は熱硬化性プリプレグシートである
    ことを特徴とする特許請求の範囲第１項記載の半
    導体装置。
JP60024662A 1985-02-12 1985-02-12 半導体装置 Granted JPS61184839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60024662A JPS61184839A (ja) 1985-02-12 1985-02-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60024662A JPS61184839A (ja) 1985-02-12 1985-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JPS61184839A JPS61184839A (ja) 1986-08-18
JPH0531296B2 true JPH0531296B2 (ja) 1993-05-12

Family

ID=12144356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60024662A Granted JPS61184839A (ja) 1985-02-12 1985-02-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS61184839A (ja)

Also Published As

Publication number Publication date
JPS61184839A (ja) 1986-08-18

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US4363076A (en) Integrated circuit package
EP0502710B1 (en) Flexible film semiconductor package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
US4437235A (en) Integrated circuit package
EP0642156A2 (en) Improved encapsulated semiconductor chip module and method of forming the same
JPH06302653A (ja) 半導体装置
KR960005039B1 (ko) 수지밀봉형 반도체장치
JP3417095B2 (ja) 半導体装置
JPH0645504A (ja) 半導体装置
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JPH0531296B2 (ja)
JPS61147555A (ja) 半導体装置
JPH06241889A (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPS62296541A (ja) 樹脂封止型半導体装置
JPS6236299Y2 (ja)
JPS63107126A (ja) 半導体装置
JP2561415Y2 (ja) 半導体装置
JP2755032B2 (ja) 半導体装置
KR950006129Y1 (ko) 반도체 조립장치
JPH0525182B2 (ja)
JPS6236385B2 (ja)