JPS6118280A - バツフアメモリ制御方式 - Google Patents
バツフアメモリ制御方式Info
- Publication number
- JPS6118280A JPS6118280A JP59137366A JP13736684A JPS6118280A JP S6118280 A JPS6118280 A JP S6118280A JP 59137366 A JP59137366 A JP 59137366A JP 13736684 A JP13736684 A JP 13736684A JP S6118280 A JPS6118280 A JP S6118280A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- buffer memory
- period
- encoded data
- stop signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチフィールド駒落とし方式によるフレー
ム間符号化装置のダブルバッファメモリを制御するバッ
ファメモリ制御方式に関するものである。
ム間符号化装置のダブルバッファメモリを制御するバッ
ファメモリ制御方式に関するものである。
テレビカメラで撮像した画像信号を帯域圧縮して伝送す
る方式に於いては、例えば、フレーム間符号化方式が採
用されている。このフレーム間符号化方式は、画像信号
のフレーム間の差分を符号化するものであり、この符号
化データは、各フレームに於いて異なる量となる。即ち
、動きのある画面を撮像した場合は、フレーム間相関が
小さいので、符号化データ量は多くなり、動きの小さい
画面を撮像した場合は、フレーム間相関が大きいので、
符号化データ量は少なくなる。
る方式に於いては、例えば、フレーム間符号化方式が採
用されている。このフレーム間符号化方式は、画像信号
のフレーム間の差分を符号化するものであり、この符号
化データは、各フレームに於いて異なる量となる。即ち
、動きのある画面を撮像した場合は、フレーム間相関が
小さいので、符号化データ量は多くなり、動きの小さい
画面を撮像した場合は、フレーム間相関が大きいので、
符号化データ量は少なくなる。
符号化データを伝送する場合、前述のように、フレーム
毎に符号化データの発生量が異なるから、バッファメモ
リを介して一定速度で送出するものであり、通常ダブル
バッファメモリが用いられる。例えば、第３図に示すよ
うに、スイッチ回路ＳＷ１．ＳＷ２によりバッファメモ
リＢＭＡ、ＢＭＢの切換制御を行い、スイッチ回路ＳＷ
Ｉを介して符号化データを一方のバッファメモリＢＭＡ
に書込んでいる時、他方のバッファメモリＢＭＢから既
に書込んだ符号化データを伝送速度に対応した速度で読
出し、スイッチ回路ＳＷ２を介して送出するものであり
、スイッチ回路ｓｗｉ、ｓｗ２をフレーム周期で切換え
ることにより、伝送路に符号化データを送出するもので
ある。従って、一方と他方とのバッファメモリＢＭＡ、
ＢＭＢは、少なく吉も１フレ一ム間で符号化データを読
出して送出できる符号化データの蓄積容量を有するもの
である。
毎に符号化データの発生量が異なるから、バッファメモ
リを介して一定速度で送出するものであり、通常ダブル
バッファメモリが用いられる。例えば、第３図に示すよ
うに、スイッチ回路ＳＷ１．ＳＷ２によりバッファメモ
リＢＭＡ、ＢＭＢの切換制御を行い、スイッチ回路ＳＷ
Ｉを介して符号化データを一方のバッファメモリＢＭＡ
に書込んでいる時、他方のバッファメモリＢＭＢから既
に書込んだ符号化データを伝送速度に対応した速度で読
出し、スイッチ回路ＳＷ２を介して送出するものであり
、スイッチ回路ｓｗｉ、ｓｗ２をフレーム周期で切換え
ることにより、伝送路に符号化データを送出するもので
ある。従って、一方と他方とのバッファメモリＢＭＡ、
ＢＭＢは、少なく吉も１フレ一ム間で符号化データを読
出して送出できる符号化データの蓄積容量を有するもの
である。
前述のダブルバッファメモリ方式に於いて、成るフレー
ム内の符号化データ量が非常に多くなった場合は、バッ
ファメモリの容量以上となって書込めなくなることがあ
る。その場合は、フレーム間符号化を停止させて、バッ
ファメモリのオーバフローを防止することになる。そし
て、１フレームの追出までをフレーム間符号化している
ので、受信側の再生画像は、１フレームの途中までとな
る。即ち、再生画面の一部が欠けたものとなり、必要個
所が再生されない場合が生じる。
ム内の符号化データ量が非常に多くなった場合は、バッ
ファメモリの容量以上となって書込めなくなることがあ
る。その場合は、フレーム間符号化を停止させて、バッ
ファメモリのオーバフローを防止することになる。そし
て、１フレームの追出までをフレーム間符号化している
ので、受信側の再生画像は、１フレームの途中までとな
る。即ち、再生画面の一部が欠けたものとなり、必要個
所が再生されない場合が生じる。
このような欠点を改善する為に、１フレーム内について
は完全にフレーム間符号化し、符号化データ量が多い場
合は、次の１或いは複数フレームの符号化を完全に停止
するマルチフィールド駒落とし方式を適用することが考
えられる。なおこの場合のバッファメモリの容量は、前
述の場合よりも大きくすることになる。
は完全にフレーム間符号化し、符号化データ量が多い場
合は、次の１或いは複数フレームの符号化を完全に停止
するマルチフィールド駒落とし方式を適用することが考
えられる。なおこの場合のバッファメモリの容量は、前
述の場合よりも大きくすることになる。
第４図は、従来のマルチフィールド駒落とし方式の動作
説明図であり、ｆａ）はフレーム番号（１１〜（７）を
示し、（ｂ）はフレーム間符号化による符号化データ量
を示す。なお×は駒落としにより符号化しないフレーム
を示す。又（Ｃ１はバッファメモリＢＭＡの書込みＷと
読出しＲとの期間を示し、＋ｄｌはバッファメモリＢＭ
Ｂの書込みＷと読出しＲとの期間を示す。又（８１は、
伝送路に送出された符号化データを示す。
説明図であり、ｆａ）はフレーム番号（１１〜（７）を
示し、（ｂ）はフレーム間符号化による符号化データ量
を示す。なお×は駒落としにより符号化しないフレーム
を示す。又（Ｃ１はバッファメモリＢＭＡの書込みＷと
読出しＲとの期間を示し、＋ｄｌはバッファメモリＢＭ
Ｂの書込みＷと読出しＲとの期間を示す。又（８１は、
伝送路に送出された符号化データを示す。
バッファメモリＢＭＡにはフレーム（１）の符号化デー
タが書込まれ、次のフレーム（２）の符号化データはバ
ッファメモリＢＭＢに書込まれる。このフレーム（２）
の符号化データの書込時、バッファメモリＢＭＡからフ
レーム（１）の符号化データが続出されて送出される。
タが書込まれ、次のフレーム（２）の符号化データはバ
ッファメモリＢＭＢに書込まれる。このフレーム（２）
の符号化データの書込時、バッファメモリＢＭＡからフ
レーム（１）の符号化データが続出されて送出される。
このフレーム（２）の符号化データ量が多い場合でも、
１フレーム内についてのフレーム間符号化が行われ、符
号化データがバッファメモリＢＭＢに書込まれる。この
ように、符号化データ量が多い場合は、次のフレーム（
３）、更にはその次のフレーム（４）の符号化が停止さ
れることになる。そして、バッファメモリＢＭＡ、ＢＭ
Ｂは、フレーム周期で切換制御されて、（ｅｌに示すデ
ータが伝送路に送出され、駒落としされたフレーム（３
）、 （Ｊに相当するデータ送出期間では、ｘ印で示す
ように無効データが送出されることになる。
１フレーム内についてのフレーム間符号化が行われ、符
号化データがバッファメモリＢＭＢに書込まれる。この
ように、符号化データ量が多い場合は、次のフレーム（
３）、更にはその次のフレーム（４）の符号化が停止さ
れることになる。そして、バッファメモリＢＭＡ、ＢＭ
Ｂは、フレーム周期で切換制御されて、（ｅｌに示すデ
ータが伝送路に送出され、駒落としされたフレーム（３
）、 （Ｊに相当するデータ送出期間では、ｘ印で示す
ように無効データが送出されることになる。
前述のように、ダブルバッファメモリ方式に、マルチフ
ィールド駒落とし方式を適用した場合は、符号化データ
量が多いフレームの次のフレームの符号化を停止して、
駒落としを行うことになるが、その駒落としに対応する
フレームのデータ送出期間は、無効データ送出期間とな
る。従って、帯域圧縮しているにも拘わらず、駒落とし
に相当する期間は伝送路を使用しないことになるから、
伝送路の有効利用を図ることができなかった。
ィールド駒落とし方式を適用した場合は、符号化データ
量が多いフレームの次のフレームの符号化を停止して、
駒落としを行うことになるが、その駒落としに対応する
フレームのデータ送出期間は、無効データ送出期間とな
る。従って、帯域圧縮しているにも拘わらず、駒落とし
に相当する期間は伝送路を使用しないことになるから、
伝送路の有効利用を図ることができなかった。
本発明は、このような従来の欠点を改善することを目的
とするのである。
とするのである。
本発明のバッファメモリ制御方式は、マルチフィールξ
駒落とし方式を用い、複数の映像フレームの周期によっ
てダブルバッファメモリの切換制御を行う手段と、駒落
としされたフレームの先頭に符号化停止信号を挿入する
手段とを設けて、フレーム間符号化による発生情報量が
多い時に駒落としを行い、その駒落としされたフレーム
の先頭に符号化停止信号を挿入してバッファメモリに書
込むものである。
駒落とし方式を用い、複数の映像フレームの周期によっ
てダブルバッファメモリの切換制御を行う手段と、駒落
としされたフレームの先頭に符号化停止信号を挿入する
手段とを設けて、フレーム間符号化による発生情報量が
多い時に駒落としを行い、その駒落としされたフレーム
の先頭に符号化停止信号を挿入してバッファメモリに書
込むものである。
〔作用〕
複数の映像フレーム周期でダブルバッファメモリの切換
制御を行うことにより、駒落としされたフレームの期間
も、前のフレーム期間に於ける符号化データの送出が可
能となり、又駒落としされたフレームは符号化停止信号
によ゛り識別できるので、受信側では、どのフレームの
駒落としが行われたかを識別することができる。
制御を行うことにより、駒落としされたフレームの期間
も、前のフレーム期間に於ける符号化データの送出が可
能となり、又駒落としされたフレームは符号化停止信号
によ゛り識別できるので、受信側では、どのフレームの
駒落としが行われたかを識別することができる。
以下図面を参照して、本発明の実施例について詳細に説
明する。
明する。
第１図は、本発明の実施例の要部ブロック図であり、１
はフレーム間符号化を行う符号化部、２．５はスイッチ
回路、３．４はバッファメモリ、６は記憶量検出回路、
７は分周回路である。バッファメモリ３，４は、複数の
映像フレーム間に、符号化データを伝送速度に対応して
読出することができる容量を有するものであり、又分周
回路７は、符号化部１からのフレーム同期信号を分周し
て、スイッチ回路２．５の切換制御信号とするものであ
る。又記憶量検出回路６は、バッファメモリ３．４にス
イッチ回路２を介して符号化データが書込まれている時
、オーバフロー状態となるか否かを検出し、オーバフロ
ー状態となった時に、符号化信号Ｓを出力して、符号化
部１及びスイッチ回路２を介してバッファメモリ３，４
に加えるものである。
はフレーム間符号化を行う符号化部、２．５はスイッチ
回路、３．４はバッファメモリ、６は記憶量検出回路、
７は分周回路である。バッファメモリ３，４は、複数の
映像フレーム間に、符号化データを伝送速度に対応して
読出することができる容量を有するものであり、又分周
回路７は、符号化部１からのフレーム同期信号を分周し
て、スイッチ回路２．５の切換制御信号とするものであ
る。又記憶量検出回路６は、バッファメモリ３．４にス
イッチ回路２を介して符号化データが書込まれている時
、オーバフロー状態となるか否かを検出し、オーバフロ
ー状態となった時に、符号化信号Ｓを出力して、符号化
部１及びスイッチ回路２を介してバッファメモリ３，４
に加えるものである。
テレビカメラ等からの画像信号は符号化部１に加えられ
て、フレーム間差分による符号化が行われ、符号化デー
タはスイッチ回路２を介してバッファメモリ３，４に加
えられる。又フレーム同期信号は分周回路７に加えられ
て、複数フレーム毎にスイッチ回路２．５の切換制御を
行う制御信号が出力される。
て、フレーム間差分による符号化が行われ、符号化デー
タはスイッチ回路２を介してバッファメモリ３，４に加
えられる。又フレーム同期信号は分周回路７に加えられ
て、複数フレーム毎にスイッチ回路２．５の切換制御を
行う制御信号が出力される。
第２図は４フレ一ム周期でスイッチ回路２．５を切換制
御する場合の動作説明図であり、この場合は、・分周回
路７はフレーム同期信号を１／４に分周する構成となる
。又（ａ）はフレーム番号（１）〜ＱＯ）を示し、ｆｂ
ｌは各フレームの符号化データ量を示し、×は駒落とし
により符号化しないフレーム、Ｓは符号化停止信号を示
す。又（Ｃ）はバッファメモリ３の書込みＷと読出しＲ
，（ｄｌはバッファメモリ４の書込みＷと読出しＲとの
期間を示し、（ｅ）は送出データを示す。
御する場合の動作説明図であり、この場合は、・分周回
路７はフレーム同期信号を１／４に分周する構成となる
。又（ａ）はフレーム番号（１）〜ＱＯ）を示し、ｆｂ
ｌは各フレームの符号化データ量を示し、×は駒落とし
により符号化しないフレーム、Ｓは符号化停止信号を示
す。又（Ｃ）はバッファメモリ３の書込みＷと読出しＲ
，（ｄｌはバッファメモリ４の書込みＷと読出しＲとの
期間を示し、（ｅ）は送出データを示す。
（１１〜（４）の４フレ一ム周期の間に於いて、スイッ
チ回路２がバッファメモリ３側に切換えられ、スイッチ
回路５がバッファメモリ４側に切換えられて、バッファ
メモリ３に符号化部１からの符号化データが書込まれ１
．バッフアノモリ４から符号化データが伝送速度に対応
した速度で読出されている場合、（１１，＋２１のフレ
ームの符号化データ量が多く、バッファメモリ３がオー
バフロー状態となったとすると、記憶量検出回路６は、
書込アドレス等によりその状態を検出して符号化停止信
号Ｓを出力する。即ち、符号化データをバッファメモリ
３．４に書込む時、書込アドレスが順次歩進されるもの
であるから、バッファメモリ３．４の最終書込アドレス
にまで歩進されたことを記憶量検出回路６で検出する構
成とすることにより、容易にバッファメモリ３．４がオ
ーバフロー状態となるか否かを検出することができる。
チ回路２がバッファメモリ３側に切換えられ、スイッチ
回路５がバッファメモリ４側に切換えられて、バッファ
メモリ３に符号化部１からの符号化データが書込まれ１
．バッフアノモリ４から符号化データが伝送速度に対応
した速度で読出されている場合、（１１，＋２１のフレ
ームの符号化データ量が多く、バッファメモリ３がオー
バフロー状態となったとすると、記憶量検出回路６は、
書込アドレス等によりその状態を検出して符号化停止信
号Ｓを出力する。即ち、符号化データをバッファメモリ
３．４に書込む時、書込アドレスが順次歩進されるもの
であるから、バッファメモリ３．４の最終書込アドレス
にまで歩進されたことを記憶量検出回路６で検出する構
成とすることにより、容易にバッファメモリ３．４がオ
ーバフロー状態となるか否かを検出することができる。
記憶量検出回路６からの符号化停止信号Ｓにより、符号
化部ｌはフレーム間符号化を停止するので、次の＋３１
． ＋４１のフレームの符号化が停止されて駒落としの
状態となり、又スイッチ回路２を介して符号化停止信号
Ｓが、フレーム（３）、 （４１のそれぞれ先頭に挿入
される形でバッファメモリ３に書込まれる。第２図の（
ｂ）に於ける（３１． （４１のフレームに相当する部
分のＳ及びＸ印は、符号化停止信号が出力され、且つ符
号化停止により駒落としが行われたことを示すものであ
る。
化部ｌはフレーム間符号化を停止するので、次の＋３１
． ＋４１のフレームの符号化が停止されて駒落としの
状態となり、又スイッチ回路２を介して符号化停止信号
Ｓが、フレーム（３）、 （４１のそれぞれ先頭に挿入
される形でバッファメモリ３に書込まれる。第２図の（
ｂ）に於ける（３１． （４１のフレームに相当する部
分のＳ及びＸ印は、符号化停止信号が出力され、且つ符
号化停止により駒落としが行われたことを示すものであ
る。
次の（５）〜（８）の４フレ一ム周期の間に於いては、
スイッチ回路２がバッファメモリ４側に切換えられ、ス
イッチ回路５がバッファメモリ３側に切換えられて、バ
ッファメモリ４に符号化部１からの符号化データが書込
まれ、バッファメモリ３から符号化データが伝送速度に
対応した速度で読出される。この（５）〜（８）のフレ
ームに於いては、（５）〜（７）のフレームの符号化デ
ータ量の合計によりバッファメモリ４がオーバフロー状
態となった場合を示し、記憶量検出回路６によってその
オーバフロー状態が検出されて符号化停止信号Ｓが出力
され、（８）のフレームの符号化が停止されると共に、
その符号化停止信号Ｓがフレーム（８）の先頭に挿入さ
れ４形でバッファメモリ４に書込まれる。
スイッチ回路２がバッファメモリ４側に切換えられ、ス
イッチ回路５がバッファメモリ３側に切換えられて、バ
ッファメモリ４に符号化部１からの符号化データが書込
まれ、バッファメモリ３から符号化データが伝送速度に
対応した速度で読出される。この（５）〜（８）のフレ
ームに於いては、（５）〜（７）のフレームの符号化デ
ータ量の合計によりバッファメモリ４がオーバフロー状
態となった場合を示し、記憶量検出回路６によってその
オーバフロー状態が検出されて符号化停止信号Ｓが出力
され、（８）のフレームの符号化が停止されると共に、
その符号化停止信号Ｓがフレーム（８）の先頭に挿入さ
れ４形でバッファメモリ４に書込まれる。
一方、バッファメモリ３からは、（υ、（２）のフレー
ムの符号化データと、（３１，（４１のフレームの符号
化停止信号Ｓとが読出されて、スイッチ回路５を介して
（ｅ）に（１１，［２１，Ｓ、 Ｓとして示すように
送出される。
ムの符号化データと、（３１，（４１のフレームの符号
化停止信号Ｓとが読出されて、スイッチ回路５を介して
（ｅ）に（１１，［２１，Ｓ、 Ｓとして示すように
送出される。
以下同様にして、４フレ一ム周期でスイッチ回路２．５
の切換制御が行われ、符号化データの発生量が多い場合
に、記憶量検出回路６から符号化停止信号Ｓが出力され
、駆落としが行われる。そして、駆落としを行っても、
そのフレームに相当する期間は、前のフレームに於ける
符号化データを送出し続けるものであるから、駆落とし
によって伝送路を有効に利用できるように符号化データ
を送出することができるものである。
の切換制御が行われ、符号化データの発生量が多い場合
に、記憶量検出回路６から符号化停止信号Ｓが出力され
、駆落としが行われる。そして、駆落としを行っても、
そのフレームに相当する期間は、前のフレームに於ける
符号化データを送出し続けるものであるから、駆落とし
によって伝送路を有効に利用できるように符号化データ
を送出することができるものである。
スイッチ回路２，５を切換える周期は、前述の４フレ一
ム周期に限定される°ものではなく、２フレ一ム以上の
複数フレーム周期とすることができるものであり、その
周期に対応してバッファメモリ３．４の容量が決定され
ることになる。
ム周期に限定される°ものではなく、２フレ一ム以上の
複数フレーム周期とすることができるものであり、その
周期に対応してバッファメモリ３．４の容量が決定され
ることになる。
以上説明したように、本発明は、複数の映像フレームの
周期によってダブルバッファメモリの切換制御を行う分
周回路７．スイッチ回路２，５等からなる手段と、駆落
としされたフレームの先頭に符号化停止信号Ｓを挿入す
る為の記憶量検出回路６等の手段とを設けて、フレーム
間符号化による発生情報量が多い時に駆落としを行い、
且つ駆落としされたフレームの先頭に符号化停止信号Ｓ
を挿入してバッファメモリに書込むものであり、複数の
映像フレームの周期でダブルバッファメモリの切換制御
を行うことにより、駆落と°しされたフレームに対応す
る期間に於いても、その前のフレームの符号化データを
バッファメモリから読出して送出することが可能となる
ので、伝送路を有効に利用することができる。又ダブル
バッファメモリの切換制御の周期を長くする程、伝送路
の有効利用を図ることができるが、それに伴ってバッフ
ァメモリの容量を大きくしなければならなくなる。従っ
て、バッファメモリの価格等を考慮して、切換制御の周
期が選定されることになる。
周期によってダブルバッファメモリの切換制御を行う分
周回路７．スイッチ回路２，５等からなる手段と、駆落
としされたフレームの先頭に符号化停止信号Ｓを挿入す
る為の記憶量検出回路６等の手段とを設けて、フレーム
間符号化による発生情報量が多い時に駆落としを行い、
且つ駆落としされたフレームの先頭に符号化停止信号Ｓ
を挿入してバッファメモリに書込むものであり、複数の
映像フレームの周期でダブルバッファメモリの切換制御
を行うことにより、駆落と°しされたフレームに対応す
る期間に於いても、その前のフレームの符号化データを
バッファメモリから読出して送出することが可能となる
ので、伝送路を有効に利用することができる。又ダブル
バッファメモリの切換制御の周期を長くする程、伝送路
の有効利用を図ることができるが、それに伴ってバッフ
ァメモリの容量を大きくしなければならなくなる。従っ
て、バッファメモリの価格等を考慮して、切換制御の周
期が選定されることになる。
又駆落としされたフレームの先頭に符号化停止信号Ｓを
挿入することにより、受信側では駆落としされたフレー
ムを容易に識別することができ、復号時に補正して、再
生画質の低下を防止するようにすることも可能となる。
挿入することにより、受信側では駆落としされたフレー
ムを容易に識別することができ、復号時に補正して、再
生画質の低下を防止するようにすることも可能となる。
第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の動作説明図、第３図はダブルバッファメモリ
の説明図、第４図は従来例の動作説明図である。 １は符号化部、２，５はスイッチ回路、３，４はバッフ
ァメモリ、６は記憶量検出回路、７は分周回路である。
の実施例の動作説明図、第３図はダブルバッファメモリ
の説明図、第４図は従来例の動作説明図である。 １は符号化部、２，５はスイッチ回路、３，４はバッフ
ァメモリ、６は記憶量検出回路、７は分周回路である。
Claims (1)
- マルチフィールド駒落とし方式を用いたフレーム間符号
化装置のダブルバッファメモリを制御するバッファメモ
リ制御方式に於いて、複数の映像フレームの周期によっ
て前記ダブルバッファメモリの切換制御を行う手段と、
駒落としされたフレームの先頭に符号化停止信号を挿入
する手段とを設け、フレーム間符号化による発生情報量
が多い時に駒落としを行うと共に駒落としされたフレー
ムの先頭に前記符号化停止信号を挿入してバッファメモ
リに書込むことを特徴とするバッファメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137366A JPS6118280A (ja) | 1984-07-04 | 1984-07-04 | バツフアメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137366A JPS6118280A (ja) | 1984-07-04 | 1984-07-04 | バツフアメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118280A true JPS6118280A (ja) | 1986-01-27 |
Family
ID=15196998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137366A Pending JPS6118280A (ja) | 1984-07-04 | 1984-07-04 | バツフアメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370276B2 (en) | 1997-04-09 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Image predictive decoding method, image predictive decoding apparatus, image predictive coding method, image predictive coding apparatus, and data storage media |
-
1984
- 1984-07-04 JP JP59137366A patent/JPS6118280A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370276B2 (en) | 1997-04-09 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Image predictive decoding method, image predictive decoding apparatus, image predictive coding method, image predictive coding apparatus, and data storage media |
| US6633678B2 (en) | 1997-04-09 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Image predictive decoding method, image predictive decoding apparatus, image predictive coding method, image predictive coding apparatus, and data storage media |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0627853B1 (en) | Picture reproduction apparatus and picture decoding apparatus | |
| US7400773B2 (en) | Method and device for condensed image recording and reproduction | |
| US5491509A (en) | Forced intra-frame coding method | |
| JPH04318791A (ja) | 信号処理方法及び記録再生装置 | |
| JPH0974566A (ja) | 圧縮符号化装置及び圧縮符号化データの記録装置 | |
| EP0711086B1 (en) | Picture data recorder and/or reproducing apparatus | |
| US6256344B1 (en) | Variable bit rate encoder | |
| US6006007A (en) | Optical disk apparatus for recording and reproducing compression encoded video signal | |
| JPS6118280A (ja) | バツフアメモリ制御方式 | |
| JP3860319B2 (ja) | 画像再生方法及び装置 | |
| US5479265A (en) | Video data recording apparatus for digital video cassette recorder | |
| JP3852114B2 (ja) | 圧縮画像データ伝送方法及び装置 | |
| JPH08140047A (ja) | 画像データ記録装置 | |
| JP3134672B2 (ja) | 映像信号のコマ送り再生処理装置 | |
| JP3792780B2 (ja) | 画像処理装置 | |
| JPH1013783A (ja) | 圧縮画像データのインサート編集方式 | |
| JPH0364190A (ja) | 動画像符号化装置 | |
| JP2707666B2 (ja) | 再生装置 | |
| JP3593293B2 (ja) | 動画像再生装置 | |
| KR0124166B1 (ko) | 디지탈 영상기록장치 | |
| JPS6198081A (ja) | バツフアメモリ制御方式 | |
| JPH04247786A (ja) | 画像記録システム | |
| JP3223631B2 (ja) | 記録装置 | |
| JPH08331514A (ja) | 動画像の早送り再生装置 | |
| JP2001128125A (ja) | 動画像再生装置 |