JPS6118214A - アナログ・マルチプレクサ回路 - Google Patents
アナログ・マルチプレクサ回路Info
- Publication number
- JPS6118214A JPS6118214A JP13814284A JP13814284A JPS6118214A JP S6118214 A JPS6118214 A JP S6118214A JP 13814284 A JP13814284 A JP 13814284A JP 13814284 A JP13814284 A JP 13814284A JP S6118214 A JPS6118214 A JP S6118214A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- analog multiplexer
- time
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、複数のアナログ入力を順次切換えて菓択出力
するアナログ拳マルチプレクサに関し、特に、出力の時
定数特性を改善したアナログ−マルチプレクサに量子る
。
するアナログ拳マルチプレクサに関し、特に、出力の時
定数特性を改善したアナログ−マルチプレクサに量子る
。
[発明の背景]
近年、計測、制御等の分野では、多数のセンサによる種
々の計測データを、コンピュータにより一括してディジ
チル処理することが行なわれてい奇。この場合、センサ
からのアナログ値をディジタル値に変換しなければなら
ない。このアナログ値のディジタル値への変換(以下A
D変換と略記する)は、各センサ対応に設けられたAD
変換器により行なう、しかし、多数のセンサにより多点
測定を行なっている場合などのように、データが多数あ
る場合、AD変換器をセンサの数だけ用意しなければな
らないという問題がある。
々の計測データを、コンピュータにより一括してディジ
チル処理することが行なわれてい奇。この場合、センサ
からのアナログ値をディジタル値に変換しなければなら
ない。このアナログ値のディジタル値への変換(以下A
D変換と略記する)は、各センサ対応に設けられたAD
変換器により行なう、しかし、多数のセンサにより多点
測定を行なっている場合などのように、データが多数あ
る場合、AD変換器をセンサの数だけ用意しなければな
らないという問題がある。
そこで、従来、センサ等の信号源をアナログ・マルチプ
レクサに接続し、該マルチプレクサにて入力チャネルを
順次切換えて選択出力するようにして、各信号源からの
アナログ値を1個のAD変換器にてAD変換するものが
考えられている。
レクサに接続し、該マルチプレクサにて入力チャネルを
順次切換えて選択出力するようにして、各信号源からの
アナログ値を1個のAD変換器にてAD変換するものが
考えられている。
ところで、上記マルチプレクサを用いる場合において、
該マルチプレクサは、その出力容量および後段の回路と
の間に存在する浮遊容量(以下これらを単に浮遊容量と
略称する。)を有している。
該マルチプレクサは、その出力容量および後段の回路と
の間に存在する浮遊容量(以下これらを単に浮遊容量と
略称する。)を有している。
そのため、該マルチプレクサのオン抵抗が大きい時や、
該マルチプレクサに供給される信号源のインピーダンス
が大きい時には、それらの抵抗値と、該マルチプレクサ
の浮遊容量とにより定まる時定数のため、アナログ番マ
ルチプレクサMUXからの出力は、第4図に示すように
、各信号電圧el〜enのように波形がなまってしまう
。
該マルチプレクサに供給される信号源のインピーダンス
が大きい時には、それらの抵抗値と、該マルチプレクサ
の浮遊容量とにより定まる時定数のため、アナログ番マ
ルチプレクサMUXからの出力は、第4図に示すように
、各信号電圧el〜enのように波形がなまってしまう
。
これを、そのままAD変換すると誤差となるので、定常
状態に整定する必要がある。しかし、波形がなまってい
るので、この整定には相当の時間がかかる。特に、何ら
かの原因で高い電圧が印加されている時、この傾向が著
しく、整定時間を多くとられる。
状態に整定する必要がある。しかし、波形がなまってい
るので、この整定には相当の時間がかかる。特に、何ら
かの原因で高い電圧が印加されている時、この傾向が著
しく、整定時間を多くとられる。
これでは、計測点の高速スキャンニングを必要とするデ
ータ収集装置等に使用するには不適切である。
ータ収集装置等に使用するには不適切である。
そこで、本発明者は、高電圧印加後の低電圧信号の計測
データ入力時における整定時間を短縮するため、時定数
補正回路を設けることを考えた。
データ入力時における整定時間を短縮するため、時定数
補正回路を設けることを考えた。
[先行技術]
第5図にこの時定数補正回路を備えたアナログ・マルチ
プレクサ回路の一例を示す。
プレクサ回路の一例を示す。
同図に示すアナログ・マルチプレクサ回路は、アナログ
・マルチプレクサMUXを備え、これに、スイッチSW
および抵抗Rを直列接続した時定数補正回路と、スイッ
チ開閉制御手段Ctとを有して構成され、時定数補正回
路は、アナログ・マルチプレクサMUXの出力端子Yに
接続されている。
・マルチプレクサMUXを備え、これに、スイッチSW
および抵抗Rを直列接続した時定数補正回路と、スイッ
チ開閉制御手段Ctとを有して構成され、時定数補正回
路は、アナログ・マルチプレクサMUXの出力端子Yに
接続されている。
アナログ・マルチプレクサMUXは、nチャネルの入力
端子x1〜Xnを有し、各入力端子Xi〜Xnには、セ
ンサ等のアナログ信号源El−Enが接続されている。
端子x1〜Xnを有し、各入力端子Xi〜Xnには、セ
ンサ等のアナログ信号源El−Enが接続されている。
ここで、RS 1 ” RS n l±、上記各アナロ
グ信号源E1〜Enのインピーダンスを示す。このアナ
ログ・マルチプレクサMUXは、図示しない中央制御装
置からの切換え信号番こより、入力端子X 1 ” X
nを順次選択的番こ切換える。
グ信号源E1〜Enのインピーダンスを示す。このアナ
ログ・マルチプレクサMUXは、図示しない中央制御装
置からの切換え信号番こより、入力端子X 1 ” X
nを順次選択的番こ切換える。
また、アナログ11でルチプレクサMUXの出力端子Y
には、八ツファアンプAを介してAD変換器ADCが接
続されている。ここで、出力端子Yに接続゛されている
コンデンサCsは、アナログ・マルチプレクサMUXの
浮遊容量を等価的番こ示すもので、現実の回路素子では
ない。上記時定数回路は、この浮遊容量Csと並列に接
続される。
には、八ツファアンプAを介してAD変換器ADCが接
続されている。ここで、出力端子Yに接続゛されている
コンデンサCsは、アナログ・マルチプレクサMUXの
浮遊容量を等価的番こ示すもので、現実の回路素子では
ない。上記時定数回路は、この浮遊容量Csと並列に接
続される。
この時定数回路のスイッチSWは、アナログ・スイッチ
であって、スイ・ソチ開閉制御手段Ct&こより、アナ
ログ・マルチプレクサMUXの入力チャネルx1〜Xn
を切換える毎に開閉制御される。
であって、スイ・ソチ開閉制御手段Ct&こより、アナ
ログ・マルチプレクサMUXの入力チャネルx1〜Xn
を切換える毎に開閉制御される。
スイッチ開閉制御手段Ctは、図示しなl/)中央制御
装置からのアナログ・マルチプレクサMUX入力切換え
信号に対応して、マルチプレクサ力く人力チャネルを切
換えた直後から、次の入力チャネル切換えまでの間にお
ける一定期間のみ閉となる信号を上記スイッチに送る。
装置からのアナログ・マルチプレクサMUX入力切換え
信号に対応して、マルチプレクサ力く人力チャネルを切
換えた直後から、次の入力チャネル切換えまでの間にお
ける一定期間のみ閉となる信号を上記スイッチに送る。
この先行技術のマルチプレクサ回路は、第6図に示すよ
うに、アナログ書マルチプレクサMUXの入力チャネル
x1〜Xnが順次切換わる毎に、その切′換わり直後に
、スイッチSWを閉として、浮遊容量Csに蓄えられた
電荷を、抵抗Rを介して放電する。そして、この電荷の
放電に十分な時間(t2)を経過した後、再びスイッチ
SWを開とする。この時、抵抗Hの値を小さく選べば、
浮遊容量Csに蓄えられた電荷を比較的短時間で放電で
きる。そのため、ある入力チャネルに高い電圧が印加さ
れ、次のチャネルに低い信号電圧が印加された場合でも
、整定時間を短縮できる。
うに、アナログ書マルチプレクサMUXの入力チャネル
x1〜Xnが順次切換わる毎に、その切′換わり直後に
、スイッチSWを閉として、浮遊容量Csに蓄えられた
電荷を、抵抗Rを介して放電する。そして、この電荷の
放電に十分な時間(t2)を経過した後、再びスイッチ
SWを開とする。この時、抵抗Hの値を小さく選べば、
浮遊容量Csに蓄えられた電荷を比較的短時間で放電で
きる。そのため、ある入力チャネルに高い電圧が印加さ
れ、次のチャネルに低い信号電圧が印加された場合でも
、整定時間を短縮できる。
この状態を、第6図に示す。同図に示すように、スイッ
チSWを閉じると、アナログ争マルチプレクサMUXの
出力電圧は、急速に降下し、はぼO■近傍付近に達した
後、スイッチSWが開になり、次の低電圧入力信号は、
短時間で整定する。
チSWを閉じると、アナログ争マルチプレクサMUXの
出力電圧は、急速に降下し、はぼO■近傍付近に達した
後、スイッチSWが開になり、次の低電圧入力信号は、
短時間で整定する。
しかし、この先行技術のアナログ拳マルチプレクサ回路
にあっては、高電圧が印加された次に、低電圧の信号を
計・測する場合には適しているが、低電圧入力信号の次
のチャネルに、高い信号電圧が印加された時、および、
高い信号電圧を連続的に計測する場合に不都合が生ずる
。これは、信号電圧を計測する時に、浮遊容量Csの電
荷を放電し尽くすために起る。即ち、スイッチSWを一
旦開として、次の計測準備をする時、信号源インピーダ
ンスおよびアナログ・マルチプレクサMUXのオン抵抗
と、浮遊容量Csの値で定まる時定数をもって、浮遊容
量Csを再び信号電圧まで充電しなければならず、長い
整定時間を要するからである。
にあっては、高電圧が印加された次に、低電圧の信号を
計・測する場合には適しているが、低電圧入力信号の次
のチャネルに、高い信号電圧が印加された時、および、
高い信号電圧を連続的に計測する場合に不都合が生ずる
。これは、信号電圧を計測する時に、浮遊容量Csの電
荷を放電し尽くすために起る。即ち、スイッチSWを一
旦開として、次の計測準備をする時、信号源インピーダ
ンスおよびアナログ・マルチプレクサMUXのオン抵抗
と、浮遊容量Csの値で定まる時定数をもって、浮遊容
量Csを再び信号電圧まで充電しなければならず、長い
整定時間を要するからである。
第7図にこの状態を示す。即ち、同図において、高い電
圧から低い電圧に移る時(同図において■で示す。)、
または、連続的に低い電圧を計測する時(同図において
■で示す。)には、アナログ・マルチプレクサMUXの
チャネル切変え時からAD変換が開始できるまでに要す
る整定時間t3は、短くてすむが、高い入力電圧を計測
する時には、長い整定時間を要する。
圧から低い電圧に移る時(同図において■で示す。)、
または、連続的に低い電圧を計測する時(同図において
■で示す。)には、アナログ・マルチプレクサMUXの
チャネル切変え時からAD変換が開始できるまでに要す
る整定時間t3は、短くてすむが、高い入力電圧を計測
する時には、長い整定時間を要する。
従って、この先行技術のマルチプレクサは、アナログ・
マルチプレクサMUXの切変え周期が、取扱う入力電圧
の最大時の整定時間t3aaxで規制されるという欠点
がある。
マルチプレクサMUXの切変え周期が、取扱う入力電圧
の最大時の整定時間t3aaxで規制されるという欠点
がある。
また、この先行技術のマルチプレクサは、浮遊容量C8
に印加される高電圧をアナログ・スイッチSWを経て放
電するため、該スイー7チSWの最大許容電流の点から
、抵抗Hの値をそれ程小さくできない。その結果として
、浮遊容量Csと抵抗Rとで定まる時定数も、それ程小
さくできない。
に印加される高電圧をアナログ・スイッチSWを経て放
電するため、該スイー7チSWの最大許容電流の点から
、抵抗Hの値をそれ程小さくできない。その結果として
、浮遊容量Csと抵抗Rとで定まる時定数も、それ程小
さくできない。
従って、この先行技術のマルチプレクサは、浮遊容量C
sに蓄えられた電荷の放電所要時間の短縮にも゛゛制約
ある。
sに蓄えられた電荷の放電所要時間の短縮にも゛゛制約
ある。
このように、先行技術のマルチプレクサは、時定数補正
回路を備えているものの、整定時間の短縮等に制約があ
り、高速スキャンに適用するには、まだ不十分である。
回路を備えているものの、整定時間の短縮等に制約があ
り、高速スキャンに適用するには、まだ不十分である。
[発明の目的]
本発明は、上記問題点に鑑みてなされたもので、取扱う
入力電圧の最大時の整定時間を短縮でき、また、浮遊容
量Csに蓄えられた電荷の放電所要時間の短縮ができて
、アナログ拳マルチプレクサM 、U Xの切変え周期
を短縮して、高速スキャンを可能としたアナログ・マル
チプレクサ回路を提供することを目的とする。
入力電圧の最大時の整定時間を短縮でき、また、浮遊容
量Csに蓄えられた電荷の放電所要時間の短縮ができて
、アナログ拳マルチプレクサM 、U Xの切変え周期
を短縮して、高速スキャンを可能としたアナログ・マル
チプレクサ回路を提供することを目的とする。
[発明の構成]
上記目的を達成すべく本発明は、
アナログ・マルチプレクサの出力端子と接地点間に、ス
イッチ、抵抗およびバイアス電源を直列接続してなる時
定数補正・回路を接続して成り、かつ、アナログ拳マル
チプレクサの入力チャネルを切換える毎に上記スインチ
を開閉するスイッチ開閉制御手段を設けて成ること、を
特徴とする。
イッチ、抵抗およびバイアス電源を直列接続してなる時
定数補正・回路を接続して成り、かつ、アナログ拳マル
チプレクサの入力チャネルを切換える毎に上記スインチ
を開閉するスイッチ開閉制御手段を設けて成ること、を
特徴とする。
[発明の作用]
上記のような構成において、4スイッチ開閉制御手段は
1時定数補正回路を構成するスイッチを、アナログ−マ
ルチプレクサの入力チャネルを切換える毎に開閉する。
1時定数補正回路を構成するスイッチを、アナログ−マ
ルチプレクサの入力チャネルを切換える毎に開閉する。
また、バイアス電源は、その電圧をebとすると、マル
チプレクサの浮遊容量の端子電圧がバイアス電圧ebよ
り大きければ、スイッチの閉により、浮遊容量をその端
子電圧がバイアス電圧ebに達するまで放電させる。逆
に、浮遊容量の端子電圧がづイアスミ圧ebより小さけ
れば、浮′M容量をその端子電圧がバイアス電圧ebに
達するまで充電する。
チプレクサの浮遊容量の端子電圧がバイアス電圧ebよ
り大きければ、スイッチの閉により、浮遊容量をその端
子電圧がバイアス電圧ebに達するまで放電させる。逆
に、浮遊容量の端子電圧がづイアスミ圧ebより小さけ
れば、浮′M容量をその端子電圧がバイアス電圧ebに
達するまで充電する。
このように、バイアス電源の電圧値を、浮遊容量の端子
電圧、即ち、入力する信号電圧の最大値と最小値との間
に設定すれば、充放電が、入力電圧値とバイアス電圧値
との差について行なわれるため、上述した第5図に示す
場合に比べ、平均して約172の時間となり、充放電に
時間がかからない。また、アナログ・マルチプレクサM
UXの入力電圧が最大の時でも、最小の時でも、充放電
の目標電圧は、上記したebであるため、スイッチに流
れる充放電電流をも、第5図に示す場合に比べ、平均し
て約172とすることができる。
電圧、即ち、入力する信号電圧の最大値と最小値との間
に設定すれば、充放電が、入力電圧値とバイアス電圧値
との差について行なわれるため、上述した第5図に示す
場合に比べ、平均して約172の時間となり、充放電に
時間がかからない。また、アナログ・マルチプレクサM
UXの入力電圧が最大の時でも、最小の時でも、充放電
の目標電圧は、上記したebであるため、スイッチに流
れる充放電電流をも、第5図に示す場合に比べ、平均し
て約172とすることができる。
[実施例]
本発明の実施例について、図面を参照して説明する。
〈実施例の構成〉
第1図に示す本発明アナログφマルチプレクサ回路の一
実施例は、アナログ・マルチプレクサMUXと、スイッ
チSW、抵抗Rおよびバイアス電源Ebを直列接続した
時定数補正回路と、スイッチ開閉制御手段とからなり、
時定数補正回路は、アナログ・マルチプレクサMUXの
出力端子Yに接続されている。本実施例は、バイアス電
源Ebを除き、基本的には上記第5図に示すものと同一
構成であるので、同一部分には同一符号を付し、説明を
繰返さない。
実施例は、アナログ・マルチプレクサMUXと、スイッ
チSW、抵抗Rおよびバイアス電源Ebを直列接続した
時定数補正回路と、スイッチ開閉制御手段とからなり、
時定数補正回路は、アナログ・マルチプレクサMUXの
出力端子Yに接続されている。本実施例は、バイアス電
源Ebを除き、基本的には上記第5図に示すものと同一
構成であるので、同一部分には同一符号を付し、説明を
繰返さない。
時定数補正回路を構成するバイアス電源Ebは、例えば
第2図に示すように、分圧抵抗RA 、 RBと、これ
らの電位分割点と接地点との間に接続されたコンデンサ
Cとから構成される。勿論、かかる回路に限られること
なく、他の回路構成であってもよい。例えば、電池を接
続する構成であってもよい。
第2図に示すように、分圧抵抗RA 、 RBと、これ
らの電位分割点と接地点との間に接続されたコンデンサ
Cとから構成される。勿論、かかる回路に限られること
なく、他の回路構成であってもよい。例えば、電池を接
続する構成であってもよい。
qのバイアス電源の電圧値は、アナログ・マルチプレク
サMUXの入力最大電圧値と最小電圧値との間で任意に
設定できる。本実施例では、アナログ・マルチプレクサ
MIXの入力最大電圧値の約172に設定しである。1
/2としたのは、最大電圧に対しても、最小電圧に対し
ても、同様の整定時間とすることができるからである。
サMUXの入力最大電圧値と最小電圧値との間で任意に
設定できる。本実施例では、アナログ・マルチプレクサ
MIXの入力最大電圧値の約172に設定しである。1
/2としたのは、最大電圧に対しても、最小電圧に対し
ても、同様の整定時間とすることができるからである。
スイッチSWは、アナログ・スイッチであって、スイッ
チ開閉制御手段Ctにより、アナログOマルチプレクサ
MUXの入力チャネルX I NX nを切換える毎に
開閉制御される。
チ開閉制御手段Ctにより、アナログOマルチプレクサ
MUXの入力チャネルX I NX nを切換える毎に
開閉制御される。
このスイッチ開閉制御手段Ctは、中央制御装置CCか
らのアナログ・マルチプレクサMUX入力切換え信号に
対応して、マルチプレクサが入力チャネルを切換えた直
後から次の入力チャネル切換えまでの間における一定期
間に、閉信号および開信号を上記スイッチSWに送る。
らのアナログ・マルチプレクサMUX入力切換え信号に
対応して、マルチプレクサが入力チャネルを切換えた直
後から次の入力チャネル切換えまでの間における一定期
間に、閉信号および開信号を上記スイッチSWに送る。
この閉信号から開信号までの間の時間は、浮遊容量Cs
が十分に充放電できる時間とする。もつとも、スイッチ
SWを、常時開のスイッチとすると、閉信号のみ出力す
ればよい。
が十分に充放電できる時間とする。もつとも、スイッチ
SWを、常時開のスイッチとすると、閉信号のみ出力す
ればよい。
〈実施例の作用〉
上記のように構成される実施例の作用について第1図お
よび第3A 、3B図を参照して説明する。
よび第3A 、3B図を参照して説明する。
i3A図はアナログ・マルチプレクサMUXの出力波形
を示す波形図、第3B図はアナログ・マルチプレクサM
UX、スイッチおよびAD変換器の動作タイミングを示
すタイムチャートである。
を示す波形図、第3B図はアナログ・マルチプレクサM
UX、スイッチおよびAD変換器の動作タイミングを示
すタイムチャートである。
なお、第3A図において、el−enは、各信号TAE
1− E nからの信号電圧を示す。第3B図におい
て、t2は、スイッチSWが閉となっている期間を示す
。また、tlは、AD変換に要する時間、t3は、アナ
ログeマルチプレクサMUXのチャネルが切換わってか
ら信号電圧が整定するまでの時間を示す。さらに、Tは
、アナログ・マルチプレクサMUXの切換え周期である
。
1− E nからの信号電圧を示す。第3B図におい
て、t2は、スイッチSWが閉となっている期間を示す
。また、tlは、AD変換に要する時間、t3は、アナ
ログeマルチプレクサMUXのチャネルが切換わってか
ら信号電圧が整定するまでの時間を示す。さらに、Tは
、アナログ・マルチプレクサMUXの切換え周期である
。
この実施例のマルチプレクサ回路は、第3B図に示すよ
うに、アナログ・マルチプレクサMUXの入力チャネル
X1〜Xnが順次切換わる毎に、その切換わり直後に、
スイッチSWを閉として、浮遊容量Csに蓄えられた電
荷を抵抗Rを介して放電する。そして、この電荷の放電
に十分な時間(t2)経過後、再びスイッチS、Wを開
とする。
うに、アナログ・マルチプレクサMUXの入力チャネル
X1〜Xnが順次切換わる毎に、その切換わり直後に、
スイッチSWを閉として、浮遊容量Csに蓄えられた電
荷を抵抗Rを介して放電する。そして、この電荷の放電
に十分な時間(t2)経過後、再びスイッチS、Wを開
とする。
AD変換は、アナログΦマルチプレクサMUXの出力電
圧が十分整定する時、即ち、アナログ・マルチプレクサ
MUXの次の入力チャネル切換え直前に行なわれる。
圧が十分整定する時、即ち、アナログ・マルチプレクサ
MUXの次の入力チャネル切換え直前に行なわれる。
ここで、アナログ・マルチプレクサMUXの出力電圧e
と、バイアス電源Ebの電圧ebとが、e>ebの関係
にあれば、スイッチSWを閉とすると、浮遊容量Csに
蓄えられた電荷を抵抗゛Rおよびバイアス電tiltE
bを介して放電する。一方。
と、バイアス電源Ebの電圧ebとが、e>ebの関係
にあれば、スイッチSWを閉とすると、浮遊容量Csに
蓄えられた電荷を抵抗゛Rおよびバイアス電tiltE
bを介して放電する。一方。
e<e bの関係にあれば、バイアス電源Ebにより浮
遊容量Csを充電する。
遊容量Csを充電する。
上記充放電は、バイアス電圧ebを基準として行なわれ
るため、第3A図に示すように、高電圧、低電圧のいず
れであっても、これらの略中夫のレベルまで充放電すれ
ばよい。従って、入力信号の整定時間t3(第3B図参
照)を上記第5図に示す回路に比べて、短縮することが
できる。
るため、第3A図に示すように、高電圧、低電圧のいず
れであっても、これらの略中夫のレベルまで充放電すれ
ばよい。従って、入力信号の整定時間t3(第3B図参
照)を上記第5図に示す回路に比べて、短縮することが
できる。
なお、−上記バイアス電源Ebの電圧ebは、アナログ
・マルチプレクサ回路で取扱う最大信号電圧(emax
)に相当する直流電圧edcを、第2図に示す抵抗RA
、RBとコンデンサCとで構成される分圧回路にて分
圧して得られる。
・マルチプレクサ回路で取扱う最大信号電圧(emax
)に相当する直流電圧edcを、第2図に示す抵抗RA
、RBとコンデンサCとで構成される分圧回路にて分
圧して得られる。
次に、バイアス電圧ebを、本実施例のアナログ舎マル
チプレクサMUXで取扱う最大信号電圧の1/2に定め
た場合について説明する。
チプレクサMUXで取扱う最大信号電圧の1/2に定め
た場合について説明する。
この場合アナログ・マルチプレクサMUXが高い信号電
圧から低い電圧を選択した時(第3A図■の状態)、低
い電圧から高い電圧を選択した時(第3A図■の状態)
、または、連続的に高い電圧を選択した時(第3A図■
の状態)であっても、所要整定時間は、はぼ同じにでき
る。しかも、アナログ・マルチプレクサMUXの入力電
圧が最大の時でも、最小の時でも、浮遊容量Csの充放
電の目標電圧は、バイアス電圧ebのため、スイッチS
Wに流れる充放電電流を、バイアス電源がない場合に比
し、約1/2にできる。そのため、スイッチSWの最大
許容電波を、バイアス電源を有しない場合と同じにとる
ならば、抵抗Rの値は、バイアス電源を有しない場合の
172にすることができる。
圧から低い電圧を選択した時(第3A図■の状態)、低
い電圧から高い電圧を選択した時(第3A図■の状態)
、または、連続的に高い電圧を選択した時(第3A図■
の状態)であっても、所要整定時間は、はぼ同じにでき
る。しかも、アナログ・マルチプレクサMUXの入力電
圧が最大の時でも、最小の時でも、浮遊容量Csの充放
電の目標電圧は、バイアス電圧ebのため、スイッチS
Wに流れる充放電電流を、バイアス電源がない場合に比
し、約1/2にできる。そのため、スイッチSWの最大
許容電波を、バイアス電源を有しない場合と同じにとる
ならば、抵抗Rの値は、バイアス電源を有しない場合の
172にすることができる。
その結果として、浮遊容量Csと抵抗Hの値で決る時定
数は、1/2になり、第3B図に示すように、スイッチ
SWの閉時間t2を、バイアス電源を有しない場合の1
/2にすることができる。
数は、1/2になり、第3B図に示すように、スイッチ
SWの閉時間t2を、バイアス電源を有しない場合の1
/2にすることができる。
例えば、従来数百マイクロ秒であったものが、その17
2の百マイクロ秒程度となる。このことは、アナログ・
マルチプレクサMUXのチャネル選択周期を、バイアス
電源を有しない場合の1/2にすることができることを
示す。従って、高速のマルチプレクシング動作が可能と
なる。
2の百マイクロ秒程度となる。このことは、アナログ・
マルチプレクサMUXのチャネル選択周期を、バイアス
電源を有しない場合の1/2にすることができることを
示す。従って、高速のマルチプレクシング動作が可能と
なる。
く上記実施例の変形〉
上記実施例では、時定数補正回路を1個設けた例を示し
たが、抵抗値、或いは、/<イアスミ圧の異なる複数の
時定数補正回路を、適当な選択スイッチを介して接続し
、アナログ・マルチプレクサMUXの入力レベルに応じ
て適当なバイアス電圧のものを選択接続して、時定数の
補正を行なう構成としてもよい。
たが、抵抗値、或いは、/<イアスミ圧の異なる複数の
時定数補正回路を、適当な選択スイッチを介して接続し
、アナログ・マルチプレクサMUXの入力レベルに応じ
て適当なバイアス電圧のものを選択接続して、時定数の
補正を行なう構成としてもよい。
[発明の効果]
以上説明ルだように本発明は、アナログ・マルチプレク
サMUXの出力端子に、/<イアスミ源を有する時定数
補正回路を接続するとl、%う簡単な構成で、取扱う入
力電圧の最大時の整定時間を短縮でき、また、浮遊容量
Csに蓄えられた電荷の放電所要時間の短縮ができて、
アナログφマルチプレクサMUXの切変え周期を短縮し
て、高速スキャンを可能とする効果がある。
サMUXの出力端子に、/<イアスミ源を有する時定数
補正回路を接続するとl、%う簡単な構成で、取扱う入
力電圧の最大時の整定時間を短縮でき、また、浮遊容量
Csに蓄えられた電荷の放電所要時間の短縮ができて、
アナログφマルチプレクサMUXの切変え周期を短縮し
て、高速スキャンを可能とする効果がある。
第1図は本発明アナログ・マルチプレクサ回路の一実施
例を示す回路図、第2図は上記実施側番こ使用し得るバ
イアス電源の一例を示す回路図、第3A図は一ヒ記実施
例におけるアナログーマJレチプレクサMUXの出力波
形を示す波形図、第3B図は」二記実施例におけるアナ
ログ・マルチプレクサMUX、スイッチおよびAD変換
器の動作タイミングを示すタイムチャート、第4図は時
定数補正回路を有しないアナログ・マルチプレクサMU
Xの出力波形を示す波形図、第5図は従来のアナログ・
マルチプレクサ回路の一例を示す回路図、第6図は上記
従来のアナログ・マルチプレクサ回路におけるスイッチ
の動作タイミングとマルチプレクサの出力波形を示す波
形図、第7図は上記従来のアナログ・マルチプレクサ回
路のマルチプレクサの出力波形を示す波形図である。 MUX・・・アナログ・マルチプレクサCs・・・浮遊
容量 SW・・・スイッチ R・・・抵抗 E 、b・・・バイアス電源 A・・・八ツファアンプ A D ’C・・・AD変換器
例を示す回路図、第2図は上記実施側番こ使用し得るバ
イアス電源の一例を示す回路図、第3A図は一ヒ記実施
例におけるアナログーマJレチプレクサMUXの出力波
形を示す波形図、第3B図は」二記実施例におけるアナ
ログ・マルチプレクサMUX、スイッチおよびAD変換
器の動作タイミングを示すタイムチャート、第4図は時
定数補正回路を有しないアナログ・マルチプレクサMU
Xの出力波形を示す波形図、第5図は従来のアナログ・
マルチプレクサ回路の一例を示す回路図、第6図は上記
従来のアナログ・マルチプレクサ回路におけるスイッチ
の動作タイミングとマルチプレクサの出力波形を示す波
形図、第7図は上記従来のアナログ・マルチプレクサ回
路のマルチプレクサの出力波形を示す波形図である。 MUX・・・アナログ・マルチプレクサCs・・・浮遊
容量 SW・・・スイッチ R・・・抵抗 E 、b・・・バイアス電源 A・・・八ツファアンプ A D ’C・・・AD変換器
Claims (3)
- (1)アナログ・マルチプレクサの出力端子と接地点間
に、スイッチ、抵抗およびバイアス電源を直列接続して
なる時定数補正回路を接続して成り、かつ、アナログ・
マルチプレクサの入力チャネルを切換える毎に上記スイ
ッチを開閉するスイッチ開閉制御手段を備えて成ること
を特徴とするアナログ・マルチプレクサ回路。 - (2)上記請求の範囲第1項において、上記バイアス電
源の電圧値を、アナログ・マルチプレクサの入力最大電
圧の約1/2に設定してなるアナログ・マルチプレクサ
回路。 - (3)上記請求の範囲第1項又は第2項において、上記
スイッチとして常時開のスイッチを選定し、かつ、上記
スイッチ開閉制御手段は、アナログ・マルチプレクサが
入力チャネルを切換えた直後から、次の入力チャネル切
換えまでの間の一定期間のみ閉となる信号を上記スイッ
チに送る構成としてなるアナログ・マルチプレクサ回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13814284A JPS6118214A (ja) | 1984-07-04 | 1984-07-04 | アナログ・マルチプレクサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13814284A JPS6118214A (ja) | 1984-07-04 | 1984-07-04 | アナログ・マルチプレクサ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6118214A true JPS6118214A (ja) | 1986-01-27 |
Family
ID=15214984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13814284A Pending JPS6118214A (ja) | 1984-07-04 | 1984-07-04 | アナログ・マルチプレクサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6118214A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105229435A (zh) * | 2013-03-05 | 2016-01-06 | 精量电子(美国)有限公司 | 用于多路复用和缓冲微型传感器阵列的系统和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5123062A (ja) * | 1974-08-21 | 1976-02-24 | Hitachi Ltd | |
JPS54124665A (en) * | 1978-03-20 | 1979-09-27 | Nec Corp | Sense amplifier |
-
1984
- 1984-07-04 JP JP13814284A patent/JPS6118214A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5123062A (ja) * | 1974-08-21 | 1976-02-24 | Hitachi Ltd | |
JPS54124665A (en) * | 1978-03-20 | 1979-09-27 | Nec Corp | Sense amplifier |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105229435A (zh) * | 2013-03-05 | 2016-01-06 | 精量电子(美国)有限公司 | 用于多路复用和缓冲微型传感器阵列的系统和方法 |
JP2016509237A (ja) * | 2013-03-05 | 2016-03-24 | メジャメント スペシャリティーズ, インコーポレイテッド | 多重化型およびバッファ型の小型化センサ・アレイ用のシステムおよび方法 |
US10001428B2 (en) | 2013-03-05 | 2018-06-19 | Measurement Specialties, Inc. | System and method for multiplexed and buffered sensor arrays |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7091736B2 (en) | Method and apparatus for selecting multiple settings for an integrated circuit function | |
CN105281773B (zh) | 用于多信道取样sar adc的系统及方法 | |
US7049993B2 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
JP2768715B2 (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
US20140218223A1 (en) | Multiplexed sigma delta modulator | |
US6094155A (en) | Dual reference voltage buffer and method for updating CDAC bit capacitors | |
US4410812A (en) | Voltage-frequency converter | |
CN115735332A (zh) | 用于产生振荡器信号的振荡器电路、设备和方法 | |
US5298902A (en) | Analog-to-digital converter employing multiple parallel switching capacitor circuits | |
JPS6118214A (ja) | アナログ・マルチプレクサ回路 | |
US4517551A (en) | Digital to analog converter circuit | |
US7477179B2 (en) | Successive approximation A/D converter comparing analog input voltage to reference voltages | |
JPH047914A (ja) | サンプル・ホールド回路 | |
US4558301A (en) | Voltage-to-frequency and analog-to-digital converter circuit | |
US4584489A (en) | Multichannel time-voltage converter | |
JPS6177430A (ja) | アナログ・デジタル変換器 | |
JPH0628339B2 (ja) | アナログ・ディジタル変換装置 | |
JPH0373038B2 (ja) | ||
JP2002176358A (ja) | A/dコンバータ | |
JPH10261962A (ja) | A/dコンバータ | |
JPH0248825A (ja) | 積分型a/d変換回路 | |
JPH03198428A (ja) | A/d変換器 | |
JPS5837898A (ja) | ピ−クホ−ルド回路 | |
Althaus et al. | Large-Scale Digitizer System, Analog Converters | |
JPS63187730A (ja) | A/d変換装置 |