JPS6118153A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS6118153A JPS6118153A JP13870584A JP13870584A JPS6118153A JP S6118153 A JPS6118153 A JP S6118153A JP 13870584 A JP13870584 A JP 13870584A JP 13870584 A JP13870584 A JP 13870584A JP S6118153 A JPS6118153 A JP S6118153A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- titanium silicide
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアルミニウム又はアルミニウム合金の配線を有
する半導体装置およびその製造方法に関する。
する半導体装置およびその製造方法に関する。
（発明の技術的背景とその問題点〕
半導体集積回路の配線には従来アルミニウム又はその合
金が用いられているが、パターンの微細化や多層配線技
術の進歩に伴ないヒロックの問題が生じて来ている。ヒ
ロックとはアルミニウムやその合金膜の形成後の熱処理
により生ずる突起物であり、熱処理時にアルミニウム原
子が粒界拡散することによるものである。熱処理として
は、例えばパッシベーション膜形成時の加熱処理やシン
タ熱処理等がある。ヒロックが発生した場合、例えば多
層配線をほどこした半導体装置においてはヒロックが層
間絶縁膜を突き破り配線間のショートを生じたり、また
ショートを生じないまでも層間絶縁膜の耐圧を著しく低
下させるなどの問題があった。また半導体装置において
は、ヒロックは製造プロセスが高湿になると増加する傾
向があるため、配線金属膜形成後の製造プロセスにおけ
る熱処理温度が制約を受けるという問題があった。
金が用いられているが、パターンの微細化や多層配線技
術の進歩に伴ないヒロックの問題が生じて来ている。ヒ
ロックとはアルミニウムやその合金膜の形成後の熱処理
により生ずる突起物であり、熱処理時にアルミニウム原
子が粒界拡散することによるものである。熱処理として
は、例えばパッシベーション膜形成時の加熱処理やシン
タ熱処理等がある。ヒロックが発生した場合、例えば多
層配線をほどこした半導体装置においてはヒロックが層
間絶縁膜を突き破り配線間のショートを生じたり、また
ショートを生じないまでも層間絶縁膜の耐圧を著しく低
下させるなどの問題があった。また半導体装置において
は、ヒロックは製造プロセスが高湿になると増加する傾
向があるため、配線金属膜形成後の製造プロセスにおけ
る熱処理温度が制約を受けるという問題があった。
このヒロック発生の防止策としては。■アルミニウム膜
を、その中間にチタンシリサイドＴｉＳｉ□等のメタル
シリサイド膜を挟む積層膜構造とする方法（Ｊ、＾ｐｐ
１． Ｐｈｙｓ、、 ４９ （７） Ｊｕｌｙ １
９７８）や、■チタン膜をアルミニウム膜上に被覆する
方法（米国特許第３．５６２．６０４号）や、■チタン
シリサイド膜を被覆する方法（特願昭５７−１８１１４
１号）等が提案されている。
を、その中間にチタンシリサイドＴｉＳｉ□等のメタル
シリサイド膜を挟む積層膜構造とする方法（Ｊ、＾ｐｐ
１． Ｐｈｙｓ、、 ４９ （７） Ｊｕｌｙ １
９７８）や、■チタン膜をアルミニウム膜上に被覆する
方法（米国特許第３．５６２．６０４号）や、■チタン
シリサイド膜を被覆する方法（特願昭５７−１８１１４
１号）等が提案されている。
アルミニウム膜の中間にチタンシリサイド膜等のメタル
シリサイド膜を挟む積層構造とする方法では、このメタ
ルシリサイド膜が厚い場合は、配線抵抗の増加やボンデ
ィング性の劣化を招き、逆に薄い場合にはヒロック制御
効果が減じるため、適切な厚さとすることが困難である
という問題があった。
シリサイド膜を挟む積層構造とする方法では、このメタ
ルシリサイド膜が厚い場合は、配線抵抗の増加やボンデ
ィング性の劣化を招き、逆に薄い場合にはヒロック制御
効果が減じるため、適切な厚さとすることが困難である
という問題があった。
またチタン膜をアルミニウム膜上に被覆する第２の方法
では、チタンがアルミニウム、シリコンと三元合金Ｔｉ
７５ｉ１２ＡＩ５を形成するため、コンタクトホール部
で半導体基板のシリコンを拡散せしめ、接合・リークを
生ずるという問題があった。すなわち、第５図（ａ）に
示すように、半導体基板５上の拡散層４に、絶縁膜３、
アルミニウム配線２によりコンタクト部が形成され、こ
のアルミニウム配線２上にチタン１１１を形成し半導体
装置を構成した場合、この半導体装置に熱処理をほどこ
すと、先ずチタン膜１が下地アルミニウム２と反応しア
ルミニウムチタン（＾１３Ｔｉ）合金を形成し、さらに
Ｔ１７８１１２ＡＩ５合金に変化する（第５図（ｂ））
。この合金を形成するに必要なシリコンは、通常アルミ
ニウム層２中に添加されているシリコンからだけでなく
半導体基板５中のシリコンからも供給される。これはシ
リコン原子の拡散距離が４５０℃３分間でおよそ１２μ
ｍと早いためである。したがって、この半導体基板５か
らのシリコンの拡散により、コンタクトホール部の接合
破壊が生じる。
では、チタンがアルミニウム、シリコンと三元合金Ｔｉ
７５ｉ１２ＡＩ５を形成するため、コンタクトホール部
で半導体基板のシリコンを拡散せしめ、接合・リークを
生ずるという問題があった。すなわち、第５図（ａ）に
示すように、半導体基板５上の拡散層４に、絶縁膜３、
アルミニウム配線２によりコンタクト部が形成され、こ
のアルミニウム配線２上にチタン１１１を形成し半導体
装置を構成した場合、この半導体装置に熱処理をほどこ
すと、先ずチタン膜１が下地アルミニウム２と反応しア
ルミニウムチタン（＾１３Ｔｉ）合金を形成し、さらに
Ｔ１７８１１２ＡＩ５合金に変化する（第５図（ｂ））
。この合金を形成するに必要なシリコンは、通常アルミ
ニウム層２中に添加されているシリコンからだけでなく
半導体基板５中のシリコンからも供給される。これはシ
リコン原子の拡散距離が４５０℃３分間でおよそ１２μ
ｍと早いためである。したがって、この半導体基板５か
らのシリコンの拡散により、コンタクトホール部の接合
破壊が生じる。
さらにチタンシリサイド膜を被覆する第３の方法では、
上記■１□５ｉｔ２＾１５合金を形成するのに必要なシ
リコン量をあらかじめチタン膜中に添加しておけば半導
体基板表面でのヒロック発生は防止される。すなわちチ
タン合金がアルミニウムの粒界に沿って拡散し、アルミ
ニウム原子の粒界移動を阻止するためである。しかしな
がらこのチタンシリサイド膜はアルミニウム膜の上部の
みに形成されていることからアルミニウム膜上面のヒロ
ックが防止されても、アルミニウム膜の側面部でアルミ
ニウムが露出しているため側面方向にヒローツクが発生
するという問題があった。この側面のヒロックの大きさ
は現在の半導体装置製造プロセスでは約０．５μ程度で
あり、素子の微細化により配線間隔が狭くなると配線間
のショートを生ずるおそれがあった。
上記■１□５ｉｔ２＾１５合金を形成するのに必要なシ
リコン量をあらかじめチタン膜中に添加しておけば半導
体基板表面でのヒロック発生は防止される。すなわちチ
タン合金がアルミニウムの粒界に沿って拡散し、アルミ
ニウム原子の粒界移動を阻止するためである。しかしな
がらこのチタンシリサイド膜はアルミニウム膜の上部の
みに形成されていることからアルミニウム膜上面のヒロ
ックが防止されても、アルミニウム膜の側面部でアルミ
ニウムが露出しているため側面方向にヒローツクが発生
するという問題があった。この側面のヒロックの大きさ
は現在の半導体装置製造プロセスでは約０．５μ程度で
あり、素子の微細化により配線間隔が狭くなると配線間
のショートを生ずるおそれがあった。
本発明は、上記事情を考慮してなされたもので、アルミ
ニウム又はアルミニウム合金の配線におけるヒロックの
発生を防止できる信頼性の半導体装置およびその製造方
法を提供することを目的とする。
ニウム又はアルミニウム合金の配線におけるヒロックの
発生を防止できる信頼性の半導体装置およびその製造方
法を提供することを目的とする。
この目的を達成するために本発明による半導体装置は、
配線の上面および側面に、アルミニウム原子の粒界移動
を阻・止する阻止膜を形成したことを特徴とする。
配線の上面および側面に、アルミニウム原子の粒界移動
を阻・止する阻止膜を形成したことを特徴とする。
また本発明による半導体装置の製造方法は、アルミニウ
ム又はアルミニウム合金の導電層全面に阻止膜を形成し
、これら導電層および阻止膜を所定の配線パターンに従
いエツチングして配線を形成し、再び阻止膜を全面に所
定厚さだけ形成し、次にこの阻止膜を前記所定厚さだけ
異方性エツチングすることを特徴とする。
ム又はアルミニウム合金の導電層全面に阻止膜を形成し
、これら導電層および阻止膜を所定の配線パターンに従
いエツチングして配線を形成し、再び阻止膜を全面に所
定厚さだけ形成し、次にこの阻止膜を前記所定厚さだけ
異方性エツチングすることを特徴とする。
以下本発明を図示の実施例に基づいて説明する。
第１図に本発明の一実施例による半導体装置を示す。半
導体基板１１上に絶縁膜１０を介して、アルミニウム又
はアルミニウム合金からなる配線９を形成している。こ
の配線９は上面および側面が約３００へのチタンシリサ
イド（ＴｉＳ＋２）膜１３で被覆されている。このチタ
ンシリサイドｌ！１１３によりアルミニウム原子の粒界
移動が阻止される。
導体基板１１上に絶縁膜１０を介して、アルミニウム又
はアルミニウム合金からなる配線９を形成している。こ
の配線９は上面および側面が約３００へのチタンシリサ
イド（ＴｉＳ＋２）膜１３で被覆されている。このチタ
ンシリサイドｌ！１１３によりアルミニウム原子の粒界
移動が阻止される。
そしてこのチタンシリサイド膜１３は上面だけではなく
側面にも形成されているため、ヒロックの発生を完全に
防止することができる。配線９を被覆してアルミニウム
原子の粒界移動を阻止するための膜の材料としては、前
述のチタンシリサイド（Ｔ ｉ Ｓ ｉ ２ ）の他、
チタン（Ｔｉ） 、タングステン（−）、チタンタング
ステン合金（Ｔｉ′＠） 、モリブデン（Ｎｏ）、タン
タル（Ｔａ）、パラジウム（Ｐｄ）等の金属および合金
や、これらのシリコン化合物（ＨｏＳｉ２． Ｈｏ５ｔ
３． Ｎｏ３Ｓｔ、 Ｎｏ５Ｓｉ３． Ｔａ２Ｓｉ 。
側面にも形成されているため、ヒロックの発生を完全に
防止することができる。配線９を被覆してアルミニウム
原子の粒界移動を阻止するための膜の材料としては、前
述のチタンシリサイド（Ｔ ｉ Ｓ ｉ ２ ）の他、
チタン（Ｔｉ） 、タングステン（−）、チタンタング
ステン合金（Ｔｉ′＠） 、モリブデン（Ｎｏ）、タン
タル（Ｔａ）、パラジウム（Ｐｄ）等の金属および合金
や、これらのシリコン化合物（ＨｏＳｉ２． Ｈｏ５ｔ
３． Ｎｏ３Ｓｔ、 Ｎｏ５Ｓｉ３． Ｔａ２Ｓｉ 。
Ｔａｘｉ、 ＴａＳｉ２’、ＴｉＳｉ、ＴｉＳｉ２．
ＷＳｉ、 ＷＳｉ２ ）や、窒素化合物（Ｔｉｅ、Ｔａ
Ｎ、Ｔａ２Ｎ、 Ｗ２Ｎ ）でもよい。
ＷＳｉ、 ＷＳｉ２ ）や、窒素化合物（Ｔｉｅ、Ｔａ
Ｎ、Ｔａ２Ｎ、 Ｗ２Ｎ ）でもよい。
次に本発明−の一実施例による半導体装置の製造方法を
第２図に示す。まず半導体基板１１に絶縁膜１０を形成
後、アルミニウム又はアルミニウム合金からなる導電Ｎ
９を形成する。その後スパッタリング法によりチタンシ
リサイドｌ！８を約３００八形成する（第２図（ａ））
。次にこれら導電層９とチタンシリサイド膜８を所定の
配線パターンに従いエツチングし、配線を形成する（第
２図（ｂ））。次に再びチタンシリサイド膜１２を半導
体装置の全面に約７０人形成する（第２図（Ｃ））。モ
してＲＩＥ異方性エツチングによりチタンシリサイド膜
１２を約３００人エツチングする（第２図（ｄ））。異
方性エツチングであるので、エツチング後は第２図（ｄ
）に示すように、配線９の上面と側面にチタンシリサイ
ド膜１３が残り、配線９がチタンシリサイド膜１３によ
り被覆される。前述の反応性イオンエツチングは通常の
平行平板型エツチング装置により行なわれ、反応ガスと
しては塩素系の反応ガスを用いている。
第２図に示す。まず半導体基板１１に絶縁膜１０を形成
後、アルミニウム又はアルミニウム合金からなる導電Ｎ
９を形成する。その後スパッタリング法によりチタンシ
リサイドｌ！８を約３００八形成する（第２図（ａ））
。次にこれら導電層９とチタンシリサイド膜８を所定の
配線パターンに従いエツチングし、配線を形成する（第
２図（ｂ））。次に再びチタンシリサイド膜１２を半導
体装置の全面に約７０人形成する（第２図（Ｃ））。モ
してＲＩＥ異方性エツチングによりチタンシリサイド膜
１２を約３００人エツチングする（第２図（ｄ））。異
方性エツチングであるので、エツチング後は第２図（ｄ
）に示すように、配線９の上面と側面にチタンシリサイ
ド膜１３が残り、配線９がチタンシリサイド膜１３によ
り被覆される。前述の反応性イオンエツチングは通常の
平行平板型エツチング装置により行なわれ、反応ガスと
しては塩素系の反応ガスを用いている。
また真空度は０．１ｒｏｒｒであり、電極面積当り０．
２Ｗ程度の高周波電力（１３，５６ＭＨ７）を印加して
エツチングを行なう。
２Ｗ程度の高周波電力（１３，５６ＭＨ７）を印加して
エツチングを行なう。
かかる方法により形成したチタンシリサイド膜１３のヒ
ロック抑制効果を、走査型電子顕微鏡の微小寸法測定顕
微鏡により、配線の表面の粒径と密度により評価した。
ロック抑制効果を、走査型電子顕微鏡の微小寸法測定顕
微鏡により、配線の表面の粒径と密度により評価した。
この評価結果を第３図に示す。実線は本発明の被膜１７
をアルミニウム配線１９の全面に施したものを示し、一
点鎖線はアルミニウム配線９の上面にのみチタンシリサ
イド膜１３を形成したものを示し、破線はチタンシリサ
イド膜を形成しないものを示している。この第３図から
れかるように全面にチタンシリサイド膜を形成したもの
はチタンシリサイド膜なしのものよりヒロック密度（ケ
／７）が１ケタから２ケタ減少し、５また上面のみに形
成した場合より半減していることが認められる。
をアルミニウム配線１９の全面に施したものを示し、一
点鎖線はアルミニウム配線９の上面にのみチタンシリサ
イド膜１３を形成したものを示し、破線はチタンシリサ
イド膜を形成しないものを示している。この第３図から
れかるように全面にチタンシリサイド膜を形成したもの
はチタンシリサイド膜なしのものよりヒロック密度（ケ
／７）が１ケタから２ケタ減少し、５また上面のみに形
成した場合より半減していることが認められる。
横ヒロックを抑制したことによる電気特性に及ぼす影響
を第４図に示す。配線長を１５０＃Ｉｌｌ＋１配線幅を
３μｍとし、配線間距離を１．０μ、１．５μｍ１２μ
ｍのアルミニウム配線を形成し、配線の両端に１０Ｖの
電圧を印加し、１μＡ以上電流が流れた時、配線間のシ
ョートを生じたものと見なし、このショートした割合を
評価する。この結果第５図に示すように配線間路１１１
１．５μｍまではすべてほぼ同じレベルであり、ショー
トはほとんど生じないが、１．０μの配線間距離では、
アルミニウム配線の全面にチタンシリサイド膜を被覆し
たものは、はとんどショートを生じていないにもかかわ
らず、他の場合はショートの確率が高くなっていること
がわかる。
を第４図に示す。配線長を１５０＃Ｉｌｌ＋１配線幅を
３μｍとし、配線間距離を１．０μ、１．５μｍ１２μ
ｍのアルミニウム配線を形成し、配線の両端に１０Ｖの
電圧を印加し、１μＡ以上電流が流れた時、配線間のシ
ョートを生じたものと見なし、このショートした割合を
評価する。この結果第５図に示すように配線間路１１１
１．５μｍまではすべてほぼ同じレベルであり、ショー
トはほとんど生じないが、１．０μの配線間距離では、
アルミニウム配線の全面にチタンシリサイド膜を被覆し
たものは、はとんどショートを生じていないにもかかわ
らず、他の場合はショートの確率が高くなっていること
がわかる。
本発明はこの実施例のみに限られることはなく、他の金
属被膜の適用も可能である。これらの金属被膜の形成方
法としてはスパッタリング法のみならず、ＣＶＤ法によ
り形成するようにしてもよい。
属被膜の適用も可能である。これらの金属被膜の形成方
法としてはスパッタリング法のみならず、ＣＶＤ法によ
り形成するようにしてもよい。
以上の通り本発明によればアルミニウム又はアルミニウ
ム合金の配線におけるヒロックの発生を防止でき、高信
頼性の半導体装置が実現できる。
ム合金の配線におけるヒロックの発生を防止でき、高信
頼性の半導体装置が実現できる。
第１図は本発明の一実施例による半導体装置の断面図、
第２図は本発明の一実施例による半導体装置の製造方法
を示す工程図、第３図、第４図は同半導体装置の特性を
示すグラフ、第５図は従来の半導体装置のコンタクト部
を示す図である。 １・・・チタン膜、２・・・アルミニウム配線、３・・
・絶縁膜、４・・・拡散層、５・・・半導体基板、８・
・・チタンシリサイド膜、９・・・アルミニウム配線、
１０・・・絶縁膜、１１・・・半導体基板、１２・・・
チタンシリサイド膜。 出願人代理人 猪 股 清 第１図 （Ｃ） しロリ’１１犯イ企 （Ｊ、ｌ岬 第４囚 、 、、７／’ −一 呵 １ 第５図 （α）
第２図は本発明の一実施例による半導体装置の製造方法
を示す工程図、第３図、第４図は同半導体装置の特性を
示すグラフ、第５図は従来の半導体装置のコンタクト部
を示す図である。 １・・・チタン膜、２・・・アルミニウム配線、３・・
・絶縁膜、４・・・拡散層、５・・・半導体基板、８・
・・チタンシリサイド膜、９・・・アルミニウム配線、
１０・・・絶縁膜、１１・・・半導体基板、１２・・・
チタンシリサイド膜。 出願人代理人 猪 股 清 第１図 （Ｃ） しロリ’１１犯イ企 （Ｊ、ｌ岬 第４囚 、 、、７／’ −一 呵 １ 第５図 （α）
Claims (1)
- 【特許請求の範囲】 １、アルミニウム又はアルミニウム合金により形成され
た配線の上面及び側面に、アルミニウム原子の粒界移動
を阻止する阻止膜を形成したことを特徴とする半導体装
置。 ２、特許請求の範囲第１項記載の装置において、前記阻
止膜は、金属、金属合金又はこれらの化合物から形成さ
れていることを特徴とする半導体装置。 ３、アルミニウム又はアルミニウム合金の導電層上にア
ルミニウム原子の粒界移動を阻止する阻止膜を形成し、
前記導電層および前記阻止膜を所定の配線パターンに従
いエッチングして配線を形成し、再び所定厚さの阻止膜
を全面に形成し、この阻止膜を前記所定厚さだけ異方性
エッチングすることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13870584A JPS6118153A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13870584A JPS6118153A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118153A true JPS6118153A (ja) | 1986-01-27 |
Family
ID=15228195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13870584A Pending JPS6118153A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118153A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154048A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 配線およびその製造方法 |
| JPS6312153A (ja) * | 1986-03-06 | 1988-01-19 | Nec Corp | 半導体集積回路装置 |
-
1984
- 1984-07-04 JP JP13870584A patent/JPS6118153A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154048A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 配線およびその製造方法 |
| JPS6312153A (ja) * | 1986-03-06 | 1988-01-19 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| KR920008841B1 (ko) | 반도체 장치 | |
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| CA1140682A (en) | Intermetallic barrier region for gold conductor contacts | |
| US4843453A (en) | Metal contacts and interconnections for VLSI devices | |
| KR19990083294A (ko) | 반도체장치및그제조방법 | |
| US4619887A (en) | Method of plating an interconnect metal onto a metal in VLSI devices | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| JPH04188770A (ja) | 薄膜トランジスタ | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPS6118153A (ja) | 半導体装置およびその製造方法 | |
| JP3128961B2 (ja) | 半導体装置及びその製造方法 | |
| US7241685B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS61242039A (ja) | 半導体装置 | |
| JP3368629B2 (ja) | 半導体装置 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| JPH0427710B2 (ja) | ||
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| JPS6127658A (ja) | 半導体装置及びその製造方法 |