JPS6117620Y2 - - Google Patents

Info

Publication number
JPS6117620Y2
JPS6117620Y2 JP11258979U JP11258979U JPS6117620Y2 JP S6117620 Y2 JPS6117620 Y2 JP S6117620Y2 JP 11258979 U JP11258979 U JP 11258979U JP 11258979 U JP11258979 U JP 11258979U JP S6117620 Y2 JPS6117620 Y2 JP S6117620Y2
Authority
JP
Japan
Prior art keywords
transistor
power supply
resistor
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11258979U
Other languages
Japanese (ja)
Other versions
JPS5631711U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11258979U priority Critical patent/JPS6117620Y2/ja
Publication of JPS5631711U publication Critical patent/JPS5631711U/ja
Application granted granted Critical
Publication of JPS6117620Y2 publication Critical patent/JPS6117620Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は音響機器の出力段に用いて好適な出力
増幅回路の保護回路に関し、特にこの出力増幅回
路の過負荷を簡単な構成で良好に防止する様にし
たものである。 一般に出力増幅回路に於いては
負荷が短絡した場合、この負荷に過大な電流が流
れ出力増幅回路を構成する素子を破壊すると共に
負荷を破壊する恐れがあるため、過負荷防止のた
めの保護回路が設けられている。
[Detailed description of the invention] The present invention relates to a protection circuit for an output amplifier circuit suitable for use in the output stage of audio equipment, and is particularly designed to effectively prevent overload of the output amplifier circuit with a simple configuration. be. In general, in an output amplifier circuit, if the load is short-circuited, an excessive current flows through the load, damaging the elements that make up the output amplifier circuit and potentially destroying the load. Therefore, a protection circuit is installed to prevent overload. is provided.

従来、この出力増幅回路の保護回路としては第
1図に示す如き継電器を用いたものが提案されて
いる。
Conventionally, a protection circuit for this output amplifier circuit using a relay as shown in FIG. 1 has been proposed.

即ち第1図に於いて1は音声信号入力端子を示
し、この音声信号入力端子1に供給された音声信
号は入力回路を介して演算回路構成とされた集積
回路2の第1の入力端3に供給され、この集積回
路2の第1及び第2の駆動信号出力端4及び5よ
り駆動信号が夫々得られる如くなされている。こ
の場合、集積回路2は第2図に示す如く構成され
ている。即ち、この第1の入力端3を差動増幅器
を構成している一方のnpn形トランジスタ6のベ
ースに接続し、このトランジスタ6のコレクタを
抵抗器7を介して第1の電源端8に接続し、又9
は第2の入力端を示し、この第2の入力端9を差
動増幅器を構成している他方のnpn形トランジス
タ10のベースに接続し、このトランジスタ10
のコレクタを第1の電源端8に接続し、このトラ
ンジスタ6及び10の夫々のエミツタを接続し、
このエミツタの互の接続点を抵抗器11を介して
第2の電源端12に接続する。又トランジスタ6
のコレクタ及び抵抗器7の互の接続点をpnp形ト
ランジスタ13のベースに接続し、このトランジ
スタ13のエミツタを第1の電源端8に接続し、
このトランジスタ13のコレクタをダイオード1
4,15及び抵抗器16の直列回路を介して第2
の電源端12に接続する。又このトランジスタ1
3のコレクタ及びダイオード14のアノードの互
の接続点をnpn形トランジスタ17のベースに接
続し、このトランジスタ17のコレクタより第1
の駆動信号出力端4を導出し、ダイオード15の
カソード及び抵抗器16の互の接続点をpnp形ト
ランジスタ18のベースに接続し、このトランジ
スタ17のエミツタ及びトランジスタ18のエミ
ツタを互に接続し、この互の接続点より検出端1
9を導出し、このトランジスタ18のコレクタよ
り第2の駆動信号出力端5を導出する。
That is, in FIG. 1, 1 indicates an audio signal input terminal, and the audio signal supplied to this audio signal input terminal 1 is transmitted via an input circuit to a first input terminal 3 of an integrated circuit 2 configured as an arithmetic circuit. The driving signal is supplied to the integrated circuit 2, and the driving signal is obtained from the first and second driving signal output terminals 4 and 5 of the integrated circuit 2, respectively. In this case, the integrated circuit 2 is constructed as shown in FIG. That is, this first input terminal 3 is connected to the base of one npn type transistor 6 constituting the differential amplifier, and the collector of this transistor 6 is connected to the first power supply terminal 8 via a resistor 7. And again 9
indicates a second input terminal, and this second input terminal 9 is connected to the base of the other npn transistor 10 constituting the differential amplifier, and this transistor 10
The collector of the transistor is connected to the first power supply terminal 8, the emitters of each of the transistors 6 and 10 are connected,
The mutual connection points of these emitters are connected to a second power supply terminal 12 via a resistor 11. Also transistor 6
The mutual connection point of the collector and resistor 7 is connected to the base of a pnp transistor 13, and the emitter of this transistor 13 is connected to the first power supply terminal 8,
The collector of this transistor 13 is connected to diode 1
4, 15 and a resistor 16 through a series circuit.
Connect to the power supply end 12 of the Also, this transistor 1
3 and the anode of the diode 14 are connected to the base of an npn transistor 17, and from the collector of this transistor 17, the first
The drive signal output terminal 4 of is derived, the connection point between the cathode of the diode 15 and the resistor 16 is connected to the base of the PNP transistor 18, the emitters of this transistor 17 and the emitters of the transistor 18 are connected together, From this mutual connection point, the detection end 1
9 is derived, and the second drive signal output terminal 5 is derived from the collector of this transistor 18.

集積回路2は上述の如く構成されているので、
音声信号入力端子1に音声信号が供給されたとき
第1及び第2の駆動信号出力端4及び5には夫々
駆動信号が得られる。
Since the integrated circuit 2 is configured as described above,
When an audio signal is supplied to the audio signal input terminal 1, drive signals are obtained at the first and second drive signal output terminals 4 and 5, respectively.

又集積回路2の第1の電源端8は抵抗器20を
介して正の直流電圧+Vccが供給される第1の電
源端子21に接続され、この第1の電源端8にこ
の集積回路2の必要とする正の直流電圧Vaが供
給されると共に、この集積回路2の第2の電源端
12は抵抗器22を介して負の直流電圧−Vcc
供給される第2の電源端子23に接続され、この
第2の電源端12にこの集積回路2の必要とする
負の直流電圧Vbが供給される。この場合、第1
の電源端子21及び第2の電源端子23に夫々供
給される電圧+Vcc及び−Vccは絶対値の等しい
直流電圧である。又この集積回路2の第1の駆動
信号出力端4を抵抗器24を介してSEPP回路を
構成するpnp形トランジスタ25のベースに接続
し、このトランジスタ25のベースに駆動信号を
供給すると共に、この集積回路2の第2の駆動信
号出力端5を抵抗器26を介してSEPP回路を構
成するnpn形トランジスタ27のベースに接続
し、このトランジスタ27のベースに駆動信号を
供給する。又このSEPP回路を構成するトランジ
スタ25及び27の夫々のコレクタの互の接続点
より保護回路を構成する後述する継電器41の接
続スイツチ41aを介して出力端子28を導出す
る。又トランジスタ25及び27の夫々のコレク
タの互の接続点を帰還回路を構成する抵抗器29
を介して集積回路2の第2の入力端9に接続する
と共に、このトランジスタ25及び27の夫々の
コレクタの互の接続点をコンデンサ30及び抵抗
器31の直列回路を介して検出端19に接続す
る。又この検出端19を抵抗器32を介して接地
する。又この出力端子28に得られる出力信号を
負荷例えばスピーカ33に供給する如くする。
The first power supply terminal 8 of the integrated circuit 2 is connected via a resistor 20 to a first power supply terminal 21 to which a positive DC voltage + Vcc is supplied. The second power supply terminal 12 of the integrated circuit 2 is connected to a second power supply terminal 23 to which a negative DC voltage -Vcc is supplied via a resistor 22. The negative DC voltage Vb required by the integrated circuit 2 is supplied to the second power supply terminal 12. In this case, the first
The voltages + Vcc and -Vcc supplied to the power supply terminal 21 and the second power supply terminal 23, respectively, are DC voltages having the same absolute value. The first drive signal output terminal 4 of this integrated circuit 2 is connected via a resistor 24 to the base of a pnp transistor 25 constituting the SEPP circuit, and a drive signal is supplied to the base of this transistor 25. A second drive signal output terminal 5 of the integrated circuit 2 is connected via a resistor 26 to the base of an npn transistor 27 constituting the SEPP circuit, and a drive signal is supplied to the base of the transistor 27. Further, an output terminal 28 is led out from the mutual connection point of the respective collectors of the transistors 25 and 27 constituting this SEPP circuit via a connection switch 41a of a relay 41 which will be described later and constituting a protection circuit. Further, a resistor 29 forming a feedback circuit connects the collectors of the transistors 25 and 27 to each other.
is connected to the second input terminal 9 of the integrated circuit 2 via the terminal 9, and the connection point of the respective collectors of the transistors 25 and 27 is connected to the detection terminal 19 via a series circuit of a capacitor 30 and a resistor 31. do. Further, this detection end 19 is grounded via a resistor 32. Further, the output signal obtained at the output terminal 28 is supplied to a load such as a speaker 33.

又このトランジスタ25及び27の夫々のコレ
クタの互の接続点を抵抗器34を介してダイオー
ド35のカソードに接続し、このダイオード35
のアノードを平滑用のコンデンサ36を介して接
地し、又集積回路2の検出端19をダイオード3
7のアノードに接続し、このダイオード37のカ
ソードを抵抗器38を介してダイオード35及び
コンデンサ36の接続点に接続し、このダイオー
ド35及びコンデンサ36の接続点に於いて、こ
の集積回路2の検出端19に得られる交流信号の
正極側を整流平滑したものと、トランジスタ25
及び27の夫々のコレクタの接続点に得られる出
力信号の負極側を整流平滑したものとを重畳し、
この重畳した信号をnpn形トランジスタ39のベ
ースに供給する如くする。この場合、この重畳信
号は通常時は略零電位又は負電位となる如くなさ
れている。又このトランジスタ39のエミツタを
接地し、このトランジスタ39のコレクタをnpn
形トランジスタ40のベースに接続する。又この
トランジスタ40のエミツタを接地し、このトラ
ンジスタ40のコレクタを継電器41を構成する
コイル41bを介して正の直流電圧+Vccが供給
される第1の電源端子21に接続し、又この電源
端子21を抵抗器42及び43より成る分圧回路
を介して接地し、この抵抗器42及び43の互の
接続点を抵抗器44を介してトランジスタ40の
ベースに接続する。この場合、通常はこの抵抗器
42及び43の互の接続点よりトランジスタ40
のベースにはこのトランジスタ40がオンするに
十分なバイアス電圧が供給される如く構成する。
Further, the mutual connection point of the collectors of these transistors 25 and 27 is connected to the cathode of a diode 35 via a resistor 34.
The anode of the integrated circuit 2 is grounded via a smoothing capacitor 36, and the detection end 19 of the integrated circuit 2 is connected to a diode 3.
The cathode of this diode 37 is connected to the connection point of the diode 35 and the capacitor 36 through the resistor 38, and the detection of this integrated circuit 2 is performed at the connection point of the diode 35 and the capacitor 36. The positive side of the AC signal obtained at the terminal 19 is rectified and smoothed, and the transistor 25
and rectifying and smoothing the negative side of the output signal obtained at the connection point of each collector of 27,
This superimposed signal is supplied to the base of the npn transistor 39. In this case, the superimposed signal is normally set at approximately zero potential or negative potential. Also, the emitter of this transistor 39 is grounded, and the collector of this transistor 39 is connected to npn.
It is connected to the base of a type transistor 40. Further, the emitter of this transistor 40 is grounded, and the collector of this transistor 40 is connected to the first power supply terminal 21 to which a positive DC voltage + Vcc is supplied via a coil 41b constituting a relay 41, and this power supply terminal 21 is grounded through a voltage dividing circuit made up of resistors 42 and 43, and the connection point of resistors 42 and 43 is connected to the base of transistor 40 through resistor 44. In this case, normally the transistor 40 is connected to the connection point between the resistors 42 and 43.
The structure is such that a bias voltage sufficient to turn on the transistor 40 is supplied to the base of the transistor 40.

斯る第1図に示す継電器41を用いた保護回路
は通常、トランジスタ39のベース電位が零又は
負となる如く構成されているからトランジスタ3
9はオフ、トランジスタ40はオンを維持するた
め継電器41を構成するコイル41bに電流が流
れ、従つて接続スイツチ41aはオン状態を維持
し、トランジスタ25及び27の夫々のコレクタ
の接続点に得られる出力信号が負荷33に供給さ
れる。
The protection circuit using the relay 41 shown in FIG. 1 is normally constructed so that the base potential of the transistor 39 is zero or negative.
9 is off, and to keep the transistor 40 on, a current flows through the coil 41b constituting the relay 41. Therefore, the connection switch 41a remains on, and a current is obtained at the connection point of the collectors of each of the transistors 25 and 27. An output signal is provided to load 33.

次に負荷33が何等かの原因で短絡した場合に
は、トランジスタ25及び27のコレクタの互の
接続点は接地電位となり、そのため集積回路2の
検出端19に得られる交流信号の正極側を整流平
滑した正の電圧のみがトランジスタ39のベース
に供給されるからトランジスタ39はオンとな
り、そのためトランジスタ40のベース電位は略
零電位となるので、このトランジスタ40はオフ
し、従つて継電器41を構成しているコイル41
bに電流が流れないから接続スイツチ41aはオ
フとなり、負荷33は遮断される。
Next, if the load 33 is short-circuited for some reason, the mutual connection point of the collectors of the transistors 25 and 27 will be at ground potential, and therefore the positive side of the AC signal obtained at the detection terminal 19 of the integrated circuit 2 will be rectified. Since only the smoothed positive voltage is supplied to the base of the transistor 39, the transistor 39 is turned on, and as a result, the base potential of the transistor 40 becomes approximately zero potential, so this transistor 40 is turned off, thus forming a relay 41. coil 41
Since no current flows through b, the connection switch 41a is turned off and the load 33 is cut off.

この様に斯る第1図に示す出力増幅回路の保護
回路は負荷33が何等かの原因で短絡し、この負
荷33に過電流が流れた場合には継電器41によ
り負荷33を遮断することができ、この出力増幅
回路の過負荷を防止することができる。
In this way, the protection circuit of the output amplifier circuit shown in FIG. 1 is such that if the load 33 is short-circuited for some reason and an overcurrent flows through the load 33, the relay 41 can shut off the load 33. This makes it possible to prevent overloading of this output amplifier circuit.

しかし、この第1図に示す如き出力増幅回路の
保護回路は継電器41を用いたものであるから回
路構成が複雑である他、機械的動作を伴うもので
あるから、その動作が遅いという欠点があつた。
However, since the protection circuit for the output amplifier circuit shown in FIG. 1 uses a relay 41, the circuit configuration is complicated, and since it involves mechanical operation, it has the disadvantage of slow operation. It was hot.

本考案は斯る点に鑑み、出力増幅回路の過負荷
防止を行なう保護回路を簡単な回路構成とし、し
かも良好に過負荷防止を行なう様にしたものであ
る。
In view of these points, the present invention provides a protection circuit for preventing overload of the output amplifier circuit with a simple circuit configuration and moreover effectively prevents overload.

以下第3図を参照しながら本考案出力増幅回路
の保護回路について説明しよう。
The protection circuit of the output amplifier circuit of the present invention will be explained below with reference to FIG.

第3図に於いて第1図と対応する部分には同一
符号を付し、その詳細説明は省略する。
In FIG. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed explanation thereof will be omitted.

第3図に於いてSEPP回路を構成する出力トラ
ンジスタ25のエミツタを過電流検出用の抵抗器
45を介して正の直流電圧+Vccが供給される第
1の電源端子21に接続し、この出力トランジス
タ25のエミツタを逆流防止用のダイオード46
のカソードに接続し、このダイオード46のアノ
ードを保護回路を構成するnpn形トランジスタ4
7のベースに接続し、このトランジスタ47のエ
ミツタを第1の電源端子21に接続し、このトラ
ンジスタ47のコレクタを逆流防止用のダイオー
ド48のアノードに接続し、このダイオード48
のカソードを抵抗器49を介して集積回路2の第
2の電源端12に接続すると共に、このトランジ
スタ47のコレクタを抵抗器50及び抵抗器51
の直列回路を介して第2の電源端子23に接続す
る。この場合、通常時に、過電流検出用抵抗器4
5の両端間の電圧がダイオード46の順方向降下
電圧VDとトランジスタ47のベース・エミツタ
間電圧VBEとを合わせた電圧より低くなる様、こ
の抵抗器45を選定し、又抵抗器49の値を抵抗
器22の値と等しく選定する如くする。又出力ト
ランジスタ27のエミツタを過電流検出用の抵抗
器52を介して負の直流電圧−Vccが供給される
第2の電源端子23に接続し、この出力トランジ
スタ27のエミツタを逆流防止用のダイオード5
3のアノードに接続し、このダイオード53のカ
ソードを保護回路を構成するnpn形トランジスタ
54のベースに接続し、このトランジスタ54の
エミツタを第2の電源端子23に接続し、このト
ランジスタ54のコレクタを逆流防止用のダイオ
ード55のカソードに接続し、このダイオード5
5のアノードを抵抗器56を介して集積回路2の
第1の電源端8に接続すると共に、このトランジ
スタ54のコレクタを抵抗器57及び抵抗器58
の直列回路を介して、第1の電源端子21に接続
する。この場合、通常時に、過電流検出用の抵抗
器52の両端間の電圧がダイオード53の順方向
降下電圧VDとトランジスタ54のベース・エミ
ツタ間電圧VBEとを合わせた電圧より低くなる
様、この抵抗器52を選定し、又抵抗器56の値
を抵抗器20の値と等しく選定する如くする。又
抵抗器50及び抵抗器51の互の接続点をトラン
ジスタ54のベースに接続し、抵抗器57及び5
8の互の接続点をトランジスタ47のベースに接
続する。
In FIG. 3, the emitter of the output transistor 25 constituting the SEPP circuit is connected to the first power supply terminal 21 to which a positive DC voltage + Vcc is supplied via a resistor 45 for overcurrent detection, and this output A diode 46 is connected to the emitter of the transistor 25 to prevent backflow.
The anode of this diode 46 is connected to the cathode of the npn transistor 4 constituting a protection circuit.
7, the emitter of this transistor 47 is connected to the first power supply terminal 21, the collector of this transistor 47 is connected to the anode of a diode 48 for backflow prevention, and this diode 48
The cathode of the transistor 47 is connected to the second power supply terminal 12 of the integrated circuit 2 through a resistor 49, and the collector of this transistor 47 is connected to the resistor 50 and the resistor 51.
It is connected to the second power supply terminal 23 via a series circuit. In this case, under normal conditions, overcurrent detection resistor 4
The resistor 45 is selected so that the voltage across the resistor 45 is lower than the sum of the forward drop voltage V D of the diode 46 and the base-emitter voltage V BE of the transistor 47. The value is chosen to be equal to the value of resistor 22. Further, the emitter of the output transistor 27 is connected to the second power supply terminal 23 to which a negative DC voltage -Vcc is supplied via the overcurrent detection resistor 52, and the emitter of the output transistor 27 is connected to the second power supply terminal 23 to which a negative DC voltage -Vcc is supplied. diode 5
3, the cathode of this diode 53 is connected to the base of an npn transistor 54 constituting the protection circuit, the emitter of this transistor 54 is connected to the second power supply terminal 23, and the collector of this transistor 54 is connected to the second power supply terminal 23. Connected to the cathode of a diode 55 for backflow prevention, and this diode 5
The anode of the transistor 54 is connected to the first power supply end 8 of the integrated circuit 2 via a resistor 56, and the collector of the transistor 54 is connected to the first power supply terminal 8 of the integrated circuit 2 through a resistor 56.
It is connected to the first power supply terminal 21 through a series circuit of. In this case, the voltage across the overcurrent detection resistor 52 is lower than the sum of the forward drop voltage V D of the diode 53 and the base-emitter voltage V BE of the transistor 54 under normal conditions. This resistor 52 is selected and the value of resistor 56 is selected to be equal to the value of resistor 20. Further, the mutual connection point of resistor 50 and resistor 51 is connected to the base of transistor 54, and resistor 57 and resistor 51 are connected to each other.
The mutual connection point of 8 is connected to the base of the transistor 47.

本考案は上述の如く構成されているので、まず
負荷33に通常範囲の値の負荷電流が流れている
ときには、集積回路2の第1の駆動信号出力端4
より出力トランジスタ25のベースには通常範囲
の駆動信号が供給されるため過電流検出用抵抗器
45の電圧降下は逆流防止用ダイオード46の順
方向降下電圧VDとトランジスタ47のベース・
エミツタ間電圧VBEとを加えたものより小さく
て、トランジスタ47はオフを維持し、このため
集積回路2の第2の電源端12に供給される電源
電圧Vbも、この集積回路2の必要とする電圧値
を維持する。同様に集積回路2の第2の駆動信号
出力端5より出力トランジスタ27のベースには
通常範囲の駆動信号が供給されるため過電流検出
用抵抗器52の電圧降下は逆流防止用ダイオード
53の順方向降下電圧VDとトランジスタ54の
ベース・エミツタ間電圧VBEとを加えたものより
小さくて、トランジスタ54はオフを維持し、集
積回路2の第1の電源端8に供給される電源電圧
Vaも、この集積回路2の必要とする電圧値を維
持する。この様に負荷33に通常の電流が流れて
いる場合、この集積回路2の第1の電源端8及び
第2の電源端12には、この集積回路2の必要と
する電圧値の電源電圧が供給され、この出力増幅
回路は従来同様に安定した動作を行う。
Since the present invention is configured as described above, first, when a load current having a value within the normal range is flowing through the load 33, the first drive signal output terminal 4 of the integrated circuit 2
Since a drive signal in the normal range is supplied to the base of the output transistor 25, the voltage drop across the overcurrent detection resistor 45 is equal to the forward drop voltage V D of the reverse current prevention diode 46 and the base voltage of the transistor 47.
The transistor 47 remains off, so that the supply voltage Vb supplied to the second power supply terminal 12 of the integrated circuit 2 is also smaller than the sum of the emitter-emitter voltage VBE. maintain the voltage value. Similarly, since a drive signal in the normal range is supplied from the second drive signal output terminal 5 of the integrated circuit 2 to the base of the output transistor 27, the voltage drop across the overcurrent detection resistor 52 is caused by the backflow prevention diode 53. The transistor 54 remains off and the power supply voltage supplied to the first power supply end 8 of the integrated circuit 2 is less than the sum of the directional drop voltage V D and the base-emitter voltage V BE of the transistor 54 .
Va also maintains the voltage value required by this integrated circuit 2. When a normal current flows through the load 33 in this way, the first power supply terminal 8 and the second power supply terminal 12 of this integrated circuit 2 have a power supply voltage of a voltage value required by this integrated circuit 2. This output amplifier circuit operates stably as before.

次に負荷33が何等かの原因で短絡された場合
に於いて、集積回路2の第1の駆動信号出力端4
に駆動信号が得られたときは、この駆動信号が出
力トランジスタ25のベースに供給され、過電流
検出用抵抗器45を介してこのトランジスタ25
には大きな電流が流れ、この抵抗器45の両端間
には大きな電圧降下を生じる。この電圧降下は逆
流防止用ダイオード56の順方向降下電圧VD
トランジスタ47のベース・エミツタ間電圧VBE
とを加えたものより大きくなるためトランジスタ
47はオンとなる。このため第1の電源端子21
よりトランジスタ47のエミツタ→コレクタ→逆
流防止用のダイオード48→抵抗器49→抵抗器
22の回路を介して第2の電源端子23に電流が
流れると共に、第1の電源端子21よりトランジ
スタ47のエミツタ→コレクタ→抵抗器50→抵
抗器51の回路を介して第2の電源端子23に電
流が流れる。この場合、抵抗器49の値と抵抗器
22の値とを等しく選んであるため、この抵抗器
49及び22の接続点より、集積回路2の第2の
電源端12に供給される電源電圧Vbは略零電圧
となり、集積回路2の動作は停まる。然もこの場
合抵抗器50及び51の直列回路を介しても電流
が流れ、抵抗器51の両端間の電圧降下がトラン
ジスタ54のベース・エミツタ間電圧VBEよりも
大となるから、トランジスタ54もオンとなり、
第1の電源端子21より抵抗器21→抵抗器56
→ダイオード→トランジスタ54のコレクタ→エ
ミツタの回路を介して第2の電源端子23に電流
が流れると共に、第1の電源端子21より、抵抗
器58→抵抗器57→トランジスタ54のコレク
タ→エミツタの回路を介して第2の電源端子23
に電流が流れ、然も抵抗器56の値を抵抗器20
の値と等しく選んであるため集積回路2の第1の
電源端8に供給される電源電圧Vaは略零電圧と
なり、完全に集積回路2の動作を停める。又この
場合、集積回路2の動作が停まり、出力トランジ
スタ25のベースに駆動信号が供給されないため
この出力トランジスタ25はオフとなるが、抵抗
器58及び57の直列回路を介して電流が流れ、
抵抗器58の両端間の電圧降下はトランジスタ4
7のベース・エミツタ間電圧VBEよりも大となる
から、トランジスタ47はオンを維持し、同様に
トランジスタ47がオンを維持することにより、
上述の様にトランジスタ54もオンを維持する。
従つて集積回路2の第1の電源端8及び第2の電
源端12の夫々に供給される電源電圧Va及びVb
の値を略零電圧に維持するから、この集積回路2
の動作は停まり、負荷33には何等電流は流れる
ことはなく、この出力増幅回路の過負荷防止が行
なわれ、この出力増幅回路を構成している素子及
び負荷33を破壊したりすることはない。
Next, when the load 33 is short-circuited for some reason, the first drive signal output terminal 4 of the integrated circuit 2
When a drive signal is obtained in
A large current flows through the resistor 45, causing a large voltage drop across the resistor 45. This voltage drop is the forward drop voltage V D of the reverse current prevention diode 56 and the base-emitter voltage V BE of the transistor 47.
The transistor 47 is turned on because it is larger than the sum of the above. Therefore, the first power terminal 21
As a result, current flows to the second power supply terminal 23 via the emitter of the transistor 47 → collector → diode 48 for backflow prevention → resistor 49 → resistor 22, and the current flows from the first power supply terminal 21 to the emitter of the transistor 47. A current flows to the second power supply terminal 23 through the circuit of -> collector -> resistor 50 -> resistor 51. In this case, since the value of the resistor 49 and the value of the resistor 22 are selected to be equal, the power supply voltage Vb supplied to the second power supply end 12 of the integrated circuit 2 from the connection point of the resistors 49 and 22. becomes approximately zero voltage, and the operation of the integrated circuit 2 stops. However, in this case, current also flows through the series circuit of resistors 50 and 51, and the voltage drop across resistor 51 becomes larger than the base-emitter voltage V BE of transistor 54. turns on,
From the first power supply terminal 21, resistor 21 → resistor 56
A current flows to the second power supply terminal 23 via the diode → collector of the transistor 54 → emitter circuit, and the current flows from the first power supply terminal 21 to the resistor 58 → resistor 57 → collector of the transistor 54 → emitter circuit. via the second power terminal 23
Current flows through the resistor 56 and the resistor 20
Since the power supply voltage Va supplied to the first power supply end 8 of the integrated circuit 2 becomes approximately zero voltage, the operation of the integrated circuit 2 is completely stopped. In this case, the operation of the integrated circuit 2 is stopped and no drive signal is supplied to the base of the output transistor 25, so the output transistor 25 is turned off, but current flows through the series circuit of the resistors 58 and 57.
The voltage drop across resistor 58 is the voltage drop across transistor 4.
Since the voltage V BE between the base and emitter of the transistor 47 is higher than the voltage V BE between the base and the emitter of the transistor 47, the transistor 47 remains on.
Transistor 54 also remains on as described above.
Therefore, the power supply voltages Va and Vb supplied to the first power supply terminal 8 and the second power supply terminal 12 of the integrated circuit 2, respectively.
Since the value of is maintained at approximately zero voltage, this integrated circuit 2
The operation of the output amplifier circuit stops, and no current flows through the load 33. This prevents the output amplifier circuit from being overloaded, and the elements making up the output amplifier circuit and the load 33 are not damaged. do not have.

又負荷33が何等かの原因で短絡された場合に
於いて、集積回路2の第2の駆動信号出力端5に
駆動信号が得られたときは、この駆動信号がトラ
ンジスタ27のベースに供給され、過電流検出用
抵抗器52を介してこのトランジスタ27には大
きな電流が流れ、この抵抗器52の両端間には大
きな電圧降下を生じる。この電圧降下は逆流防止
用ダイオード53の順方向降下電圧VDと、トラ
ンジスタ54のベース・エミツタ間電圧VBEとを
加えたものより大きくなるため、トランジスタ5
4はオンとなる。このため第1の電源端子21よ
り抵抗器20→抵抗器56→ダイオード55→ト
ランジスタ54のコレクタ→エミツタの回路を介
して第2の電源端子23に電流が流れると共に第
1の電流端子21より抵抗器58→抵抗器57→
トランジスタ54のコレクタ→エミツタの回路を
介して電流が流れる。この場合、抵抗器56の値
を抵抗器20の値と等しく選んであるため、この
抵抗器20及び56の互の接続点に得られ、集積
回路2の第1の電源端8に供給される電源電圧
Vaは略零電圧となり、集積回路2の動作は停ま
る。然もこの場合、抵抗器58及び57の直列回
路を介しても電流が流れ、抵抗器58の両端間の
電圧降下がトランジスタ47のベース・エミツタ
間電圧VBEよりも大となるからトランジスタ47
もオンとなり、第1の電源端子21よりトランジ
スタ47のエミツタ→コレクタ→ダイオード48
→抵抗器49→抵抗器22の回路を介して第2の
電源端子23に電流が流れると共に、第1の電源
端子21よりトランジスタ47のエミツタ→コレ
クタ→抵抗器50→抵抗器51の回路を介して第
2の電源端子23に電流が流れ、然も抵抗器49
の値と抵抗器22の値とを等しく選んであるた
め、集積回路2の第2の電源端12に供給される
電源電圧Vbは略零電圧となり、集積回路2は完
全にその動作を停止する。又この場合、集積回路
2の動作が停まり、出力トランジスタ25のベー
スに駆動信号が供給されないためこの出力トラン
ジスタ25はオフとなるが、抵抗器50及び51
の直列回路を介して電流が流れ、抵抗器51の両
端間の電圧降下はトランジスタ54のベース・エ
ミツタ間電圧VBEよりも大となるから、トランジ
スタ54はオンを維持し、同様にトランジスタ5
4がオンを維持することにより、上述の様にトラ
ンジスタ47もオンを維持する。従つて集積回路
2の第1の電源端8及び第2の電源端12の夫々
に供給する電源電圧Va及びVbの値を略零電圧に
維持するから、この集積回路2の動作は停まり、
負荷33には何等電流は流れることはなく、この
出力増幅回路の過負荷防止が行なわれ、この出力
増幅回路を構成している素子及び負荷33を破壊
したりすることはない。
Furthermore, when the load 33 is short-circuited for some reason and a drive signal is obtained at the second drive signal output terminal 5 of the integrated circuit 2, this drive signal is supplied to the base of the transistor 27. A large current flows through this transistor 27 via the overcurrent detection resistor 52, and a large voltage drop occurs between both ends of this resistor 52. This voltage drop is greater than the sum of the forward drop voltage V D of the reverse current prevention diode 53 and the base-emitter voltage V BE of the transistor 54, so the transistor 54
4 is turned on. Therefore, a current flows from the first power supply terminal 21 to the second power supply terminal 23 via the resistor 20 → resistor 56 → diode 55 → collector of the transistor 54 → emitter, and the current flows from the first current terminal 21 to the resistor. device 58→resistor 57→
A current flows through the collector->emitter circuit of the transistor 54. In this case, the value of the resistor 56 is chosen equal to the value of the resistor 20, so that a voltage is obtained at the mutual junction of the resistors 20 and 56 and supplied to the first power supply terminal 8 of the integrated circuit 2. Power-supply voltage
Va becomes approximately zero voltage, and the operation of the integrated circuit 2 stops. However, in this case, current also flows through the series circuit of resistors 58 and 57, and the voltage drop across resistor 58 becomes larger than the base-emitter voltage V BE of transistor 47.
is also turned on, and from the first power supply terminal 21 the emitter of the transistor 47 → the collector → the diode 48
A current flows to the second power supply terminal 23 through the circuit of → resistor 49 → resistor 22, and the current flows from the first power supply terminal 21 to the emitter of the transistor 47 → collector → resistor 50 → through the circuit of resistor 51. Therefore, current flows through the second power supply terminal 23, and the resistor 49
Since the value of Vb and the value of the resistor 22 are selected to be equal, the power supply voltage Vb supplied to the second power supply terminal 12 of the integrated circuit 2 becomes approximately zero voltage, and the integrated circuit 2 completely stops its operation. . In this case, the integrated circuit 2 stops operating and no drive signal is supplied to the base of the output transistor 25, so the output transistor 25 is turned off, but the resistors 50 and 51
Since current flows through the series circuit of the resistor 51 and the voltage drop across the resistor 51 becomes larger than the base-emitter voltage V BE of the transistor 54, the transistor 54 remains on, and similarly the transistor 5
By keeping transistor 4 on, transistor 47 also remains on as described above. Therefore, since the values of the power supply voltages Va and Vb supplied to the first power supply terminal 8 and the second power supply terminal 12 of the integrated circuit 2 are maintained at approximately zero voltage, the operation of the integrated circuit 2 is stopped.
No current flows through the load 33, and the output amplifier circuit is prevented from being overloaded, so that the elements constituting the output amplifier circuit and the load 33 are not destroyed.

以上述べた如く、斯る本考案の出力増幅回路の
保護回路に依れば、通常時は、この出力増幅回路
の動作に何等影響を与えることはなく、この出力
増幅回路は正常な動作を続け、又何等かの原因で
負荷33が短絡され、負荷33に過大な電流が流
れた場合には、集積回路2の第1の電源端8及び
第2の電源端12に供給される電源電圧Va及び
Vbは夫々零電圧とされ、この集積回路2の動作
が停まり、この出力増幅回路の過負荷を防止で
き、この出力増幅回路を構成する素子を破壊した
り、負荷を破壊したりする恐れはない。又本考案
の出力増幅回路の保護回路は電子的動作により制
御しているため第1図に示す継電器を用いたもの
に比較して応答が速く、より確実な過負荷防止を
なし得、しかも継電器を使用していないので、そ
れだけ回路構成が簡単となる。
As described above, according to the protection circuit for the output amplifier circuit of the present invention, the operation of the output amplifier circuit is not affected in normal times, and the output amplifier circuit continues to operate normally. In addition, if the load 33 is short-circuited for some reason and an excessive current flows through the load 33, the power supply voltage Va supplied to the first power supply terminal 8 and the second power supply terminal 12 of the integrated circuit 2 as well as
Vb is set to zero voltage, which stops the operation of the integrated circuit 2 and prevents the output amplifier circuit from being overloaded, and there is no risk of destroying the elements constituting the output amplifier circuit or destroying the load. do not have. Furthermore, since the protection circuit of the output amplifier circuit of the present invention is controlled by electronic operation, the response is faster and more reliable overload prevention can be achieved than that using the relay shown in Figure 1. Since no circuit is used, the circuit configuration becomes simpler.

尚、本考考案は上述実施例に限らず、本考案の
要旨を逸脱することなく、その他種々の構成を取
り得ることは勿論である。
Note that the present invention is not limited to the above-described embodiments, and it goes without saying that various other configurations may be adopted without departing from the gist of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の出力増幅回路の保護回路を示す
構成図、第2図は集積回路の例を示す接続図、第
3図は本考案出力増幅回路の保護回路の一実施例
を示す構成図である。 1は音声信号入力端子、2は集積回路、3は第
1の入力端、4は第1の駆動信号出力端、5は第
2の駆動信号出力端、8は第1の電源端、9は第
2の入力端、12は第2の電源端、20,22,
45,49,50,51,52,56,57及び
58は夫々抵抗器、21は第1の電源端子、23
は第2の電源端子、25,27,47及び54は
夫々トランジスタ、28は出力端子、33は負
荷、46,48,53及び55は夫々ダイオード
である。
Fig. 1 is a block diagram showing a protection circuit of a conventional output amplifier circuit, Fig. 2 is a connection diagram showing an example of an integrated circuit, and Fig. 3 is a block diagram showing an embodiment of a protection circuit of the output amplifier circuit of the present invention. It is. 1 is an audio signal input terminal, 2 is an integrated circuit, 3 is a first input terminal, 4 is a first drive signal output terminal, 5 is a second drive signal output terminal, 8 is a first power supply terminal, 9 is a a second input terminal, 12 is a second power supply terminal, 20, 22,
45, 49, 50, 51, 52, 56, 57 and 58 are resistors, 21 is a first power supply terminal, 23
is a second power supply terminal, 25, 27, 47, and 54 are transistors, 28 is an output terminal, 33 is a load, and 46, 48, 53, and 55 are diodes, respectively.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1及び第2の信号入力端と正及び負の絶対値
の等しい直流電圧が夫々供給される第1及び第2
の電源端子に夫々接続される第1及び第2の電源
端と第1及び第2の駆動信号出力端とを有する演
算回路構成の集積回路と、該集積回路の第1及び
第2の駆動信号出力端より得られる駆動信号が夫
夫供給されるSEPP回路を構成する互に導電形式
を異にする第1及び第2の出力トランジスタとよ
り成る出力増幅回路に於いて、上記第1及び第2
の出力トランジスタの夫々のエミツタと上記第1
及び第2の電源端子との間に夫々過電流検出用の
抵抗器を挿入すると共に、上記第1の出力トラン
ジスタのエミツタを第1の逆流防止用のダイオー
ドを介して第3のトランジスタのベースに接続
し、該第3のトランジスタのエミツタを上記第1
の電圧端子に接続し、上記第3のトランジスタの
コレクタを第2の逆流防止用のダイオードを介し
て上記集積回路の第2の電源端に接続し、上記第
2の出力トランジスタのエミツタを第3の逆流防
止用のダイオードを介して第4のトランジスタの
ベースに接続し、該第4のトランジスタのエミツ
タを上記第2の電源端子に接続し、上記第4のト
ランジスタのコレクタを第4の逆流防止用のダイ
オードを介して上記集積回路の第1の電源端に接
続する様にしたことを特徴とする出力増幅回路の
保護回路。
The first and second signal input terminals are supplied with DC voltages having equal positive and negative absolute values, respectively.
an integrated circuit having an arithmetic circuit configuration having first and second power supply terminals and first and second drive signal output terminals respectively connected to power supply terminals of the integrated circuit; and first and second drive signals of the integrated circuit. In an output amplifier circuit comprising first and second output transistors having different conductivity types and forming an SEPP circuit to which a drive signal obtained from an output terminal is supplied,
the respective emitters of the output transistors and the first
A resistor for overcurrent detection is inserted between the power supply terminal and the second power supply terminal, and the emitter of the first output transistor is connected to the base of the third transistor via the first backflow prevention diode. and connect the emitter of the third transistor to the first transistor.
The collector of the third transistor is connected to the second power supply terminal of the integrated circuit via a second backflow prevention diode, and the emitter of the second output transistor is connected to the voltage terminal of the third transistor. is connected to the base of a fourth transistor via a backflow prevention diode, the emitter of the fourth transistor is connected to the second power supply terminal, and the collector of the fourth transistor is connected to the fourth backflow prevention diode. A protection circuit for an output amplifier circuit, characterized in that the protection circuit is connected to a first power supply terminal of the integrated circuit through a diode.
JP11258979U 1979-08-16 1979-08-16 Expired JPS6117620Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11258979U JPS6117620Y2 (en) 1979-08-16 1979-08-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11258979U JPS6117620Y2 (en) 1979-08-16 1979-08-16

Publications (2)

Publication Number Publication Date
JPS5631711U JPS5631711U (en) 1981-03-27
JPS6117620Y2 true JPS6117620Y2 (en) 1986-05-29

Family

ID=29344956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11258979U Expired JPS6117620Y2 (en) 1979-08-16 1979-08-16

Country Status (1)

Country Link
JP (1) JPS6117620Y2 (en)

Also Published As

Publication number Publication date
JPS5631711U (en) 1981-03-27

Similar Documents

Publication Publication Date Title
JPS6117620Y2 (en)
JP3286228B2 (en) Semiconductor integrated circuit
JP2000295843A (en) Switching power circuit
JP2845065B2 (en) Operational amplifier
JPS6333367Y2 (en)
JPH0575418A (en) Overcurrent detecting circuit
JPH0210664Y2 (en)
JPH0749541Y2 (en) Transistor switch circuit
JP2597317Y2 (en) Reference power supply circuit
JP2656297B2 (en) Wind circuit
JPH03746Y2 (en)
JPS586012Y2 (en) Constant voltage power supply circuit
JP2822944B2 (en) Power amplifier circuit
JPH0635538Y2 (en) Voltage amplification circuit with current limiting circuit
JP3338274B2 (en) Power amplifier circuit
JPH0513046Y2 (en)
JPH0212049B2 (en)
JPH0346594Y2 (en)
JP2617123B2 (en) Stabilized DC power supply circuit
JP2605803Y2 (en) Overload detection circuit
JPS6119536Y2 (en)
JPS6126966Y2 (en)
JPH0513064Y2 (en)
JPS6017938Y2 (en) Push-pull amplifier output transistor protection circuit
JPH0316644B2 (en)