JP2822944B2 - Power amplifier circuit - Google Patents
Power amplifier circuitInfo
- Publication number
- JP2822944B2 JP2822944B2 JP7192239A JP19223995A JP2822944B2 JP 2822944 B2 JP2822944 B2 JP 2822944B2 JP 7192239 A JP7192239 A JP 7192239A JP 19223995 A JP19223995 A JP 19223995A JP 2822944 B2 JP2822944 B2 JP 2822944B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- voltage
- transistors
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パワアンプ回路に
関し、特に、Ｌ成分を駆動するＨ型のパワアンプ回路に
関する。The present invention relates to a power amplifier circuit, and more particularly to an H-type power amplifier circuit for driving an L component.
【０００２】[0002]
【従来の技術】典型的なＨ型パワアンプ回路である従来
回路を図２に示す。2. Description of the Related Art FIG. 2 shows a conventional circuit which is a typical H-type power amplifier circuit.
【０００３】従来回路は、入力信号と差動シングル変換
回路の出力信号とを比較し差動増幅を行う比較器と、比
較器の出力信号に応じてＶ−Ｉ変換（電圧電流変換）を
行うＶ−Ｉ変換回路と、Ｖ−Ｉ変換回路の出力により、
駆動される４つのパワトランジスタＱ１，Ｑ２，Ｑ３，
Ｑ４と、負荷に直列に接続された電流検出用抵抗Ｒ１に
よって構成されている。A conventional circuit compares an input signal with an output signal of a differential single conversion circuit to perform differential amplification, and performs VI conversion (voltage / current conversion) according to the output signal of the comparator. With the VI conversion circuit and the output of the VI conversion circuit,
Four driven power transistors Q1, Q2, Q3
Q4 and a current detecting resistor R1 connected in series to the load.
【０００４】次に、この動作について説明する。Next, this operation will be described.
【０００５】電源電圧をＶＣＣとおき、回路系のアナロ
グ基準電圧をＶＣＣ／２とする。The power supply voltage is set to VCC, and the analog reference voltage of the circuit system is set to VCC / 2.
【０００６】入力電圧ＶＩＮが差動シングル変換回路の
出力ＶＳＯより大きく（ＶＩＮ＞ＶＳＯ）かつＶＩＮ＞
ＶＣＣ／２の場合を例として考える。The input voltage VIN is higher than the output VSO of the differential single conversion circuit (VIN> VSO) and VIN>
Consider the case of VCC / 2 as an example.
【０００７】この場合、比較器の出力電圧ＶＯは増加し
ていき、Ｖ−Ｉ変換回路はトランジスタＱ２とＱ３のベ
ースに供給する電流を増加させ、Ｑ１とＱ４のベースに
は電流を供給しない方向に働く。In this case, the output voltage VO of the comparator increases, the VI conversion circuit increases the current supplied to the bases of the transistors Q2 and Q3, and does not supply the current to the bases of Q1 and Q4. Work on.
【０００８】その結果、負荷の右側から左側に流れる電
流が増加し、同時に電流検出用抵抗Ｒ１の右側の電圧が
高くなり、差動シングル変換回路によりＶＳＯが増加し
ていく。このフィードバックループによりＶＩＮ＝ＶＳ
Ｏとなるように負荷に流れる電流が制御される。As a result, the current flowing from the right side to the left side of the load increases, and at the same time, the voltage on the right side of the current detecting resistor R1 increases, and VSO increases due to the differential single conversion circuit. With this feedback loop, VIN = VS
The current flowing to the load is controlled to be O.
【０００９】（ＶＩＮ＞ＶＳＯ，ＶＩＮ＞ＶＣＣ／２）
でない場合も同様にＶＩＮ＝ＶＳＯとなるようフィール
ドバックループが働く。(VIN> VSO, VIN> VCC / 2)
If not, a field-back loop operates so that VIN = VSO.
【００１０】つまり、負荷に流れる電流ＩL は入力電圧
ＶＩＮによりＩL ＝ＶＩＮ／Ｒ１となるように制御され
る。That is, the current I L flowing to the load is controlled by the input voltage VIN so that I L = VIN / R1.
【００１１】[0011]
【発明が解決しようとする課題】上述した従来の回路で
は、負荷のＬ成分に起因する逆起電力により、電流検出
用抵抗Ｒ１の両端の電位が電源電圧範囲外となることが
あり、その場合、差動シングル変換回路誤動作し、正常
なパワアンプ動作が行われなくなるという問題点があ
る。In the conventional circuit described above, the potential at both ends of the current detecting resistor R1 may be out of the power supply voltage range due to the back electromotive force caused by the L component of the load. However, there is a problem that the differential single conversion circuit malfunctions and a normal power amplifier operation is not performed.
【００１２】[0012]
【課題を解決するための手段】本発明のパワアンプ回路
は、Ｈ型を構成する４つのトランジスタのうちトランジ
スタＱ１，Ｑ２をＰＮＰ型、トランジスタＱ３，Ｑ４を
ＮＰＮ型とし、通常同時にＯＮするトランジスタの組が
Ｑ１とＱ４、またはＱ２とＱ３であるときに、Ｑ２のコ
レクタにアノードが、Ｑ１のベースにカソードが接続さ
れたダイオードＤ１と、Ｑ１のコレクタにアノードが、
Ｑ２のベースにカソードが接続されたダイオードＤ２
と、Ｑ３のベースにアノードが、Ｑ４のコレクタにカソ
ードが接続されたダイオードＤ３と、Ｑ４のベースにア
ノードが、Ｑ３のコレクタにカソードが接続されたダイ
オードＤ４とを含むことを特徴としている。A power amplifier circuit according to the present invention is a set of transistors which are normally turned on at the same time, out of four transistors constituting an H type, transistors Q1 and Q2 are PNP type and transistors Q3 and Q4 are NPN type. Is Q1 and Q4, or Q2 and Q3, an anode is connected to the collector of Q2, a diode D1 having a cathode connected to the base of Q1, and an anode is connected to the collector of Q1.
Diode D2 whose cathode is connected to the base of Q2
And a diode D3 having an anode connected to the base of Q3 and a cathode connected to the collector of Q4, and a diode D4 having an anode connected to the base of Q4 and a cathode connected to the collector of Q3.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１４】図１は本発明のパワアンプ回路の一実施の
形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a power amplifier circuit according to the present invention.
【００１５】図１を参照すると、本実施の形態のパワア
ンプ回路は、入力信号と差動シングル変換回路の出力信
号とを比較し差動増幅を行う比較器と、比較器の出力信
号電圧に対しＶ−Ｉ変換（電圧電流変換）を行うＶ−Ｉ
変換回路と、Ｖ−Ｉ変換回路の出力により駆動されるＨ
型を構成する４つのパワトランジスタ、すなわちＰＮＰ
トランジスタＱ１，Ｑ２，とＮＰＮトランジスタＱ３，
Ｑ４と、負荷に直列に接続された電流検出用抵抗Ｒ１
と、４個のダイオードＤ１〜Ｄ４とから構成される。Referring to FIG. 1, a power amplifier circuit according to the present embodiment compares an input signal with an output signal of a differential single conversion circuit and performs differential amplification, and a comparator for comparing an output signal voltage of the comparator. VI for performing VI conversion (voltage / current conversion)
Conversion circuit and H driven by the output of the VI conversion circuit.
Four power transistors constituting a mold, ie, PNP
Transistors Q1, Q2 and NPN transistor Q3
Q4 and a current detecting resistor R1 connected in series with the load.
And four diodes D1 to D4.
【００１６】次に、本実施の形態のパワアンプ回路の動
作について図１及び図２を参照して説明する。Next, the operation of the power amplifier circuit according to the present embodiment will be described with reference to FIGS.
【００１７】ダイオードＤ１〜Ｄ４以外の回路は図１と
図２で同じである。そこでまず、ダイオードＤ１〜Ｄ４
以外の回路の動作を説明する。The circuits other than the diodes D1 to D4 are the same in FIG. 1 and FIG. Therefore, first, diodes D1 to D4
The operation of the other circuits will be described.
【００１８】電源電圧をＶＣＣとおき、回路系のアナロ
グ基準電圧をＶＣＣ／２とする。The power supply voltage is set to VCC, and the analog reference voltage of the circuit system is set to VCC / 2.
【００１９】入力電圧ＶＩＮが差動シングル変換回路の
出力ＶＳＯより大きく（ＶＩＮ＞ＶＳＯ）、かつＶＩＮ
＞ＶＣＣ／２の場合を例として考える。The input voltage VIN is larger than the output VSO of the differential single conversion circuit (VIN> VSO), and
Consider the case of> VCC / 2 as an example.
【００２０】この場合、比較器の出力電圧ＶＯは増加し
ていき。Ｖ−Ｉ変換回路はトランジスタＱ２とＱ３のベ
ースに供給する電流を増加させ、Ｑ１とＱ４のベースに
は電流を供給しない方向へ働く。In this case, the output voltage VO of the comparator increases. The VI conversion circuit increases the current supplied to the bases of the transistors Q2 and Q3, and works in such a manner that no current is supplied to the bases of Q1 and Q4.
【００２１】その結果、負荷の右側から左側に流れる電
流が増加し、同時に電流検用抵抗Ｒ１の右側の電圧が高
くなり、差動シングル変換回路によりＶＳＯが増加して
いく。As a result, the current flowing from the right side to the left side of the load increases, and at the same time, the voltage on the right side of the current detecting resistor R1 increases, and VSO increases due to the differential single conversion circuit.
【００２２】このフィードバックループによりＶＩＮ＝
ＶＳＯとなるように負荷に流れる電流が制御される。With this feedback loop, VIN =
The current flowing to the load is controlled to be VSO.
【００２３】（ＶＩＮ＞ＶＳＯ，ＶＩＮ＞ＶＣＣ／２）
でない場合も同様にＶＩＮ＝ＶＳＯとなるようフィール
ドバックループが働く。(VIN> VSO, VIN> VCC / 2)
If not, a field-back loop operates so that VIN = VSO.
【００２４】つまり、負荷に流れる電流Ｉは入力電圧Ｖ
ＩＮによりＩ＝ＶＩＮ／Ｒ１となるように制御される。That is, the current I flowing through the load is equal to the input voltage V
IN controls I = VIN / R1.
【００２５】次に、本実施の形態の回路について、ダイ
オードＤ１〜Ｄ４による従来回路との動作の違いを説明
する。Next, the operation of the circuit according to the present embodiment, which differs from the conventional circuit due to the diodes D1 to D4, will be described.
【００２６】ダイオードＤ３を例にとり説明する。トラ
ンジスタＱ２とＱ３がＯＮするとき負荷では右から左へ
の電流が増加していく。負荷の逆起電力が大きい場合、
負荷の右側の電圧（つまりトランジスタＱ４のコレクタ
電圧）が負荷の左側の電圧より低くなっていき、Ｑ４の
コレクタ電圧はグランドレベルより低くなろうとする。
このときダイオードＤ３がＯＮしてトランジスタＱ３の
ベース電流を抑制し、トランジスタＱ３の過大なコレク
タ電流変化を抑制する。A description will be given taking the diode D3 as an example. When the transistors Q2 and Q3 are turned on, the current increases from right to left at the load. If the back EMF of the load is large,
The voltage on the right side of the load (i.e., the collector voltage of transistor Q4) becomes lower than the voltage on the left side of the load, and the collector voltage of Q4 tries to become lower than the ground level.
At this time, the diode D3 is turned on to suppress the base current of the transistor Q3, thereby suppressing an excessive change in the collector current of the transistor Q3.
【００２７】ダイオードＤ１，Ｄ２，Ｄ４も同様にトラ
ンジスタＱ１，Ｑ２，Ｑ４の過大なコレクタ電流変化を
抑制するようなフィードバック動作をする。Similarly, the diodes D1, D2, and D4 perform a feedback operation to suppress an excessive change in collector current of the transistors Q1, Q2, and Q4.
【００２８】このフィードバック動作は、４つのトラン
ジスタのコレクタ電圧がＶＣＣあるいはグランド電圧と
等しくなるときに行われる。This feedback operation is performed when the collector voltages of the four transistors become equal to VCC or the ground voltage.
【００２９】この結果、電流検出用抵抗Ｒ１の両端の電
圧（電位）は電源電圧の範囲内に制御され、差動シング
ル変換回路は常時正常動作して、正常なパワアンプ動作
が行われる。As a result, the voltage (potential) at both ends of the current detecting resistor R1 is controlled within the range of the power supply voltage, the differential single conversion circuit always operates normally, and the normal power amplifier operation is performed.
【００３０】[0030]
【発明の効果】以上説明したように、本発明のパワアン
プ回路は、従来回路に対しダイオードを４本付加するこ
とにより、負荷の逆起電力に起因するパワアンプ回路の
誤動作を防止することができ、特に、負荷のＬ成分の大
きい場合及び入力信号がパルス的な場合、逆起電力は大
きくなり従来回路では誤動作しやすかったが、その問題
点を解消できるという効果がある。As described above, the power amplifier circuit of the present invention can prevent the malfunction of the power amplifier circuit caused by the back electromotive force of the load by adding four diodes to the conventional circuit. In particular, when the L component of the load is large or when the input signal is pulse-like, the back electromotive force becomes large and the conventional circuit tends to malfunction, but this has the effect of solving the problem.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明のパワアンプ回路の一実施の形態を示す
回路図である。FIG. 1 is a circuit diagram showing an embodiment of a power amplifier circuit according to the present invention.
【図２】従来例のパワアンプ回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional power amplifier circuit.
Ｑ１〜Ｑ４ パワトランジスタ Ｄ１〜Ｄ４ ダイオード Ｒ１ 電流検出用抵抗 ＶＣＣ 電源電圧 ＶＩＮ 入力電圧 ＶＳＯ 差動シングル変換回路の出力電圧 ＶＯ 比較器の出力電圧 Q1 to Q4 Power transistors D1 to D4 Diode R1 Current detection resistor VCC Power supply voltage VIN Input voltage VSO Output voltage of differential single conversion circuit VO Output voltage of comparator
Claims (1)
た構成を持つＨ型のパワアンプ回路であって、 前記Ｈ型を構成する４つのトランジスタのうちトランジ
スタＱ１，Ｑ２をＰＮＰ型、トランジスタＱ３，Ｑ４を
ＮＰＮ型とし、通常同時にＯＮするトランジスタの組が
Ｑ１とＱ４、またはＱ２とＱ３であるときに、 前記Ｑ２のコレクタにアノードが、前記Ｑ１のベースに
カソードが接続されたダイオードＤ１と、 前記Ｑ１のコレクタにアノードが、前記Ｑ２のベースに
カソードが接続されたダイオードＤ２と、 前記Ｑ３のベースにアノードが、前記Ｑ４のコレクタに
カソードが接続されたダイオードＤ３と、 前記Ｑ４のベースにアノードが、前記Ｑ３のコレクタに
カソードが接続されたダイオードＤ４とを含むことを特
徴とするパワアンプ回路。1. An H-type power amplifier circuit having a configuration in which a current detection resistor is inserted in series with a load, wherein among the four transistors constituting the H-type, transistors Q1 and Q2 are PNP-type and transistor Q3 is , Q4 are of the NPN type, and when a set of transistors that are normally turned on simultaneously is Q1 and Q4 or Q2 and Q3, a diode D1 having an anode connected to the collector of Q2 and a cathode connected to the base of Q1; A diode D2 having an anode connected to the collector of the Q1 and a cathode connected to the base of the Q2; a diode D3 having an anode connected to the base of the Q3; a diode D3 having a cathode connected to the collector of the Q4; and an anode connected to the base of the Q4. Includes a diode D4 having a cathode connected to the collector of the Q3. Circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7192239A JP2822944B2 (en) | 1995-07-27 | 1995-07-27 | Power amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7192239A JP2822944B2 (en) | 1995-07-27 | 1995-07-27 | Power amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0946143A JPH0946143A (en) | 1997-02-14 |
| JP2822944B2 true JP2822944B2 (en) | 1998-11-11 |
Family
ID=16287977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7192239A Expired - Lifetime JP2822944B2 (en) | 1995-07-27 | 1995-07-27 | Power amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822944B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10023950A1 (en) * | 2000-05-16 | 2001-11-22 | Bosch Gmbh Robert | Semiconductor component with power switch connectable to load |
-
1995
- 1995-07-27 JP JP7192239A patent/JP2822944B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0946143A (en) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072676A (en) | Protection circuit for an excitation current source | |
| KR0143362B1 (en) | Decision circuit operable at a wide range of voltages | |
| JP2636829B2 (en) | Differential circuit | |
| GB2217134A (en) | Amplifier circuit | |
| JP2822944B2 (en) | Power amplifier circuit | |
| JPH06180332A (en) | Current detection circuit | |
| US5523660A (en) | Motor control circuit and motor drive system using the same | |
| JP2564637Y2 (en) | Protection circuit for load drive circuit | |
| JPH0683045B2 (en) | Switching amplifier | |
| US6459249B2 (en) | Reset circuit | |
| JP2571745Y2 (en) | Protection circuit for load drive circuit | |
| JP2662397B2 (en) | Drive control IC | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JP2607193Y2 (en) | Multi power supply circuit | |
| JPS639278Y2 (en) | ||
| JPS6117620Y2 (en) | ||
| JP4622085B2 (en) | Trapezoidal wave output circuit | |
| JPH0328605Y2 (en) | ||
| JPS6119537Y2 (en) | ||
| JP2000323977A (en) | Output circuit | |
| JPH0513046Y2 (en) | ||
| JPH0614587A (en) | Heavy load drive circuit | |
| JP2554543B2 (en) | Power supply circuit | |
| JPS6110336Y2 (en) | ||
| JPS5936766B2 (en) | Memory power supply switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |