JPH0210664Y2 - - Google Patents

Info

Publication number
JPH0210664Y2
JPH0210664Y2 JP9045982U JP9045982U JPH0210664Y2 JP H0210664 Y2 JPH0210664 Y2 JP H0210664Y2 JP 9045982 U JP9045982 U JP 9045982U JP 9045982 U JP9045982 U JP 9045982U JP H0210664 Y2 JPH0210664 Y2 JP H0210664Y2
Authority
JP
Japan
Prior art keywords
load impedance
circuit
voltage
thyristor
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9045982U
Other languages
Japanese (ja)
Other versions
JPS58191713U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9045982U priority Critical patent/JPS58191713U/en
Priority to GB08308583A priority patent/GB2119102B/en
Priority to FR8305307A priority patent/FR2524756B1/fr
Priority to DE3311955A priority patent/DE3311955C2/en
Priority to US06/480,927 priority patent/US4549147A/en
Publication of JPS58191713U publication Critical patent/JPS58191713U/en
Application granted granted Critical
Publication of JPH0210664Y2 publication Critical patent/JPH0210664Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は電源回路に係り、増幅器の負荷インピ
ーダンスが低いときに低い値の電源電圧を増幅器
に供給することにより、過度の発熱による温度上
昇を減らし、また放熱器やパワートランス等を小
型化し得、更に低負荷インピーダンスに対しては
短時間であれば大なる出力を増幅器より出力せし
め得、しかも、負荷インピーダンスを高感度で、
リアクタンス成分を含む負荷インピーダンスをも
確実に検出し得る電源回路を提供することを目的
とする。
[Detailed description of the invention] The present invention relates to a power supply circuit, and by supplying a low value power supply voltage to the amplifier when the load impedance of the amplifier is low, it reduces the temperature rise due to excessive heat generation, and also reduces the temperature rise due to excessive heat generation. It is possible to miniaturize transformers, etc., and it is also possible to output a large output from the amplifier for a short period of time for low load impedances, and to control load impedances with high sensitivity.
It is an object of the present invention to provide a power supply circuit that can reliably detect load impedance including a reactance component.

一般的な増幅器では負荷インピーダンスが低い
ほど得られる出力も大きくなり、例えば8Ω負荷
に対して4Ω負荷には約2倍の出力が得られる。
しかし、出力が大きくなると増幅器の発熱量も増
加するので、これに対する放熱条件が厳しくな
り、コストも高くなる。そこで、最近では4Ω負
荷接続時には、何らかの方法で増幅器の電源電圧
を低下させ、4Ω負荷接続時の最大出力を、8Ω
負荷接続時のそれと同程度に抑えて発熱を減らす
工夫がなされるようになつてきている。
In a typical amplifier, the lower the load impedance, the greater the output that can be obtained; for example, about twice as much output can be obtained with a 4Ω load as with an 8Ω load.
However, as the output increases, the amount of heat generated by the amplifier also increases, so the heat dissipation conditions for this increase become stricter and the cost also increases. Therefore, recently when a 4Ω load is connected, the power supply voltage of the amplifier is lowered by some method, and the maximum output when a 4Ω load is connected is reduced to 8Ω.
Efforts are being made to reduce heat generation to the same level as when a load is connected.

上記の工夫の一つとして、使用するスピーカの
インピーダンスに合わせて使用者が増幅器の電源
電圧を外部からスイツチで切換えるようにしたも
のがあるが、これは不便である。また他の工夫と
して、電源トランスの2次側に2種類の電圧タツ
プを設け、負荷インピーダンスに応じて、リレー
でこのタツプを選択し電源電圧を切換えるものが
あつたが、これは音楽再生時にリレーを動作させ
るとその動作音が聴えてしまうので、電源投入直
後にこの動作を完了させておかねばならないし、
大容量のリレーも必要で高価である等の欠点があ
つた。
One of the above-mentioned ideas is to allow the user to externally switch the power supply voltage of the amplifier according to the impedance of the speaker being used, but this is inconvenient. Another idea was to provide two types of voltage taps on the secondary side of the power transformer, and use a relay to select this tap to switch the power supply voltage depending on the load impedance. You can hear the sound of the operation when it is activated, so this operation must be completed immediately after the power is turned on.
It had drawbacks such as requiring a large-capacity relay and being expensive.

一方、増幅器をコンプリメンタリSEPP回路で
構成した場合、この回路における負荷インピーダ
ンスの検出について考えてみる。
On the other hand, if the amplifier is configured with a complementary SEPP circuit, let's consider how to detect the load impedance in this circuit.

コンプリメンタリSEPP回路における負荷イン
ピーダンスの変化を検出する回路として、従来、
NPNトランジスタ、PNPトランジスタの各エミ
ツタ抵抗及び負荷インピーダンス等を各辺とする
ブリツジを構成し、負荷インピーダンスの変化に
よつてブリツジの平衡条件が満足されなくなつた
ことを検出する回路がある。このものは、負荷イ
ンピーダンスが平衡条件を満足する所定値より比
較的大きく変化しないとこのインピーダンス変化
を検出し得ず、検出精度が悪い欠点があつた。
Conventionally, as a circuit for detecting changes in load impedance in a complementary SEPP circuit,
There is a circuit that configures a bridge with each side being the emitter resistance of an NPN transistor or a PNP transistor, a load impedance, etc., and detects when the equilibrium condition of the bridge is no longer satisfied due to a change in the load impedance. This device had the disadvantage that it could not detect a change in impedance unless the load impedance changed by a relatively larger amount than a predetermined value that satisfies the equilibrium condition, and the detection accuracy was low.

そこで、本出願人はこの欠点を除去すべく次に
示す回路を提案した。
Therefore, the applicant proposed the following circuit in order to eliminate this drawback.

第1図は本出願人が先に昭和57年3月29日付で
提案したインピーダンス検出回路の一例の回路図
(実願昭57−44329号(実開昭58−146968号公報))
を示す。同図において、トランジスタQ1,Q2
正方向の入力があつた時のみトランジスタQ2
オフとなり、これにより、抵抗R1,R3,R4、負
荷インピーダンス(入力信号源Vsがオーデイオ
信号の場合、スピーカである)RLがブリツジを
構成してインピーダンス検出動作を行なう。ブリ
ツジの平衡条件は、 R1・R4=R3・RL であり、負荷インピーダンスRLが所定値の時に
この平衡条件が成立するように各抵抗値が選定さ
れている。この平衡条件が成立している時は点
と点との間の電位差は零となつているので、差
動アンプA1はオフ状態にあり、出力端子10に
は出力が取り出されず、これにより、負荷インピ
ーダンスRLが所定値にあることを検出し得る。
Figure 1 is a circuit diagram of an example of an impedance detection circuit previously proposed by the present applicant on March 29, 1982 (Utility Application No. 57-44329 (Utility Model Application No. 1982-146968)).
shows. In the figure, transistor Q 2 is turned off only when positive direction input is applied to transistors Q 1 and Q 2 , and as a result, resistors R 1 , R 3 , R 4 , load impedance (input signal source Vs In the case of , the speaker) R L constitutes a bridge and performs impedance detection operation. The equilibrium condition of the bridge is R 1 ·R 4 =R 3 · RL , and each resistance value is selected so that this equilibrium condition is satisfied when the load impedance RL is a predetermined value. When this equilibrium condition is established, the potential difference between the points is zero, so the differential amplifier A1 is in an off state, and no output is taken out to the output terminal 10, so that It can be detected that the load impedance R L is at a predetermined value.

一方、負荷インピーダンスRLが上記所定値よ
りも小になると、(点の電位)<(点の電位)
となるので、差動アンプA1が作動状態となり、
出力端子10に出力が取り出され、これにより、
負荷インピーダンスRLが所定値よりも小になつ
たことを検出し得る。
On the other hand, when the load impedance R L becomes smaller than the above predetermined value, (potential at the point) < (potential at the point)
Therefore, differential amplifier A 1 is activated,
An output is taken out to the output terminal 10, and thereby,
It can be detected that the load impedance R L has become smaller than a predetermined value.

この場合、点と点との間に差動アンプA1
を設けてこれにてこの間の電位差を検出している
ため、点と点との間の微小な電位差(つま
り、負荷インピーダンスRLの微小な変化)を高
精度に検出し得る。
In this case, there is a differential amplifier A 1 between the points.
is provided to detect the potential difference therebetween, so that a minute potential difference between points (that is, a minute change in the load impedance R L ) can be detected with high precision.

ここで、負荷インピーダンスRLが純抵抗及び
リアクタンス成分を含む抵抗の場合におけるトラ
ンジスタQ1及びQ2のロードラインを考えてみる。
第2図は横軸に点の電位V0、縦軸にトランジ
スタQ1のエミツタ電流IEをとつた場合のトランジ
スタQ1,Q2のロードラインを示す。同図中、曲
線a,bは夫々負荷インピーダンスRLが絶対値
8Ωで電圧及び電流の位相ずれが45゜になる周波
数におけるトランジスタQ1,Q2のロードライン、
直線c,dは夫々負荷インピーダンスRLが純抵
抗8Ω,4Ωの時のロードラインで、直線c,d
中、第象限及び第象限のものがトランジスタ
Q1、第象限及び第象限のものがトランジス
タQ2の各ロードラインである。
Here, consider the load line of transistors Q 1 and Q 2 in the case where the load impedance R L is a resistance including pure resistance and reactance components.
FIG. 2 shows the load lines of transistors Q 1 and Q 2 with the horizontal axis representing the potential V 0 and the vertical axis representing the emitter current I E of the transistor Q 1 . In the figure, curves a and b represent the load lines of transistors Q 1 and Q 2 at a frequency where the load impedance R L is 8Ω in absolute value and the phase shift of voltage and current is 45°, respectively.
Straight lines c and d are the load lines when the load impedance R L is pure resistance 8Ω and 4Ω, respectively.
Those in the middle, third and third quadrants are transistors.
Q 1 , those in the fourth quadrant and those in the fourth quadrant are the respective load lines of the transistor Q 2 .

第1図示の回路では、トランジスタQ1のエミ
ツタ電流IEの変化によつて負荷インピーダンスRL
を検出する構成であるため、以下、トランジスタ
Q1のロードラインについてのみ考えればよい。
In the circuit shown in Figure 1, the load impedance R L changes due to a change in the emitter current I E of the transistor Q 1 .
Since the configuration detects
You only need to think about the load line in Q1 .

ところで、負荷インピーダンスRLをその絶対
値が8Ωでリアクタンス成分を含む素子として上
記式を満足するようにブリツジを構成した場合、
トランジスタQ1のロードラインaが第2図中斜
線の領域にある時、差動アンプA1は負荷インピ
ーダンスRLを実際の8Ωより低いものとして検
出する。特に、出力電圧V0が低い値の時(つま
り、第2図中縦軸付近の第象限の斜線領域)、
負荷インピーダンスRLは実際には8Ωあるにも
拘らず零Ω付近として検出してしまう。
By the way, if the bridge is configured so that the load impedance R L is an element whose absolute value is 8Ω and includes a reactance component and satisfies the above formula,
When the load line a of the transistor Q 1 is in the shaded area in FIG. 2, the differential amplifier A 1 detects the load impedance R L as being lower than the actual 8Ω. In particular, when the output voltage V 0 is a low value (that is, the shaded area in the first quadrant near the vertical axis in Figure 2),
Although the load impedance R L is actually 8Ω, it is detected as being around 0Ω.

このように第1図示の回路は、負荷インピーダ
ンスRLがリアクタンス成分を含む素子である場
合、差動アンプA1が誤動作し、実際のインピー
ダンス変化を正確に検出し得ない問題点があつ
た。
As described above, the circuit shown in FIG. 1 has a problem in that when the load impedance R L is an element containing a reactance component, the differential amplifier A 1 malfunctions and the actual impedance change cannot be detected accurately.

本考案は上記欠点を除去し、かつ、上記問題点
を解決したものであり、第3図以下と共にその一
実施例について説明する。
The present invention eliminates the above-mentioned drawbacks and solves the above-mentioned problems, and one embodiment thereof will be described with reference to FIG. 3 and subsequent figures.

第3図は本考案になる電源回路の一実施例の回
路系統図を示す。同図中、T1は電源トランスで、
その1次側はACプラグ1に接続されており、そ
の2次側は2つのタツプイ,ロが設けられてお
り、高電圧側のタツプイはサイリスタSCRのア
ノードに接続され、低電圧側のタツプロにはダイ
オードD10のアノードが接続されている。サイリ
スタSCRのカソードとダイオードD10のカソード
は夫々共通に平滑用コンデンサC10の非接地側端
子に接続される一方、コンプリメンタリSEPP回
路にて構成される増幅器3の電源入力端子、電圧
変動検出回路4に夫々接続されている。電圧変動
検出回路4はコンデンサC10の両端間の電源電圧
の変動を検出する回路で、その検出信号は導通角
制御回路5に供給される。導通角制御回路5は負
荷インピーダンス検出回路6よりのインピーダン
ス検出信号により動作又は動作停止せしめられる
ように構成されており、更にその動作時は電圧変
動検出回路4の出力検出信号に応じてサイリスタ
SCRの導通角を制御する信号をサイリスタSCR
のゲートに出力する。
FIG. 3 shows a circuit system diagram of an embodiment of the power supply circuit according to the present invention. In the figure, T1 is a power transformer,
Its primary side is connected to AC plug 1, and its secondary side is provided with two taps.The tap on the high voltage side is connected to the anode of the thyristor SCR, and the tap on the low voltage side. is connected to the anode of diode D 10 . The cathode of the thyristor SCR and the cathode of the diode D 10 are respectively commonly connected to the non-grounded terminal of the smoothing capacitor C 10 , while the power input terminal of the amplifier 3 configured with a complementary SEPP circuit, and the voltage fluctuation detection circuit 4 are connected to each other. The voltage fluctuation detection circuit 4 is a circuit that detects fluctuations in the power supply voltage across the capacitor C 10 , and its detection signal is supplied to the conduction angle control circuit 5 . The conduction angle control circuit 5 is configured to operate or stop operating according to the impedance detection signal from the load impedance detection circuit 6, and furthermore, when it is in operation, the thyristor is activated or stopped according to the output detection signal from the voltage fluctuation detection circuit 4.
The signal that controls the conduction angle of the SCR is transferred to the thyristor SCR.
output to the gate.

増幅器3は入力端子2よりのオーデイオ信号を
増幅してスピーカ7に出力するが、その出力端子
とスピーカ7との接続点は負荷インピーダンス検
出回路6に接続されている。負荷インピーダンス
検出回路6は後で詳述するように増幅器3の負荷
インピーダンス、すなわちスピーカ7の入力イン
ピーダンスを一辺とするブリツジ回路より構成さ
れており、その平衡条件がとれているか否かによ
り負荷インピーダンスを検出する回路であり、増
幅器3より所定レベル以上の出力オーデイオ信号
が取り出されるときのみ動作し、そのインピーダ
ンス検出信号を導通角制御回路5に出力してその
動作を制御する。ここでは、導通角制御回路5は
負荷インピーダンスが8Ωのときに動作し、4Ω
のときには動作を停止せしめられる。負荷インピ
ーダンス検出回路6の具体的回路を第4図に示
す。
The amplifier 3 amplifies the audio signal from the input terminal 2 and outputs it to the speaker 7, and the connection point between the output terminal and the speaker 7 is connected to the load impedance detection circuit 6. As will be described in detail later, the load impedance detection circuit 6 is composed of a bridge circuit whose one side is the load impedance of the amplifier 3, that is, the input impedance of the speaker 7, and detects the load impedance depending on whether the balanced condition is established. This detection circuit operates only when an output audio signal of a predetermined level or higher is extracted from the amplifier 3, and outputs the impedance detection signal to the conduction angle control circuit 5 to control its operation. Here, the conduction angle control circuit 5 operates when the load impedance is 8Ω, and the conduction angle control circuit 5 operates when the load impedance is 8Ω.
When , the operation is stopped. A specific circuit of the load impedance detection circuit 6 is shown in FIG.

次に上記第3図示の回路の動作につき説明する
に、電源スイツチ(図示せず)が投入後におい
て、入力端子2にオーデイオ信号が入来していな
いとき、又は極めてレベルが小なるオーデイオ信
号が入来しているときは、負荷インピーダンス検
出回路6は非動作であり、導通角制御回路5を動
作せしている。これにより、サイリスタSCRが
そのゲートを駆動され、サイリスタSCRより電
源トランスT1の2次側より取り出された交流電
圧が整流されて取り出され、コンデンサC10に印
加される。従つて、コンデンサC10の両端間の電
圧は高い値であり、これは電源電圧として増幅器
3に印加される。
Next, to explain the operation of the circuit shown in the third diagram above, when no audio signal is input to the input terminal 2 after the power switch (not shown) is turned on, or when an audio signal with an extremely low level is input, When the current is flowing, the load impedance detection circuit 6 is inactive, and the conduction angle control circuit 5 is operated. As a result, the gate of the thyristor SCR is driven, and the AC voltage taken out from the secondary side of the power transformer T1 is rectified and taken out from the thyristor SCR, and is applied to the capacitor C10 . Therefore, the voltage across the capacitor C 10 is of a high value, which is applied to the amplifier 3 as the supply voltage.

次にスピーカ7の入力インピーダンスが8Ωで
あり、これに所定レベル以上のオーデイオ信号が
供給されたものとすると、負荷インピーダンス検
出回路6が動作して8Ω検出信号を導通角制御回
路5に供給するが、8Ω検出信号は前記非動作時
の信号と同じレベルであり、よつて導通角制御回
路5が引続き動作をする。従つて、サイリスタ
SCRより取り出され、コンデンサC10により平滑
された直流電圧が引続き電源電圧として増幅器3
に供給される一方、電圧変動検出回路4により電
圧変動が検出され、導通角制御回路5にフイード
バツクされることによつて所定の電圧に定電圧化
される。
Next, assuming that the input impedance of the speaker 7 is 8Ω and an audio signal of a predetermined level or higher is supplied to it, the load impedance detection circuit 6 operates and supplies an 8Ω detection signal to the conduction angle control circuit 5. , 8Ω detection signal is at the same level as the signal during non-operation, so the conduction angle control circuit 5 continues to operate. Therefore, the thyristor
The DC voltage taken out from the SCR and smoothed by the capacitor C10 continues to be supplied to the amplifier 3 as the power supply voltage.
Meanwhile, the voltage fluctuation is detected by the voltage fluctuation detection circuit 4, and fed back to the conduction angle control circuit 5, whereby the voltage is regulated to a predetermined voltage.

他方、スピーカ7の入力インピーダンスが4Ω
であり、これに所定レベル以上のオーデイオ信号
が供給されたものとすると、負荷インピーダンス
検出回路6より4Ω検出信号が取り出されて導通
角制御回路5に供給され、その動作を停止せしめ
る。これにより、サイリスタSCRがオフとされ
るため、電源トランスT1の2次側の交流電圧は
タツプロから取り出されてダイオードD10により
整流された後コンデンサC10により平滑される。
このときのコンデンサC10の両端間の電圧は、前
記サイリスタSCRオン時のそれに比し小であり、
増幅器3に電源電圧として印加される。従つて、
増幅器3の電源電圧は、8Ω負荷接続時に比し例
えば約30%低下する。このときの電源電圧の値
は、例えば増幅器3の出力が、8Ω負荷接続時の
出力と同程度となるように設定される。
On the other hand, the input impedance of speaker 7 is 4Ω.
If an audio signal of a predetermined level or higher is supplied to this, a 4Ω detection signal is extracted from the load impedance detection circuit 6 and supplied to the conduction angle control circuit 5, thereby stopping its operation. As a result, the thyristor SCR is turned off, so that the AC voltage on the secondary side of the power transformer T1 is taken out from the Tatsupro, rectified by the diode D10 , and then smoothed by the capacitor C10 .
The voltage across the capacitor C10 at this time is smaller than that when the thyristor SCR is on,
It is applied to the amplifier 3 as a power supply voltage. Therefore,
The power supply voltage of the amplifier 3 is reduced by, for example, about 30% compared to when an 8Ω load is connected. The value of the power supply voltage at this time is set, for example, so that the output of the amplifier 3 is approximately the same as the output when an 8Ω load is connected.

これにより、4Ω負荷接続時においても、セツ
トの発熱量が大幅に低減できる。
As a result, even when connected to a 4Ω load, the amount of heat generated by the set can be significantly reduced.

ここで、負荷インピーダンス検出回路6の構成
及び動作についてみると、第4図において、トラ
ンジスタQ1のエミツタとアースとの間に抵抗R3
(第1の抵抗)及び抵抗R4(第2の抵抗)が直列
に接続されている。又、NPNトランジスタQ3
そろベースが点及び負荷インピーダンスRL
非接地側端子に夫々接続され、そのエミツタが
NPNトランジスタQ4のエミツタに接続されてい
る一方、ダイオードD2、抵抗R5を介してアース
されており、又、そのコレクタが抵抗R6を介し
て電源電圧+Vcc端子に接続されている。トラン
ジスタQ4はそのベースが、抵抗R3とR4との共通
接続点である点に接続されている一方、抵抗
R11(抵抗R3の抵抗値と等しい値、又はそれより
も小なる値)を介してトランジスタQ2のエミツ
タに接続されており、そのコレクタが抵抗R7
介して電源電圧+Vcc端子に接続されている。ト
ランジスタQ3,Q4にて差動アンプA2が構成され
ている。
Now, regarding the configuration and operation of the load impedance detection circuit 6, in FIG. 4, a resistor R3 is connected between the emitter of the transistor Q1 and the ground.
(first resistor) and resistor R 4 (second resistor) are connected in series. In addition, the base of the NPN transistor Q3 is connected to the point and the non-grounded terminal of the load impedance R L , respectively, and its emitter is
It is connected to the emitter of the NPN transistor Q4 , while being grounded via a diode D2 and a resistor R5 , and its collector is connected to the power supply voltage +Vcc terminal via a resistor R6 . Transistor Q 4 has its base connected to a point that is the common connection point of resistors R 3 and R 4 , while
It is connected to the emitter of transistor Q 2 via R 11 (a value equal to or smaller than the resistance value of resistor R 3 ), and its collector is connected to the power supply voltage +Vcc terminal via resistor R 7 . has been done. A differential amplifier A 2 is configured by transistors Q 3 and Q 4 .

一方、PNPトランジスタQ5のベースはトラン
ジスタQ4のコレクタに接続されていると共に、
抵抗R10を介してアースされており、そのコレク
タはアースされており、更に、そのエミツタは抵
抗R8を介して電源電圧+VCC端子に接続されてい
る。PNPトランジスタQ6のベースはトランジス
タQ3のコレクタに接続されており、そのコレク
タは出力端子10に接続されていると共に、抵抗
R9を介してアースされており、そのエミツタは
トランジスタQ5のエミツタに接続されている。
トランジスタQ5,Q6にて差動アンプA3が構成さ
れている。
On the other hand, the base of PNP transistor Q5 is connected to the collector of transistor Q4 , and
It is grounded via a resistor R10 , its collector is grounded, and its emitter is further connected to the power supply voltage +V CC terminal via a resistor R8 . The base of the PNP transistor Q 6 is connected to the collector of the transistor Q 3 , the collector of which is connected to the output terminal 10 and the resistor
It is grounded via R 9 and its emitter is connected to the emitter of transistor Q 5 .
A differential amplifier A3 is configured by transistors Q5 and Q6 .

一般的にエミツタ抵抗R1,R2は夫々等しい値
に選定されており、一方、電圧源E1,E2によつ
てB級に近いAB級にバイアスされたトランジス
タQ1,Q2には無信号時に数10mAのアイドル電流
が流れるため、無信号時には抵抗R1,R2の両端
には夫々数10mVの電位差を生じる。従つて、仮
に梯抗R11を接続しないものとすると、点より
点の電位が数10mV高くなり、差動アンプを構
成しているトランジスタQ3,Q4のうちトランジ
スタQ4がオンし、トランジスタQ3がオフした状
態に近くなる。このため、トランジスタQ4のコ
レクタ電流についてみると、増加方向の変化量が
十分とれなくなる。そこで、本実施例では抵抗
R11を接続することにより、その抵抗値を抵抗R3
と等しい値に選定した場合には、無信号時の点
と点との間の電位差を略零にしてトランジスタ
Q3,Q4の各コレクタ電流を無信号時に略等しく
するものである。なお、この場合、抵抗R11の抵
抗値を抵抗R3のそれよりも小に選定してトラン
ジスタQ3のコレクタ電流を減らしてもよいこと
は勿論である。
Generally, the emitter resistors R 1 and R 2 are selected to have the same value, respectively, while the transistors Q 1 and Q 2 biased to class AB, which is close to class B, by the voltage sources E 1 and E 2 have Since an idle current of several tens of mA flows when there is no signal, a potential difference of several tens of mV is generated between both ends of the resistors R 1 and R 2 when there is no signal. Therefore, if the ladder R 11 is not connected, the potential at the point will be several tens of mV higher than the point, and transistor Q 4 of transistors Q 3 and Q 4 that make up the differential amplifier will turn on, and the transistor Q 3 is close to being off. For this reason, when looking at the collector current of transistor Q4 , it becomes impossible to obtain a sufficient amount of change in the increasing direction. Therefore, in this example, the resistor
By connecting R 11 , its resistance value can be changed to resistor R 3
If you select a value equal to
The collector currents of Q 3 and Q 4 are made approximately equal when there is no signal. In this case, it goes without saying that the resistance value of the resistor R11 may be selected to be smaller than that of the resistor R3 to reduce the collector current of the transistor Q3 .

又、抵抗R5,R6,R7の各抵抗値は、差動アン
プA2が、出力電圧V0の正方向又は負方向のみの
電圧の絶対値が第2図示の電圧V1以上の時のみ
動作するように選定されている。この場合、ダイ
オードD2の順方向電圧降下をVF、トランジス
タQ3のベース・エミツタ間電圧をVBEとしたと
き、 {(V1−VF−VBE)/R5}×R6なる電圧が、ト
ランジスタQ6をオンさせ得る値であるように選
定されていることが必要である。
In addition, the resistance values of the resistors R 5 , R 6 , and R 7 are set so that the absolute value of the output voltage V 0 in the positive direction or only in the negative direction is greater than or equal to the voltage V 1 shown in the second diagram. It is selected to operate only when In this case, when the forward voltage drop of diode D2 is V F and the voltage between the base and emitter of transistor Q 3 is V BE , the voltage becomes {(V 1 − V F − V BE )/R 5 }×R 6 . must be selected such that it can turn on transistor Q6 .

次に、このインピーダンス検出回路6の動作に
ついて説明する。トランジスタQ1,Q2よりなる
コンプリメンタリSEPP回路の出力電圧V0が負の
時、ダイオードD2により抵抗R5を流れる電流が
零になるので、差動アンプA2,A3はオフとなり、
(即ち、第2図中、ロードラインaが第1象限に
ある)、差動アンプA2はインピーダンス検出動作
を行なわない。
Next, the operation of this impedance detection circuit 6 will be explained. When the output voltage V 0 of the complementary SEPP circuit consisting of transistors Q 1 and Q 2 is negative, the current flowing through the resistor R 5 becomes zero due to the diode D 2 , so the differential amplifiers A 2 and A 3 are turned off.
(That is, the load line a is in the first quadrant in FIG. 2), and the differential amplifier A2 does not perform an impedance detection operation.

次に、出力電圧V0が正の時、正方向に振れる
に従つてダイオードD2がオンとなり、抵抗R5
流れる電流が徐々に増加する。この場合、抵抗
R5,R6,R7の各抵抗値は上記の如く選定されて
いるので、出力電圧V0が電圧V1に達すると差動
アンプA2は動作状態となり、インピーダンス検
出動作を行なう。アンプA2が動作状態になり、
抵抗R6,R7の各両端電圧がトランジスタQ5,Q6
をオンするに十分な電圧になると、アンプA3
動作状態になる。
Next, when the output voltage V 0 is positive, the diode D 2 turns on as it swings in the positive direction, and the current flowing through the resistor R 5 gradually increases. In this case, the resistance
Since the resistance values of R 5 , R 6 , and R 7 are selected as described above, when the output voltage V 0 reaches the voltage V 1 , the differential amplifier A 2 enters the operating state and performs an impedance detection operation. Amplifier A 2 is now operational,
The voltage across each of resistors R 6 and R 7 is the voltage across transistors Q 5 and Q 6
When the voltage is sufficient to turn on, amplifier A3 becomes operational.

出力電圧V0が正の時、抵抗R11は点と点と
の間に並列に接続されたのと等価になるので、抵
抗R1,R3,R4、負荷インピーダンスRLを夫々各
辺とするブリツジが構成され、かつ、その平衡条
件は前記式と同じになる。この場合、負荷インピ
ーダンスRLが所定値でブリツジが平衡している
と、端子10には所定電圧が取り出される。
When the output voltage V 0 is positive, the resistor R 11 is equivalent to being connected in parallel between the points, so the resistors R 1 , R 3 , R 4 and the load impedance R L are connected on each side, respectively. A bridge is constructed, and its equilibrium condition is the same as the above equation. In this case, if the load impedance R L is a predetermined value and the bridge is balanced, a predetermined voltage is taken out at the terminal 10.

一方、負荷インピーダンスRLが上記所定値よ
りも小さくなると、点の電位は点のそれより
も高くなり、これにより、端子1には上記平衡時
に取り出される電圧よりも高い電圧が取り出さ
れ、インピーダンスの変化を検出できる。
On the other hand, when the load impedance R L becomes smaller than the predetermined value, the potential at the point becomes higher than that at the point, and as a result, a voltage higher than the voltage taken out at the above equilibrium is taken out at terminal 1, and the impedance increases. Changes can be detected.

この場合、前記の如く、アンプA2は出力電圧
V0が零V付近では動作せず、電圧V1以上でない
とインピーダンス検出動作を行なわない。即ち、
アンプA2は、第2図中、ロードラインaがロー
ドラインCと電圧V1の線eとで囲まれた交叉斜
線領域にある時した動作状態にならない。従つ
て、同図より明らかな如く、負荷インピーダンス
RLがリアクタンス成分を含み、かつ、その絶対
値が例えば8Ωの場合、8Ω乃至5Ω程度の範囲
内の抵抗として検出するに留り、第1図示の回路
のように零Ω近くといつたような、実際の抵抗値
と極端に異なる抵抗値として検出する(第1図示
の回路においては、アンプA1は出力電圧V0が低
い値の時(つまり、第2図中縦軸付近の第象限
の斜線領域)、負荷インピーダンスRLは実際には
8Ωあるにも拘らず、零Ω付近として誤検出して
しまう)ようなことはない。
In this case, as mentioned above, amplifier A 2 has an output voltage of
It does not operate when V 0 is near zero V, and does not perform impedance detection operation unless voltage V 1 or higher. That is,
Amplifier A 2 does not operate in the same operating state as shown in FIG. 2 when load line a is in the cross-hatched area surrounded by load line C and line e of voltage V 1 . Therefore, as is clear from the figure, the load impedance
If R L includes a reactance component and its absolute value is, for example, 8Ω, it will only be detected as a resistance within the range of about 8Ω to 5Ω, and it will be near 0Ω as in the circuit shown in Figure 1. (In the circuit shown in Figure 1, amplifier A 1 is detected as a resistance value that is extremely different from the actual resistance value.) (shaded area), load impedance R L is erroneously detected as being around 0 Ω even though it is actually 8 Ω).

なお、抵抗R10は、トランジスタQ5に若干のバ
イアス電流を流してブリツジが平衡している時の
トランジスタQ6のコレクタ電流を零にしておく
ためのバイアス用抵抗である。
Note that the resistor R10 is a bias resistor that allows a slight bias current to flow through the transistor Q5 to keep the collector current of the transistor Q6 at zero when the bridge is balanced.

なお、本考案は上記実施例に限定されるもので
はなく、例えば第5図に示す如く、タツプイとサ
イリスタSCRのアノードの間に逆流防止用ダイ
オードD20を接続するようにしてもよく、この場
合は、回路構成を簡略化できる。また、電源トラ
ンスT1の2次側のタツプの数は、3以上でもよ
く、その場合は、最も低い電圧が得られる一のタ
ツプのみダイオードが接続され、他のタツプはサ
イリスタが接続される。更に上記実施例では直流
電圧安定化のためにサイリスタSCRの導通角を
制御しているが、サイリスタSCRを単にオンと
なるように制御してもよい(ただし、この場合は
直流電圧の安定化はできない)。
Note that the present invention is not limited to the above-mentioned embodiment, and for example, as shown in FIG. 5, a backflow prevention diode D20 may be connected between the tap and the anode of the thyristor SCR. can simplify the circuit configuration. Further, the number of taps on the secondary side of the power transformer T1 may be three or more, in which case only one tap from which the lowest voltage can be obtained is connected to a diode, and the other taps are connected to a thyristor. Furthermore, in the above embodiment, the conduction angle of the thyristor SCR is controlled in order to stabilize the DC voltage, but the thyristor SCR may also be controlled to simply turn on (however, in this case, the DC voltage cannot be stabilized. Can not).

上述の如く、本考案になる電源回路は、電源ト
ランスの2次側に設けられた複数のタツプのうち
最低電圧を得るタツプに一端が接続されたダイオ
ードと、他のタツプに一端が接続されたサイリス
タと、該ダイオード及び該サイリスタの他端が共
通に一端に接続されたコンデンサの該一端が該コ
ンプリメンタリSEPP回路の電源入力端子に接続
された整流回路と、NPNトランジスタのエミツ
タとアースとの間に夫々直列に接続された第1及
び第2の抵抗とこの第1及び第2の抵抗の共通接
続点に一方の入力端子が接続され、かつ、エミツ
タ抵抗の共通接続点に他方の入力端子が接続され
た差動増幅器とエミツタ抵抗の共通接続点に取り
出された出力電圧の正方向又は負方向のみの絶対
値が所定電圧以上の時のみその差動増幅器が動作
するようにその差動増幅器とアースとの間に接続
された抵抗と、該差動増幅器の電源供給端子側に
接続された検出信号出力端子とよりなり、エミツ
タ抵抗の共通接続点と第1及び第2の抵抗の共通
接続点との間の電位差を検出して得た負荷インピ
ーダンスの検出信号を差動増幅器より取り出し検
出信号の出力端子より出力する負荷インピーダン
ス検出回路と、負荷インピーダンス検出回路から
供給される負荷インピーダンスの検出信号に応じ
て、サイリスタに制御信号を供給し、制御信号
は、負荷インピーダンス検出回路が低負荷インピ
ーダンス検出時にのみサイリスタをオフとし、低
負荷インピーダンス非検出時又は高負荷インピー
ダンス検出時には、サイリスタの導通角をコンデ
ンサの両端の電圧が定電圧となるよう制御するか
又はサイリスタをオンにする制御回路とよりなる
ため、低負荷インピーダンス検出時には電源電圧
を高負荷インピーダンス検出時に比し約30%低下
でき、よつてセツトの発熱量を大幅に低減でき、
従つて放熱器やパワートランスを小型化できるの
で電源回路、増幅器等よりなるセツトの小型化及
び軽量化更には低コスト化を実現でき、電圧の切
換えは自動的にしかも無音で行なえるので、操作
の煩雑さを除去できるとともに音楽の鑑賞を妨げ
ることを防止でき、また前記負荷インピーダンス
を検出する回路に時定数をもたせることにより、
低負荷インピーダンス検出に基づきサイリスタを
オフとするまでの短時間内には、高負荷インピー
ダンス接続時よりも大なる出力を得ることがで
き、従つてPCMなどダイナミツクレンジの広い
音楽の再生に有利であり、しかも、負荷インピー
ダンス検出回路は従来のインピーダンス検出回路
に比して高感度で負荷インピーダンスを検出し
得、しかも出力電圧がある値以上にならないと差
動アンプはインピーダンス検出動作を行なわない
ので、リアクタンス成分を含む負荷が接続された
場合、本出願人が先に提案した回路のように負荷
を実際の値より極端に異なつた値として検出する
ことはなく、スピーカ等のリアクタンス成分を含
む負荷インピーダンスを高感度で、かつ、確実に
検出し得、これにより、例えば8Ω負荷及び4Ω
負荷に夫々応じて電源電圧を大小に確実に切換え
得るので、このように電源電圧を確実に切換え得
る回路を設けられていない従来回路のようにいか
なる負荷の時でも同じ電源電圧で使用する虞れは
なく、従来のものに比して消費電力を少なくし
得、従つて、同一消費電力では従来のものに比し
て約5割のパワーアツプを図り得る等の特長を有
する。
As mentioned above, the power supply circuit according to the present invention includes a diode with one end connected to the tap that obtains the lowest voltage among the plurality of taps provided on the secondary side of the power transformer, and one end connected to the other taps. between a thyristor, a rectifier circuit in which one end of a capacitor to which the other ends of the diode and the thyristor are commonly connected to the power input terminal of the complementary SEPP circuit, and the emitter of the NPN transistor and ground. One input terminal is connected to a common connection point between the first and second resistors connected in series, and the other input terminal is connected to a common connection point between the emitter resistors. The differential amplifier is connected to the ground so that the differential amplifier operates only when the absolute value of the positive or negative output voltage taken out to the common connection point between the differential amplifier and the emitter resistor exceeds a predetermined voltage. and a detection signal output terminal connected to the power supply terminal side of the differential amplifier, and a common connection point of the emitter resistor and a common connection point of the first and second resistors. A load impedance detection circuit extracts a load impedance detection signal obtained by detecting the potential difference between A control signal is supplied to the thyristor, and the control signal turns off the thyristor only when the load impedance detection circuit detects a low load impedance, and when the low load impedance is not detected or a high load impedance is detected, the control signal turns the conduction angle of the thyristor to the capacitor. Since the voltage at both ends is controlled to be a constant voltage or the control circuit turns on the thyristor, the power supply voltage can be reduced by about 30% when detecting low load impedance compared to when detecting high load impedance, and therefore the set The amount of heat generated can be significantly reduced,
Therefore, the heatsink and power transformer can be downsized, making the set consisting of the power supply circuit, amplifier, etc. smaller, lighter, and lower in cost. Voltage switching can be done automatically and silently, making operation easier. By providing a time constant to the circuit that detects the load impedance, it is possible to eliminate the complexity of
Within a short period of time until the thyristor is turned off based on low load impedance detection, a larger output can be obtained than when connected to a high load impedance, which is advantageous for playing music with a wide dynamic range such as PCM. Moreover, the load impedance detection circuit can detect load impedance with higher sensitivity than conventional impedance detection circuits, and the differential amplifier does not perform impedance detection operation unless the output voltage exceeds a certain value. When a load containing a reactance component is connected, unlike the circuit proposed earlier by the applicant, the load will not be detected as a value that is extremely different from the actual value, and the load impedance containing a reactance component such as a speaker will be detected. can be detected with high sensitivity and reliably, which allows for example 8Ω load and 4Ω load
Since the power supply voltage can be reliably switched between large and small depending on the load, there is no risk of using the same power supply voltage no matter the load, unlike conventional circuits that are not equipped with a circuit that can reliably switch the power supply voltage. However, it has the advantage of being able to reduce power consumption compared to the conventional type, and therefore, with the same power consumption, the power can be increased by about 50% compared to the conventional type.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本出願人が先に提案した負荷インピー
ダンス検出回路の一例の回路路図、第2図は各負
荷インピーダンスを接続した場合のSEPP回路ト
ランジスタのロードライン、第3図に本考案回路
の一実施例の回路系統図、第4図は本考案回路の
要部の具体的回路図、第5図は本考案回路の他の
実施例の要部を示す回路図である。 2……入力端子、3……SEPP回路(増幅器)、
4……電圧変動検出回路、5……導通角制御回
路、6……負荷インピーダンス検出回路、7
(RL)……スピーカ(負荷インピーダンス)、1
0……インピーダンス検出信号出力端子、T1
…電源トランス、SCR……サイリスタ、D10
D20……ダイオード、C10……平滑用コンデンサ、
Q1,Q2……SEPP回路トランジスタ、Q3〜Q6
…差動アンプトランジスタ、A2,A3……差動ア
ンプ、R1,R2……エミツタ抵抗、R3,R4……イ
ンピーダンス検出用抵抗、R5〜R7……差動アン
プ動作電圧設定用抵抗。
Figure 1 is a circuit diagram of an example of the load impedance detection circuit previously proposed by the applicant, Figure 2 is the load line of the SEPP circuit transistor when each load impedance is connected, and Figure 3 is the circuit diagram of the circuit of the present invention. FIG. 4 is a circuit diagram showing a main part of the circuit of the present invention, and FIG. 5 is a circuit diagram showing the main part of another embodiment of the circuit of the present invention. 2...Input terminal, 3...SEPP circuit (amplifier),
4... Voltage fluctuation detection circuit, 5... Continuity angle control circuit, 6... Load impedance detection circuit, 7
(R L )...Speaker (load impedance), 1
0... Impedance detection signal output terminal, T 1 ...
...power transformer, SCR...thyristor, D 10 ,
D 20 ... Diode, C 10 ... Smoothing capacitor,
Q 1 , Q 2 ... SEPP circuit transistor, Q 3 ~ Q 6 ...
... Differential amplifier transistor, A 2 , A 3 ... Differential amplifier, R 1 , R 2 ... Emitter resistance, R 3 , R 4 ... Impedance detection resistor, R 5 to R 7 ... Differential amplifier operation Resistor for voltage setting.

Claims (1)

【実用新案登録請求の範囲】 NPNトランジスタ及びPNPトランジスタの各
エミツタが夫々のエミツタ抵抗を介して共通に接
続され、かつ、該エミツタ抵抗の共通接続点とア
ース間に負荷インピーダンスが接続されてなるコ
ンプリメンタリSEPP回路に電源電圧を供給する
電源回路において、 電源トランスの2次側に設けられた複数のタツ
プのうち最低電圧を得るタツプに一端を接続され
たダイオードと、他のタツプに一端を接続された
サイリスタと、該ダイオード及び該サイリスタの
他端を共通に一端に接続されたコンデンサとを有
し、該コンデンサの該一端が該コンプリメンタリ
SEPP回路の電源入力端子に接続された整流回路
と、 該NPNトランジスタ又はPNPトランジスタの
エミツタとアースとの間に夫々直列に接続された
第1及び第2の抵抗と、該第1及び第2の抵抗の
共通接続点に一方の入力端子が接続され、かつ、
該エミツタ抵抗の共通接続点に他方の入力端子が
接続された差動増幅器と、該エミツタ抵抗の共通
接続点に取り出された出力電圧の正方向又は負方
向のみの絶対値が所定電圧以上の時のみ該差動増
幅器が動作するように該差動増幅器とアースとの
間に接続された抵抗と、該差動増幅器の電源供給
端子側に接続された検出信号出力端子とよりな
り、該エミツタ抵抗の共通接続点と該第1及び第
2の抵抗の共通接続点との間の電位差を検出して
得た該負荷インピーダンスの検出信号を、該差動
増幅器より取り出し該検出信号出力端子より出力
する負荷インピーダンス検出回路と、 該負荷インピーダンス検出回路から供給される
該負荷インピーダンスの該検出信号に応じて、該
サイリスタに制御信号を供給し、該制御信号は、
該負荷インピーダンス検出回路が低負荷インピー
ダンス検出時にのみ上記サイリスタをオフとし、
低負荷インピーダンス非検出時又は高負荷インピ
ーダンス検出時には、前記サイリスタの導通角を
前記コンデンサの両端の電圧が定電圧となるよう
制御するか又は前記サイリスタをオンにする制御
回路とより構成したことを特徴とする電源回路。
[Claims for Utility Model Registration] A complementary transistor in which the emitters of an NPN transistor and a PNP transistor are commonly connected via respective emitter resistors, and a load impedance is connected between the common connection point of the emitter resistors and ground. In the power supply circuit that supplies the power supply voltage to the SEPP circuit, one end of the diode is connected to the tap that obtains the lowest voltage among the multiple taps provided on the secondary side of the power transformer, and one end of the diode is connected to the other tap. a thyristor; a capacitor connected to one end of the diode and the other end of the thyristor; the one end of the capacitor is connected to the complementary
a rectifier circuit connected to the power input terminal of the SEPP circuit; first and second resistors connected in series between the emitter of the NPN transistor or the PNP transistor and the ground, respectively; one input terminal is connected to the common connection point of the resistors, and
A differential amplifier whose other input terminal is connected to the common connection point of the emitter resistors, and when the absolute value of only the positive or negative direction of the output voltage taken out to the common connection point of the emitter resistors is equal to or higher than a predetermined voltage. The emitter resistor consists of a resistor connected between the differential amplifier and ground so that the differential amplifier operates, and a detection signal output terminal connected to the power supply terminal side of the differential amplifier. A detection signal of the load impedance obtained by detecting a potential difference between a common connection point of and a common connection point of the first and second resistors is extracted from the differential amplifier and output from the detection signal output terminal. a load impedance detection circuit; supplying a control signal to the thyristor in response to the detection signal of the load impedance supplied from the load impedance detection circuit;
The load impedance detection circuit turns off the thyristor only when detecting a low load impedance,
It is characterized by comprising a control circuit that controls the conduction angle of the thyristor so that the voltage across the capacitor becomes a constant voltage or turns on the thyristor when low load impedance is not detected or when high load impedance is detected. power supply circuit.
JP9045982U 1982-04-01 1982-06-17 power circuit Granted JPS58191713U (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9045982U JPS58191713U (en) 1982-06-17 1982-06-17 power circuit
GB08308583A GB2119102B (en) 1982-04-01 1983-03-29 Load impedance detector for audio power amplifiers
FR8305307A FR2524756B1 (en) 1982-04-01 1983-03-31
DE3311955A DE3311955C2 (en) 1982-04-01 1983-03-31 Load impedance detector
US06/480,927 US4549147A (en) 1982-04-01 1983-03-31 Load impedance detector for audio power amplifiers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9045982U JPS58191713U (en) 1982-06-17 1982-06-17 power circuit

Publications (2)

Publication Number Publication Date
JPS58191713U JPS58191713U (en) 1983-12-20
JPH0210664Y2 true JPH0210664Y2 (en) 1990-03-16

Family

ID=30098969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9045982U Granted JPS58191713U (en) 1982-04-01 1982-06-17 power circuit

Country Status (1)

Country Link
JP (1) JPS58191713U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246823A (en) * 2008-03-31 2009-10-22 Fujitsu Ltd Transimpedance amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246823A (en) * 2008-03-31 2009-10-22 Fujitsu Ltd Transimpedance amplifier circuit

Also Published As

Publication number Publication date
JPS58191713U (en) 1983-12-20

Similar Documents

Publication Publication Date Title
US4549147A (en) Load impedance detector for audio power amplifiers
US4146847A (en) Power limiting circuitry for use with power amplifier
JPS5810008B2 (en) Butsuyuburuzoufukuki
JPH0695715B2 (en) DC voltage supply circuit
US5059921A (en) Amplifier having two operating modes
JPH0210664Y2 (en)
JPH0682308B2 (en) Current source circuit layout
JPS6015954B2 (en) Energy saving current source
JPS6051806B2 (en) audio frequency amplifier
JPH04295222A (en) Stabilized power supply circuit
JPS6123689B2 (en)
JPH0158684B2 (en)
JPH0753297Y2 (en) Differential amplifier circuit
JPH0231591B2 (en)
JPH0316644B2 (en)
JPH0749541Y2 (en) Transistor switch circuit
JPH0145766B2 (en)
JPH0227622Y2 (en)
JPS6117620Y2 (en)
JPH0431613Y2 (en)
JPS6342593Y2 (en)
JPH03870Y2 (en)
JPH06121534A (en) Parallel operation system for dc power supply
JP2905671B2 (en) Stabilized power supply circuit
JPS6119536Y2 (en)