JPS61171122A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS61171122A JPS61171122A JP60011920A JP1192085A JPS61171122A JP S61171122 A JPS61171122 A JP S61171122A JP 60011920 A JP60011920 A JP 60011920A JP 1192085 A JP1192085 A JP 1192085A JP S61171122 A JPS61171122 A JP S61171122A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy layer
- dent
- electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 15
- 229910045601 alloy Inorganic materials 0.000 abstract description 15
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子の製造方法、特にその電極形成方法
に関する。
に関する。
（従来技術とその問題点）
従来、半導体素子の電極形成方法は半導体表面上の一部
に金属部を形成し、熱処理を行うことにより形成してき
た。例えばシー・ワイ・チェノら（Ｃ，Ｙ、Ｃｈｅｎ、
ｅｔ ａｌ、）によシアブライド会フィジックス・レタ
ーズ（Ａｐｐｌ、 Ｐｈｙｓ、Ｌｅｔｔ、 ４４（１９
８４）９９）Ｋ、 「インターディジテッドＡ７ａ、
４１１１ｎＱ、５２Ａ Ｓ／Ｇ ａ ６，４７Ｉｎ＠４
３ Ａ Ｓ ７ ｔトコンダクティプ、ディテクターズ
Ｊ （Ｉｎｔｅｒｄｉｇｉｔａｔｅｄ ＡＪ６，４ｇＩ
ｎ （１，ＢＡｓ／Ｇａ（１，４ｙＩｎ＆５ｌＡｓ ｐ
ｈｏｔｏｃｏｎｄｕｃｔｉｖｅ ｄｅｔｅｃｔｏｒｓ）
と題して発表された論文においては第２図に示す様に、
半絶縁性ＩｎＰ基板ｌ上に光吸収層であるアンドープＧ
ａａ、４７Ｉｎ＠、５ｇＡｓ層２を形成しその上にアン
ドープＡ ｊ （Ｌ４ｇ Ｉ ｎ ６．＠２ Ａｓ層３
ｔ−形成し、その上にｎ型ムｊＬ４１１１”Ｌ８！ＡＳ
層４を形成した’）ｚ −”ニ、第３図に示す形状のＡ
ｕＧｅＮｉ電極５を形成し、熱処理を行いアンドープＧ
ａ Ｏ，４？ Ｉ ｎ １）、６３Ａ８層２中の２次
元電子ガス７に達するまでアロイ層６を形成する方法を
行っていた。しかしながら、この様な製造方法では深い
位置までアロイ層６を形成することが必要であるために
歩留が非常に悪いという問題があった。このように深い
アロイ層を設けるのは、浅いアロイ層では２次元電子ガ
ス１でアロイ層が達することができないことによ多素子
の高速動作に問題が生じるからである。アロイ層を深く
すれば、上記問題は解決されるが、一方、電極間の距離
が３μｍ程度とせまいため熱処理時に横方向ヘアロイ層
が広がシ受光部が小さくなシ、効率が低くなるという問
題が庄じ、さらにアロイが進行すると電極間が短絡する
ことも生じるという欠点があった。
に金属部を形成し、熱処理を行うことにより形成してき
た。例えばシー・ワイ・チェノら（Ｃ，Ｙ、Ｃｈｅｎ、
ｅｔ ａｌ、）によシアブライド会フィジックス・レタ
ーズ（Ａｐｐｌ、 Ｐｈｙｓ、Ｌｅｔｔ、 ４４（１９
８４）９９）Ｋ、 「インターディジテッドＡ７ａ、
４１１１ｎＱ、５２Ａ Ｓ／Ｇ ａ ６，４７Ｉｎ＠４
３ Ａ Ｓ ７ ｔトコンダクティプ、ディテクターズ
Ｊ （Ｉｎｔｅｒｄｉｇｉｔａｔｅｄ ＡＪ６，４ｇＩ
ｎ （１，ＢＡｓ／Ｇａ（１，４ｙＩｎ＆５ｌＡｓ ｐ
ｈｏｔｏｃｏｎｄｕｃｔｉｖｅ ｄｅｔｅｃｔｏｒｓ）
と題して発表された論文においては第２図に示す様に、
半絶縁性ＩｎＰ基板ｌ上に光吸収層であるアンドープＧ
ａａ、４７Ｉｎ＠、５ｇＡｓ層２を形成しその上にアン
ドープＡ ｊ （Ｌ４ｇ Ｉ ｎ ６．＠２ Ａｓ層３
ｔ−形成し、その上にｎ型ムｊＬ４１１１”Ｌ８！ＡＳ
層４を形成した’）ｚ −”ニ、第３図に示す形状のＡ
ｕＧｅＮｉ電極５を形成し、熱処理を行いアンドープＧ
ａ Ｏ，４？ Ｉ ｎ １）、６３Ａ８層２中の２次
元電子ガス７に達するまでアロイ層６を形成する方法を
行っていた。しかしながら、この様な製造方法では深い
位置までアロイ層６を形成することが必要であるために
歩留が非常に悪いという問題があった。このように深い
アロイ層を設けるのは、浅いアロイ層では２次元電子ガ
ス１でアロイ層が達することができないことによ多素子
の高速動作に問題が生じるからである。アロイ層を深く
すれば、上記問題は解決されるが、一方、電極間の距離
が３μｍ程度とせまいため熱処理時に横方向ヘアロイ層
が広がシ受光部が小さくなシ、効率が低くなるという問
題が庄じ、さらにアロイが進行すると電極間が短絡する
ことも生じるという欠点があった。
（発明の目的）
本発明は従来技術のかかる欠点を除去し、歩留シの良い
半導体素子の製造方法を提供することにある。
半導体素子の製造方法を提供することにある。
（発明の構成）
本発明によれば、半導体表面に凹部を設けた後、凹部に
電電金属を形成することを特徴とする半導体素子の製造
方法が得られる。
電電金属を形成することを特徴とする半導体素子の製造
方法が得られる。
（実施例）
以下本発明の実施例について図面を参照にして詳細に説
明する。第１図は本発明の１実施例を示す断面図でまず
第１図（ａ）Ｋ示すように半絶縁性ＩｎＰ基板１上に光
吸収層であるアンドープ（）ａｌＬ４？工ｎＯ，１ｉ３
Ａｓ層２を形成し、その上にアンドープＡＪ０．４１１
Ｉｎ＆。
明する。第１図は本発明の１実施例を示す断面図でまず
第１図（ａ）Ｋ示すように半絶縁性ＩｎＰ基板１上に光
吸収層であるアンドープ（）ａｌＬ４？工ｎＯ，１ｉ３
Ａｓ層２を形成し、その上にアンドープＡＪ０．４１１
Ｉｎ＆。
Ａｓ層３を形成し、さらＫその上にｎ型Ａｊ（１４ｇＩ
ｎ０．３２Ａｓ層４を形成する。次に第１図（ｂ）のよ
うに電極形成を行う部分をエツチングによシ一部除去し
凹部８をつくる。その後、第１図（Ｃ）に示すように凹
部８上にＡｕＧｅＮｉ電極５を形成し、熱処理を行いア
ロイ層６を形成する。
ｎ０．３２Ａｓ層４を形成する。次に第１図（ｂ）のよ
うに電極形成を行う部分をエツチングによシ一部除去し
凹部８をつくる。その後、第１図（Ｃ）に示すように凹
部８上にＡｕＧｅＮｉ電極５を形成し、熱処理を行いア
ロイ層６を形成する。
以上の方法をとることによシ、凹部形成後のアロイ層６
は浅くても使用できることになシ制御性が向上し、また
凹部は半導体表面から深さが測定できることの２点から
アロイ層の深さを良く制御できることになる。
は浅くても使用できることになシ制御性が向上し、また
凹部は半導体表面から深さが測定できることの２点から
アロイ層の深さを良く制御できることになる。
なお、上記の実施例では熱処理してアロイ層を形成する
場合について説明し九が、例えば凹部を２次元電子ガス
が存在する位置まで達するように形成すれば熱処理して
アロイ層を作ることは必ずしも必要でない。
場合について説明し九が、例えば凹部を２次元電子ガス
が存在する位置まで達するように形成すれば熱処理して
アロイ層を作ることは必ずしも必要でない。
（発明の効果）
本発明によシ製造された素子と従来方法によシＪ製造さ
れた素子との良品素子の得られる割合を比較したところ
従来技術による方法では３０１にすぎなかりたものが、
本発明による方法によシ製造した場合には７０チ以上の
割合で得られることが可能となった。
れた素子との良品素子の得られる割合を比較したところ
従来技術による方法では３０１にすぎなかりたものが、
本発明による方法によシ製造した場合には７０チ以上の
割合で得られることが可能となった。
以上詳細に述べたとう）本発明によれば半導体素子の電
極形成が制御性よく行えることによシ良品の得られる割
合が大幅に改善できる。
極形成が制御性よく行えることによシ良品の得られる割
合が大幅に改善できる。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は本発明の１実
施例の半導体素子の製造工程を示す概略図、第２図は従
来技術による半導体素子の断面図、第３図は従来技術の
半導体素子表面から見た電極形状を示した図である。 １・・・・・・半絶縁性ＩｎＰ基板、２・・・・・・ア
ンドープＧ ａ ６，４７ Ｉ ｎ ０．５３ＡＳ層、
３＋＊０°”アンドープＡ”（Ｌ４ｍ１１ｎ（ＬＳ冨Ａ
ｓ層、４ ・−−−−−ｎ型” ｏ、ｎａ Ｉ ｎ （
１，５２Ａｓ層、５−−−−−−ｋｕＧｅＮｉ電極、６
・・・・・・アロイ層、７・・・・・・２次元電子ガス
、８・・・・・・凹部。 茶 ７ 面
施例の半導体素子の製造工程を示す概略図、第２図は従
来技術による半導体素子の断面図、第３図は従来技術の
半導体素子表面から見た電極形状を示した図である。 １・・・・・・半絶縁性ＩｎＰ基板、２・・・・・・ア
ンドープＧ ａ ６，４７ Ｉ ｎ ０．５３ＡＳ層、
３＋＊０°”アンドープＡ”（Ｌ４ｍ１１ｎ（ＬＳ冨Ａ
ｓ層、４ ・−−−−−ｎ型” ｏ、ｎａ Ｉ ｎ （
１，５２Ａｓ層、５−−−−−−ｋｕＧｅＮｉ電極、６
・・・・・・アロイ層、７・・・・・・２次元電子ガス
、８・・・・・・凹部。 茶 ７ 面
Claims (1)
- 半導体素子の表面に凹部を形成し、該凹部に電極金属を
設けることを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011920A JPS61171122A (ja) | 1985-01-25 | 1985-01-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011920A JPS61171122A (ja) | 1985-01-25 | 1985-01-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61171122A true JPS61171122A (ja) | 1986-08-01 |
Family
ID=11791123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011920A Pending JPS61171122A (ja) | 1985-01-25 | 1985-01-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61171122A (ja) |
-
1985
- 1985-01-25 JP JP60011920A patent/JPS61171122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2538325C2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen | |
| DE69829519T2 (de) | Oberflächenemittierende Laservorrichtung und ihr Herstellungsverfahren | |
| DE3644380C2 (de) | Lichtemittierende einrichtung mit einem scheibenfoermigen halbleiterkoerper | |
| US4990466A (en) | Method for fabricating index-guided semiconductor laser | |
| DE3028612T1 (de) | Selektive Plasmaätzung von dielektrischen Masken in Gegenwart von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen IH-V | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE2523055A1 (de) | Minoritaetstraeger-trennzonen fuer halbleitervorrichtungen und verfahren zu ihrer herstellung | |
| DE2556850A1 (de) | Heterouebergang-diodenlaser | |
| JPS61171122A (ja) | 半導体素子の製造方法 | |
| DE2721744A1 (de) | Heterojonctions-transistor | |
| DE3021104A1 (de) | Halbleiterfaser | |
| JPH0137871B2 (ja) | ||
| JPH02264491A (ja) | 分布帰還型半導体レーザの製造方法 | |
| JPS62108592A (ja) | 半導体の製造方法 | |
| JP2550721B2 (ja) | 単一波長半導体レーザおよびその製造方法 | |
| JPH0137870B2 (ja) | ||
| JPS59195823A (ja) | 電極形成方法 | |
| JP4518233B2 (ja) | 半導体装置の製造方法 | |
| DE3240700C2 (de) | Verfahren zum Herstellen eines Halbleiterlasers und danach hergestellter Halbleiterlaser | |
| JP2598044B2 (ja) | 半導体の半絶縁化方法 | |
| DE3343337A1 (de) | Photodetektor | |
| KR930017248A (ko) | 반도체 레이저의 구조 및 제조방법 | |
| JPS59151483A (ja) | 半導体レ−ザ装置 | |
| JPH01216587A (ja) | 光双安定半導体レーザ | |
| JPS62257781A (ja) | 半導体の加工方法 |