JPS61168033A - 座標入力装置用ペン傾き誤差補正方式 - Google Patents

座標入力装置用ペン傾き誤差補正方式

Info

Publication number
JPS61168033A
JPS61168033A JP60009465A JP946585A JPS61168033A JP S61168033 A JPS61168033 A JP S61168033A JP 60009465 A JP60009465 A JP 60009465A JP 946585 A JP946585 A JP 946585A JP S61168033 A JPS61168033 A JP S61168033A
Authority
JP
Japan
Prior art keywords
signal
coordinate
pen
waveform
position signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60009465A
Other languages
English (en)
Other versions
JPH045210B2 (ja
Inventor
Tadashi Kobayashi
正 小林
Hiroshi Suzuki
鈴木 啓士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60009465A priority Critical patent/JPS61168033A/ja
Publication of JPS61168033A publication Critical patent/JPS61168033A/ja
Publication of JPH045210B2 publication Critical patent/JPH045210B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は座標入力装置用ペン傾き誤差補正方式、特にペ
ンと入力盤との間の電磁結合箇所を検出することによシ
ペン入力座標を示す電気信号を発生する座標入力装置で
ペンの傾きによって生ずる検出誤差を補正するための座
標入力装置用ペン傾き誤差補正方式に関する。
〔従来の技術〕
従来、ペンおよび入力盤間の電磁結合箇所を検出するこ
とによってベン入力座標を示す電気信号を発生するタイ
プの座標入力装置が実用化されている。例えば、ペンに
内蔵したコイルと入力盤内に配列したループコイル群と
の間の電磁結合箇所を検出する方式、あるいはペンに内
蔵したコイル(あるいは永久磁石片)と入力盤内に配列
した磁歪線群との間の電磁結合箇所を検出する方式など
を適用した座標入力装置である。
〔発明が解決しようとする問題点〕
上述のようなペンおよび入力盤間の電磁結合箇所を検出
する方式の座標入力装置では、例えば入力盤内のループ
−イルを順次に走査励磁してぺ/内のコイルに誘起する
電圧信号を、ペンの入力位置を示す位置信号とし、位置
信号の電圧が最大になるタイミングを検出することによ
シ、ペン入力座標を示す座標信号を発生する。この場合
に、ペンの軸が入力盤の入力面に対し垂直になるように
して入力すれば正しい座標を示す座標信号を得られるが
、ペン先の位置はそのままでペンの軸を傾けると、ペン
内のコイルの位置がずれると共にループコイルに対する
角度も変化し、これに応じて位置信号の電圧波形も変化
し座標信号が示す座標に誤差を生ずる。他の方式でも同
様に、ペンの傾きによシミ磁結合の箇所および角度のず
れを生じ、これに伴って座標検出結果に誤差を生ずると
いう問題点がある。
従来、このような検出誤差を補正する方法は、磁歪線群
を用いる方式の場合には知られていない。
またループコイル群を用いる方式の場合には、ペン内の
コイルの取付は箇所の高さを検出誤差がなるべく小さく
なるように選定するとか、あるいは位置信号の電圧ピー
クを検出する代りに位置信号を低域フィルタに通して得
られる基本波成分の位相を検出することによシ検出誤差
を低減する、などの方法が提案されている。しかし、ペ
ン内のコイルの高さを選定する方法では、コイルの高さ
を余り低くできず電磁結合の強さが低下して外来雑音に
起因する検出誤差が増大するという難点があシ、また低
域フィルタを使用する方法では、低域フィルタがかな9
大形で且つ高価格であるという難点がある。
本発明の目的は、上述の問題点を解決し外来残音の影響
度を増大させず且つ小形・低価格で実現できる座標入力
装置用ペン傾き誤差補正方式を提供することにある。
〔問題点を解決するための手段〕
本発明の補正方式は、磁気的走査を施した入力面と入力
用ペン内に設けた入力時に前記入力面と磁気的結合する
結合素子との間での前記磁気的結合の強度に応じて発生
する見掛けの入力座標を示す波形の位置信号を受信して
、該位置信号の波形の不均衡の度合いを検出して前記ペ
ンの傾きを二つの量で示す第1の電気信号を発生する傾
き検出手段と、 前記第1の電気信号に応答して前記べ/の傾きに対応し
た座標補正量を示す第2の電気信号を発生する補正信号
発生手段と、 前記第2の電気信号に応答して前記座標補正量の分の補
正を施し真の入力座標を示す座標信号を発生し送出する
座標補正手段と を備えている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図および第2図はそれぞれ、本発明の一実施例を示
すブロック図および動作を説明するための波形図である
0位置信号は、入力盤のループコイル群(おるいは磁歪
線群)を予め定めた周期で走査している間に、ペン内の
コイル(あるいは永久磁石片)との電磁結合の強さの変
化に応答して誘起された電圧信号である。第2図中で実
線で示した位置信号は、ペンが入力面に対し垂直になる
よう入力したとき得られる波形であシ、また破線で示し
た位置信号は、同一箇所にペンを傾けて入力したとき得
られる波形を示す。基準パルスは、入力面に想定した座
標系の原点に対応する箇所の走査タイミングを示すパル
スであシ、ハルス立上シの時刻toが原点対応箇所の走
査タイミングである。ペンを傾けずに入力したとき得ら
れる位置信号、すなわち実線で示した位置信号は、電圧
ピークの時刻tムの前後で実質的に対称な波形である。
−万、ペンを傾けて入力したとき得られる位置信号、す
なわち破線で図示した位置信号は、電圧ピークの時刻t
Bが時刻【ムからずれておシ且つ時刻1.の前後で非対
称な波形になる。ペンを傾けずに入力した場合、入力座
標は時刻【0から時刻tムまでの時間に比例するから、
例えば所定電圧の直流電圧を時刻toから時刻tムまで
積分することによシ、あるいは所定周期のパルス列を時
刻toから時刻tムまで計数することによって、入力座
標を示す電気信号(すなわち座標信号)を発生すること
ができる。しかし、同一箇所でペンを傾けて入力すると
位置信号のピークが時刻tBにずれてしまい、入力箇所
は同一であるにも拘らず、座標信号はペンを傾けずに入
力した場合と異なる座標を示し検出誤差を生ずる。微分
信号は位置信号の波形を時間に関して微分したものであ
り、ペンを傾けずに入力したときには実線で図示したご
とく、零交叉の時刻【ムの前後で実質的に逆対称(すな
わち、絶対値が対称で極性が互いに逆)な波形であるが
、ペンを傾けて入力したときには破線で示すごとく、零
交叉の時刻tBがずれると共に逆対称性がくずれる。
第1図において、傾き検出回路2は、位置信号の対称性
がくずれた度合いを、あるいは微分信号の逆対称性がく
ずれた度合いを検出することにより、ペンの傾きを示す
電気信号を発生し、これを補正信号発生回路3へ送る。
補正信号発生回路3は、傾き検出回路2から送られてく
る信号に応答して、ペンの傾きに起因する検出誤差の値
を推定しこの推定値の分だけ見掛けの座標検出結果を補
正するための補正信号を発生する。座標補正回路1は、
位置信号を受信するか、あるいは傾き検出回路2から見
掛けの入力座標を示す信号(または微分信号)を受信す
ると共に、補正信号発生回路3から補正信号を受信して
、ペンの傾きに起因する検出誤差の分だけ補正した座標
信号を発生し送出する。以下に、本実施例の各ブロック
の構成例について説明する。
第3図は本実施例の各ブロックの第1の構成例を示すブ
ロック図であシ、第4図はその動作を説明するための波
形図である。傾き検出回路20は、位置信号の電圧が予
め定めたしきい値電圧VthK等しくなる時刻tlおよ
びta と、位置信号のピークの時刻【2とを検出し、
時刻t1から時刻t2までの間でパルスが立上る信号C
および時刻【2から時刻t3までの間でパルスが立上る
信号dを発生して、両者を補正信号発生回路30へ送る
と共に1信号dを見掛けの座標を示す信号として座標補
正回路lOへ送る。すなわち、位置信号を微分回路21
に通して得られる微分信号は電圧比較器22の一方の入
力端に送られる。電圧比較器22は、もう−万の入力端
にはゼロ電圧を与えられておシ、微分信号が正電圧のと
きにパルスが立上る信号aを発生し、論理積ゲート24
の一方の入力端へ送る。電圧比較器230入力端対には
位置信号およびしきい値電圧Vthが与えられており、
電圧比較器23は、位置信号の電圧がしきい値電圧Vt
hを超えたときにパルスが立上る信号すを発生し、論理
積ゲート24のもう一方の入力端と、排他的論理和(E
X−OR)ゲート25の一方の入力端とに送る。論理積
ゲート24が送出する信号Cは、時刻tlから時刻t2
までの間でパルスが立上る信号であfi、EX−ORゲ
ート25のもう一方の入力端に送られると共に、補正信
号発生回路30へ送られる。EX−0几ゲート25が送
出する信号dは、時刻t2から時刻ta tでの間でパ
ルスが立上る信号になシ、補正信号発生回路30へ送ら
れると共に1座標補正回路10に送られる。明らかに、
位置信号が対称波形であれば信号Cおよびdのパルス幅
が相等しくなシ、その対称性がくずれると信号Cおよび
dのパルス幅に差違を生ずる。
補正信号発生回路30は、信号Cおよびdのパルス幅の
組合せに対応する誤差補正値を示すディジタル補正信号
である信号Wを発生して、座標補正回路10へ送る。す
なわち、信号Cおよびdはそれぞれ、論理積ゲート31
および32の一方の入力端へ送られる。論理積ゲート3
1および32のもう一方の入力端には、予め定めた周期
のパルス列のクロック信号が与えられている。論理積ゲ
ート31および32の送出信号はそれぞれ、カウンタ3
3および34に送られる。カウンタ33および34は基
準パルスで初期状態にリセットされたあとそれぞれ、論
理積ゲート31および32から送られてくるパルスを計
数し、計数結果を示す信号はそれぞれゲート回路35お
よび36を介して記憶回路37に接続されている。ゲー
ト回路35および36はそれぞれ、信号dのパルス立下
シ時でのカウンタ33および34の計数結果信号を記憶
回路37に与える。記憶回路37は、カウンタ33およ
び34の計数結果の組合せに対応する誤差補正値を示す
データを予め書込んである続出し専用メモリー(ROM
)を具備しておシ、ゲート回路35および36から送ら
れてくる信号の組合せに対応するデータを読出して信号
Wとして座標補正回路10に送る。記憶回路37のRO
Mに書込むデータは、例えばペンを傾けて入力する実験
を行い、ペンの傾きに応じて得られるカウンタ33およ
び34の計数結果の組合せと、その時の見掛けの入力座
標および真の入力座標とを観測しておき、真の入力座標
から見掛けの入力座標を減算した値の誤差補正値を示す
データである。
座標補正回路10は、基準パルスと傾き検出回路20か
ら送られてくる信号dとに応答して見掛けの入力座標を
示すディジタル信号を発生し、更に補正信号発生回路3
0から送られてくる信号Wに応じて真の入力座標を示す
ディジタル信号を発生して、これを座標信号として送出
する。まず、7リツプ70ツブ(FF)11は、基準パ
ルスの立上シ時にセットされたあと、信号dのパルス立
上シ時にリセットされる。従ってFF11の出力端(Q
)の送出信号は、基準パルスの立上シと共に立上)、信
号dのパルス立上シと共に立下るパルスである。このパ
ルスは論理積ゲート12の一方の入力端に送られる。論
理積ゲート12のもう一方の入力端には、予め定めた周
期のパルス列のクロック信号が与えられている。論理積
ゲート12の送出信号はカウンタ13に送られる。カウ
ンタ13は基準パルスの立上シ時に初期状態にリセット
されたあと、論理積ゲート12から送られてくるパルス
を計数し、計数結果を示す信号はゲート回路14を介し
て加算器15の一方の入力端に送られる。ゲート回路1
4は、信号dのパルス立下)時でのカウンタ13の計数
結果信号、すなわち見掛けの入力座標を示すディジタル
信号を加算器15に与える。加算器15のもう一方の入
力端には信号W1すなわち誤差補正値を示すディジタル
信号が与えられておシ、加算器15は見掛けの入力座標
値に誤差補正値を加算した真の入力座標値を示すディジ
タル信号、すなわち座標信号を送出する。
本構成例では、第3図中の電圧比較器23に与えるしき
い値電圧Vthは、予め定めた一定電圧である。位置信
号のピーク電圧(第4図における時刻t2での位置信号
の電圧)が走査周期毎に変動せずKはぼ一定値となる場
合には、このような一定値のしきい値電圧Vthを与え
れば良い、しかし、位置信号のピーク電圧が走査周期毎
に変動する場合には、次に説明するような位置信号のピ
ーク電圧変動に追随するしきい値電圧Vthを電圧比較
器23に与えることによシ、位置信号のピーク電圧の変
動に起因する座標検出誤差の発生を防止できる− 第5図は、位置信号のピーク電圧変動に追随するしきい
値電圧Vthを発生する方法を示すブロック図である。
位置信号をピーク保持回路26に通してそのピーク電圧
を保持し、可変抵抗VBで保持ピーク電圧を分圧してし
きい値電圧Vthとする。
可変抵抗VBでの分圧比を予め適当な値に設定しておき
、位置信号のピーク電圧変動があってもこれに応動じて
追随するしきい値電圧Vthが得られ、位置信号のピー
ク電圧の変動に起因する座標検出誤差が生ずるのを防止
できる。
第6図は、第1図の実施例の各ブロックの第2の構成例
を示すブロック図である。傾き検出回路20は、第1の
構成例(第3図参照)の場合と同一の構成を有する。補
正信号発生回路50は、傾き検出回路20から送られて
くる信号Cおよびdのパルス幅の差に比例する電圧のア
ナログ信号である信号Vを発生し、誤差補正値を示す信
号として座標補正回路40へ送る。スイッチSWx  
(iたは8Wi)は、信号c(iたはd)のパルス立上
シ時間でだけ閉じて正の直流電圧+VD (または負の
直流電圧−VD )を積分回路510入力端に接続する
。積分回路51は、基準パルスの立上シ時に初期状態に
リセットされたあと、スイッチSWlまたはSWxを介
して送られてくる直流電圧+■D″&たは−vDを積分
した積分信号をサンプル・ホールド回路(S /H) 
52へ送る。s/H52は、信号dのパルス立下9時に
おける積分信号、すなわち第4図における時刻11およ
びt2間の時間から時刻t2および13間の時間を減算
した時間に比例する電圧の信号、をサンプル・ホールド
して可変抵抗VB、の両端に印加する。可変抵抗VBは
、S/H52から与えられるホールド電圧を分圧した信
号Vを座標補正回路40へ送る。
座標補正回路40は、傾き検出回路20から送られてく
る微分信号と補正信号発生回路50から送られてくる信
号Vとに応じて、真の入力座標を示すタイミングのパル
スを発生して、これによシベン傾きに起因する検出誤差
を補正した座標信号を発生する。すなわち、電圧比較回
路41は、微分信号の電圧が信号Vの電圧eK等しくな
った時(第4図において時刻t4で示す)に立上るパル
スを発生して、論理積ゲート42の一方の入力端に送る
。論理積ゲート42のもう一方の入力端には、傾き補正
回路20内で発生した信号すが与えられておシ、電圧比
較回路41で発生するパルスのうち第4図における時刻
tlから時刻t3までの時間内のものだけを座標信号発
生回路43へ送るよう圧しである。従って、座標信号発
生回路43へ送られるのは、第4図において時刻t4に
立上るパルスである。この時刻t4は、電圧Cがゼロの
ときすなわち信号Cおよびdのパルス幅が相等しいとき
だけ1時刻t2すなわち位置信号のピーク時と一致する
。つまシ、ぺ/を傾けずに入力したときには、前述のよ
うに位置信号が時刻t2の前後で対称な波形になるので
、信号Cおよびdのパルス幅が相等しくなシ、時刻t2
で立上るパルスが座標信号発生回路43へ送られる。他
方、ペンを傾けて入力したときKは位置信号の波形の対
称性がくずれ、これに応じて信号Cおよびdのパルス幅
に差違を生じ、このパルス幅の差に比例する電圧eにな
る。可変抵抗VRの分圧比あるいは直流電圧VDを適値
に選定することにより、入力時にペンに与えられる傾き
の範凹内で、時刻t4が真の入力座標に対応するタイミ
ングに近似するよう設定できる。座標信号発生回路43
は、基準パルスの立上シ時から時刻t4までの間にクロ
ック信号のパルスを計数して、ペン傾きに起因する検出
誤差分を補正し真の入力座標に近似した座標を示す座標
信号を発生し送出する。
第7図は、第1図の実施例の各ブロックの第3の構成例
を示すブロック図である。傾き補正回路60は、微分信
号の正のピークおよび負のピークを検出し、両ピーク電
圧信号である信号fおよびgを補正信号発生回路70へ
送ると共に、微分信号および信号b(第1の構成例の場
合と同様に1位置信号の電圧がしきい値電圧Vthを超
えたときにパルスが立上る信号)を座標補正回路40に
送る。位置信号を微分回路21に通して得られる微分信
号は、正ピーク保持回路61および負ピーク保持回路6
3へ送られると共に、座標補正回路40に送られる。正
ピーク保持回路61の演算増幅器62の一方の入力端に
は微分信号が与えられ、もう一方の入力端には、ピーク
保持用のコンデンサCおよびリセット用のスイッチSW
が接続してあシ、更に演算増幅器62の出力端からダイ
オードDを介した負帰還路が接続しである。スイッチS
Wは、基準パルスの立下シ時に閉じてコンデンサCを放
電させて再び開く、このあと、微分信号の電圧の立上シ
時には、ダイオードDは順方向の電圧を受けて導通状態
になシ、コンデンサCには増幅出力電圧が印加されて充
電が行われる。微分信号が正ピークに違し電圧立下シが
始まると、コンデンサCの方は正ピーク電圧を保持し、
またダイオードDは遮断状態になる。コンデンサCの両
端電圧は、87H65に接続しである。8/H65は、
基準パルスの立上シ時でのコンデンサCの保持電圧、例
えば第4図に示す微分信号では正ピークの電圧C1を保
持した電圧、を9ンプル・ホールドして、信号fとして
補正信号発生回路70へ送る。負ピーク保持回路63は
、正ピーク保持回路61でダイオードDの極性を逆転し
た構成を有し、;ンデンサCの保持電圧、例えば第4図
に示す微分信号では負ピークの電圧e2を保持した電圧
、をサンプル・ホールドして、信号gとして補正信号発
生回路70に送る。
補正信号発生回路70は、演算増幅器71を使用した電
圧加算回路の出力電圧を可変抵抗VRで分圧する構成を
有し、信号gおよびfの電圧を加算したあと分圧して、
信号Vとして座標補正回路40へ送る。
座標補正回路40は、第2の構成例の場合と同じでアシ
、微分信号と信号Vとに応じて、ペン傾きに起因する検
出誤差を補正した座標信号を発生し送出する。すなわち
、本構成では、微分信号の正および負ピークの電圧和に
比例する電圧の信号Vで、微分信号の波形の逆対称性の
くずれ度合いを示し、ペン傾きに起因する検出誤差を補
正している。
第8図は、第1図の実施例の各ブロックについて第4の
構成例を示すブロック図である。傾き検出回路60は第
3の構成例の場合と同じである。
補正信号発生回路90は、傾き検出回路60から送られ
てくる信号fおよびgをそれぞれ、アナログ・ディジタ
ル変換器(A/D)91および92でディジタル信号に
変換し、これを記憶回路93に送る。記憶回路93は、
第1の構成例の場合と同様に、A/D91および92か
ら送られてくるディジタル信号の組合せに対応する誤差
補正値を示すデータが予め書込まれているROMt−^
備しておa、A/D9iおよび92から送られた信号の
組合せに対応するデータを続出し、信号Wとして座標補
正回路80へ送る。
座標補正回路80は、第1の構成例(第3図参照)の座
標補正回路10に、同じく第1の構成例の傾き検出回路
20中の信号d(すなわち、第4図に示すように時刻t
2から時刻tx tでの間でパルスが立上る信号)を発
生する回路を前置して付加した回路である。座標補正回
路80は、第1の構成例の場合と同様にして、信号dに
応答して見掛けの入力座標を示すディジタル信号を発生
し、これに信号Wを加算することKよシ、真の入力座標
を示す座標信号を発生し送出する。
以上に説明した第1図の実施例の各ブロックについての
第1ないし第4の構成例のうちで、第1および第2の構
成例中の傾き検出回路20は、位置信号の電圧がしきい
値電圧Vthに等しくなる時刻と位置信号のピークの時
刻との間の時間の対称性の有無によシペンの傾きの有無
を示す電気信号を発生し、また第2および第3の構成例
中の傾き検出回路60は、微分信号の正ピークおよび負
ピークの電圧の逆対称性の有無によシペン傾きの有無を
示す電気信号を発生する。このほかにも、ペン傾きを示
す信号の発生法は多いが、その代表例を以下に列挙して
説明する。
第9図、第10図、第12図、および第13図はおのお
の、第1図の実施例中の傾き検出回路2の他の構成例を
示すブロック図である。
第9図の回路は、第4図に示すような位置信号を受けて
、主ピーク時すなわち時刻t2の前後の各員ピーク電圧
を検出し保持して、両負ピーク電圧の対称性の有無によ
シペン傾きの有無を示す電気信号を発生する。負ピーク
保持回路63は、前述の第3の構成例(第7図参照)の
場合と同一構成を有する。主ピーク検出回路72は、位
置信号の主ピーク時に立上るパルスを発生し、これを遅
延器CD)73.論理和ゲート74.およびサンプル・
ホールド回路(8/H)75へ送る。遅延器73は、主
ピーク検出回路72から送られてくるパルスを予め定め
た時間だけ遅延させて、論理和ゲート74およびS /
H75へ送る。論理和ゲート74から負ピーク保持回路
63へ送られる信号は、位置信号の主ピーク時に出現す
るパルスと、これを遅延したパルスから成る。8 /H
75および76はそれぞれ、主ピーク検出回路72から
送られてくるパルスの立上9時および遅延器73から送
られてくるパルスの立上シ時に、負ピーク保持回路63
から送られてくる信号の電圧をサンプル−ホールドして
、信号りおよびiとして送出する。また、負ピーク保持
回路63は、論理和ゲート74から送られてくるパルス
の立下シ時に、保持用コンデンサの両端を短絡させてリ
セットを行う。従って、信号りは位置信号の主ピークの
直前の負ピーク電圧を保持した信号であシ、信号iは位
置信号の主ピークの直後の負ピーク電圧を保持した信号
である。信号りおよびiの電圧差の信号を発生して、第
3の構成例と同様にしてペン傾きに起因する検出誤差を
補正した座標信号を発生でき、あるいは信号りおよびi
の組合せを与えて、第4の構成例と同様にして補正済み
の座標信号を発生できることは明らかである。
第10図の回路は、第4図に示すような位置信号を受け
て、主ピーク時とその前後の負ピーク時との間の時間で
それぞれパルスが立上る信号mおよびnを発生する。
第11図は、tG10図の回路の動作を説明するだめの
波形図である。第1O図の回路中の負ピーク検出回路6
7は、前述の第3の構成例(第7図参照)中の負ピーク
保持回路63と同一構成を有するが、出力端が演算増幅
器62の出力端から導かれている点が異なる。主ピーク
検出回路72゜遅延器73.および論理和ゲート74か
ら成る回路は、第9図の回路の場合と同様に1位置信号
の主ピーク時すなわち時刻t6で立上るパルスの信号に
と、これを遅延させたパルス信号とを発生し、負ピーク
検出回路、67のリセットを行う。負ピーク検出回路6
7の出力電圧は、位置信号の電圧が負で且つ負ピークに
達する以前の間では位置信号に等しいが、負ピークに達
し上昇を始めた時すなわち時刻tsに急激に上昇し始め
て正の飽和電圧に達する。このあと、信号にのパルス立
下)時にスイッチSWが閉じてコンデンサCを放電させ
る。
スイッチSWは直ぐ開いて次の負ピーク検出を待つ。位
置信号の電圧が負になると、負ピーク検出回路67の出
力電圧は再び位置信号と同じになシ、次の負ピークに達
した時すなわち時刻を丁に再び上昇して正の飽和電圧に
達する。立上り検出回路69は、負ピーク検出回路67
の送出信号に応答して、その電圧立上シ時すなわち時刻
t6および【7に立上るパルスを発生して、T形フリッ
プフロップ(T−FF)770入力端、および7リツプ
フロツプ(FF)78のリセット端子(R)へ送る。一
方、FFT8のセット端子(8)には、信号kが与えら
れている。従って、T−FF77は時刻t5でパルスが
立上ったあと時刻t7で立下る信号lを送出し、FF7
8は時刻t6でパルスが立上ったあと時刻t7で立下る
信号mを送出する。
信号eおよびmを排他的論理和ゲート79に通して5時
刻tlでパルスが立上ったあと時刻t6で立下る信号n
を発生し送出する。この信号mおよびnを、ペン傾きを
示す電気信号の組として、第1あるいは第2の構成例と
同様にして補正済みの座標信号を発生できることは明ら
かである。
第12図の回路は、第4図に示すような位置信号を受け
て、位置信号を時刻t1から時刻1ztでの間で積分し
た信号pと、位置信号を時刻t2から時刻【3までの間
で積分した信号qとを発生する。傾き検出回路20は、
第1の構成例(第3図参照)の場合と同じ構成を有し、
時刻tlおよびtz間でパルスが立上る信号Cを積分回
路81へ送り、且つ時刻t2お上び13間でパルスが立
上る信号dを積分回路82に送る。積分回路81および
82はそれぞれ、基準パルスの立下夛で初期状態にリセ
ットされたあと、信号Cおよびdのパルス立上り時間内
に位置信号の電圧波形を積分し、積分結果の信号を次の
リセット時まで保持してサンプル・ホールド回路(8/
H)83および84に送る。S/H33および84はそ
れぞれ、基準パルスの立上シ時に積分回路81および8
2から送られてくる信号をサンプル・ホールドして、信
号pおよびqとして送出する。この信号pおよびqを、
ペン傾きを示す信号として、第3あるいは第4の構成例
と同様にして補正済みの座標信号を発生することができ
る。
第13図の回路は、第4図に示すような位置信号を受け
て、時刻tlでの微分信号の電圧を保持した信号rと、
時刻t3での微分信号の電圧を保持した信号3とを発生
する。傾き検出回路20は第1の構成例(第3図参照)
の場合と同じ構成を有し、微分信号をS/H85および
86へ送ると共に、時刻t1および12間でパルスが立
上る信号ct−8/H85に、また時刻tzお!び13
間でパルスが立上る信号dをS /H86に送る。S/
H85および86はそれぞれ、信号Cおよびdのパルス
立上シ時に微分信号をサンプル・ホールドして、信号r
およびSとして送出する。この信号rおよびSを、ペン
傾きを示す信号として、第3および第4の構成例と同様
にして補正済みの座標信号を発生できることは明らかで
ある。
なお以上に説明した実施例および構成例では、第2図に
示すように、ペン傾きの無い場合の位置信号が実質的に
対称波形をもち、従ってその微分信号が実質的に逆対称
波形をもつ場合について示した。入力部での電磁結合の
仕方によって逆に、ペン傾きのないときの位置信号が逆
対称波形をもち、従ってその微分信号が対称波形をもつ
場合があるが、この場合に位置信号の逆対称性のくずれ
た度合い、あるいは微分信号の対称性のくずれた度合い
を検出するよう変更するのは容易である。
〔発明の効果〕
以上の説明から明らかなように本発明には、ペンの入力
位置を示す電気信号あるいはその微分信号についてその
波形の対称性あるいは反対称性のくずれた度合いを検出
してペン傾きに起因する座標検出誤差を補正する回路を
設けることによシ、従来のように外来雑音の影響を受け
たシ大形化・高価格化したシせずに、ペン傾きに起因す
る誤差分を補正した正確な座標信号が得られる座標入力
装置用ペン傾き誤差補正方式を実現できるという効果か
める。
【図面の簡単な説明】
第1図、第3図、第5図ないし第10図、第12図、お
よび第13図はいずれも本発明の実施例を示すブロック
図、第2図、第4図、および第11図は本発明の実施例
の動作を説明するための波形図である。 1.10,40.80・・°・・・座標補正回路、2゜
20.60・・・・・・傾き検出回路、 3.30. 
50゜70.90・・・・・・補正信号発生回路、11
.78・・・・・・7リツプフロツプ(FF)、12.
 24. 31゜32.42・・・・・・論理積ゲート
、13. 33. 34・・・・・・カウンタ、14,
35.36・・・・・・ゲート回路、15・・・・・・
加算器、21・・・・・・微分回路、22.23・・・
・・・電圧比較器、25.79・・・・・・排他的論理
和(EX−OR)ゲート、37.93・・・・・・記憶
回路、26・・・・・・ピーク保持回路、41・・・・
・・電圧比較回路、43・・・・・・座標信号発生回路
、51,81.82・・・・・・積分回路、  52.
 65. 66、 75. 76゜−83〜86・・・
・・・サンプル・ホールド回路(8/H)、61・・・
・・・正ピーク保持回路、63・・・・・・負ピーク保
持回路、91. 92・・・・・・アナログ・ディジタ
ル変換回路(A/D)、72・・・・・・主ピーク検出
回路。 73・・・・・・遅延器、74・・・・・・論理和ゲー
ト、67・・・・・・負ピーク検出回路、69・・・・
・・立上シ検出回路、77・・・・・・T形7リツプ7
0ツブ(T−FF)、VB・・・・・・可変抵抗、62
.71・・・・・・演算増幅器。 半 1 刊 峯2侶 1t9ぎ瞭よ6詩 tづ 栃ビータ4ラドPFト]了3t ¥−8剖 YlO別 茅//田

Claims (11)

    【特許請求の範囲】
  1. (1)磁気的走査を施した入力面と入力用ペン内に設け
    た入力時に前記入力面と磁気的結合する結合素子との間
    での前記磁気的結合の強度に応じて発生する見掛けの入
    力座標を示す波形の位置信号を受信して、該位置信号の
    波形の不均衡の度合いを検出して前記ペンの傾きを二つ
    の量で示す第1の電気信号を発生する傾き検出手段と、
    前記第1の電気信号に応答して前記ペンの傾きに対応し
    た座標補正量を示す第2の電気信号を発生する補正信号
    発生手段と、 前記第2の電気信号に応答して前記座標補正量の分の補
    正を施し真の入力座標を示す座標信号を発生し送出する
    座標補正手段と、 を備えたことを特徴とする座標入力装置用ペン傾き誤差
    補正方式。
  2. (2)前記傾き検出手段は、最大の波形ピークのタイミ
    ングで前記見掛けの入力座標を示す前記位置信号の波形
    がしきい値レベルを超えて前記波形ピークに達するまで
    の時間と、該波形ピークから再び前記しきい値レベルに
    達するまでの時間とを示す前記第1の電気信号を発生す
    る特許請求の範囲第(1)項記載の座標入力装置用ペン
    傾き誤差補正方式。
  3. (3)前記傾き検出手段は、波形の零交叉のタイミング
    で前記見掛けの入力座標を示す前記位置信号の前記零交
    叉の直前および直後の波形ピークの各レベルを示す前記
    第1の電気信号を発生する特許請求の範囲第(1)項記
    載の座標入力装置用ペン傾き誤差補正方式。
  4. (4)前記傾き検出手段は、最大の波形ピークのタイミ
    ングで前記見掛けの入力座標を示す前記位置信号の前記
    最大波形ピークの直前および直後に現われる波形ピーク
    の各レベルを示す前記第1の電気信号を発生する特許請
    求の範囲第(1)項記載の座標入力装置用ペン傾き誤差
    補正方式。
  5. (5)前記傾き検出手段は、最大の波形ピークのタイミ
    ングで前記見掛けの入力座標を示す前記位置信号につい
    て、前記最大波形ピークの直前の波形ピークから前記最
    大波形ピークまでの時間と、該最大波形ピークからその
    直後の波形ピークまでの時間とを示す前記第1の電気信
    号を発生する特許請求の範囲第(1)項記載の座標入力
    装置用ペン傾き誤差補正方式。
  6. (6)前記傾き検出手段は、最大の波形ピークのタイミ
    ングで前記見掛けの入力座標を示す前記位置信号につい
    て、該位置信号の波形がしきい値レベルを超えて前記波
    形ピークに達するまでの間で積分した値と、該波形ピー
    クから再び前記しきい値レベルに達するまでの間で積分
    した値とを示す前記第1の電気信号を発生する特許請求
    の範囲第(1)項記載の座標入力装置用ペン傾き誤差補
    正方式。
  7. (7)前記傾き検出手段は、最大の波形ピークのタイミ
    ングで前記見掛けの入力座標を示す第1の位置信号およ
    び波形の零交叉のタイミングで前記見掛けの入力座標を
    示す第2の位置信号のうちのいずれか一方を受信しこれ
    を微分して他の一方を発生し、該第1の位置信号の波形
    が前記波形ピークの直前および直後でしきい値電圧に達
    した時での該第2の位置信号の各レベルを示す前記第1
    の電気信号を発生する特許請求の範囲第(1)項記載の
    座標入力装置用ペン傾き誤差補正方式。
  8. (8)前記しきい値レベルは予め定めたレベルの直流で
    与えられる特許請求の範囲第(2)、第(6)および第
    (7)項のいずれかに記載の座標入力装置用ペン傾き誤
    差補正方式。
  9. (9)前記しきい値レベルは前記最大波形ピークのレベ
    ルに応動して設定するようにした特許請求の範囲第(2
    )、第(6)および第(7)項のいずれかに記載の座標
    入力装置用ペン傾き誤差補正方式。
  10. (10)前記補正信号発生手段は前記第1の電気信号が
    示す二つの量の絶対値の差に比例するレベルのアナログ
    信号を前記第2の電気信号として発生し、前記座標補正
    手段は波形の零交叉のタイミングで前記見掛けの入力座
    標を示す前記位置信号のレベルと該第2の電気信号のレ
    ベルとが一致した時のタイミングを前記真の入力座標の
    タイミングとして前記座標信号を発生する特許請求の範
    囲第(1)項記載の座標入力装置用ペン傾き誤差補正方
    式。
  11. (11)前記補正信号発生手段は前記第1の電気信号に
    応答して前記座標補正量を示すディジタル信号を前記第
    2の電気信号として発生し、前記座標補正手段は前記位
    置信号に応答して前記見掛けの入力座標を示すディジタ
    ル信号を発生してこれに該第2の電気信号を加減算して
    前記座標信号として送出する特許請求の範囲第(1)項
    記載の座標入力装置用ペン傾き誤差補正方式。
JP60009465A 1985-01-22 1985-01-22 座標入力装置用ペン傾き誤差補正方式 Granted JPS61168033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60009465A JPS61168033A (ja) 1985-01-22 1985-01-22 座標入力装置用ペン傾き誤差補正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60009465A JPS61168033A (ja) 1985-01-22 1985-01-22 座標入力装置用ペン傾き誤差補正方式

Publications (2)

Publication Number Publication Date
JPS61168033A true JPS61168033A (ja) 1986-07-29
JPH045210B2 JPH045210B2 (ja) 1992-01-30

Family

ID=11721021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60009465A Granted JPS61168033A (ja) 1985-01-22 1985-01-22 座標入力装置用ペン傾き誤差補正方式

Country Status (1)

Country Link
JP (1) JPS61168033A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127280A (ja) * 1982-01-26 1983-07-29 Seiko Instr & Electronics Ltd 座標読取り装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127280A (ja) * 1982-01-26 1983-07-29 Seiko Instr & Electronics Ltd 座標読取り装置

Also Published As

Publication number Publication date
JPH045210B2 (ja) 1992-01-30

Similar Documents

Publication Publication Date Title
EP0629843B1 (en) Electromagnetic flowmeter and method for electromagnetically measuring flow rate
US5886660A (en) Time-to-digital converter using time stamp extrapolation
US4942401A (en) Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset
JPH0468814B2 (ja)
KR910004656B1 (ko) 아날로그 신호적분 및 디지탈 신호변환회로
JPS61168033A (ja) 座標入力装置用ペン傾き誤差補正方式
JPH04337565A (ja) ピーク検出回路
EP0228809B1 (en) Electromagnetic flowmeters
US5128610A (en) Current-to-frequency converter
JP2675455B2 (ja) 可変遅延装置
EP1676097B1 (en) Electronic sensing circuit
US10371759B2 (en) Magnetic field detection sensor
JPH09218225A (ja) ピーク検出回路
JP2988039B2 (ja) 周波数/周期測定装置
US5745062A (en) Pulse width modulation analog to digital converter
JPH01219580A (ja) 磁気センサ
JP2000162294A (ja) 磁界センサ
JPH02119314A (ja) ゼロクロス電圧検出装置
SU798631A1 (ru) Способ измерени составл ющихКОМплЕКСНыХ СОпРОТиВлЕНий
JPH0566235A (ja) ピークホールド回路、ピーク検波回路及びピーク位置検出回路
JPH018965Y2 (ja)
KR920002424B1 (ko) 주파수 검출회로
JPH0755859A (ja) 静電容量検出回路
JPH07118151B2 (ja) エンベロ−プデイテクタ
JPH04340423A (ja) 電磁流量計変換器