JPS61166054A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS61166054A JPS61166054A JP60005690A JP569085A JPS61166054A JP S61166054 A JPS61166054 A JP S61166054A JP 60005690 A JP60005690 A JP 60005690A JP 569085 A JP569085 A JP 569085A JP S61166054 A JPS61166054 A JP S61166054A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- leads
- lead frame
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体チップおけるリードフレームに関し、縦
形の樹脂パッケージを用いた半導体装置、特にパッケー
ジの一方向からリードが突出するシングル・イン・ライ
ン・パッケージに用いて有効な技術に関する。[Detailed Description of the Invention] [Technical Field] The present invention relates to a lead frame for a semiconductor chip, and is particularly applicable to a semiconductor device using a vertical resin package, particularly a single-in-line package in which leads protrude from one direction of the package. related to effective techniques.
ＩＣやＬＳＩのパッケージングにおいて広く用いられて
いる樹脂パッケージの形式の一つにＳＩＬ （Ｓｉｎｇ
ｌｅ ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ以下ＳＩＬと略
す）がある。ＳＩＬパッケージはスペースが狭く、高さ
が自由な場所、たとえば自動車のコンソール等幅の狭い
所に使用される。これは第４図、第５図に示すように、
パッケージ１の片側にリード２を取り出したもので、縦
長の状態で配線の間隔のせまいプリント基板（実装する
ことにより高密度化が可能である。（工業調査会発行、
電子材料、１９８３年５月号１０９頁）
このようなＳＩＬ形式の樹脂パッケージ半導体装置を製
造するにあたっては、他の形式、ＤＩＬ（Ｄｕａｌ ｉ
ｎ Ｌｉｎｅ Ｐａｃｋａｇｅ ）やＦＰ（ＦｌａｔＰ
ａｃｋａｇｅ ）のような場合と同じように、半導体チ
ップ４を取付けるためのタブ３と複数のり−ド２及びフ
レーム（枠体）とを一体化した多連リードフレームが使
われる。上記タブ３はタブリード５によってフレームの
中心部に支持されており、ＤＩＬやＦＰ形式のリードフ
レームはリードを両側から取り出す対称形状であるため
、対称軸忙七つてタブを両持で支持することができ、そ
のような構造が一般的である。One of the resin package formats widely used in IC and LSI packaging is SIL (Sing
Le in Line Package (hereinafter abbreviated as SIL). SIL packages are used in places where space is limited and height is flexible, such as in narrow spaces such as car consoles. This is shown in Figures 4 and 5,
This is a printed circuit board with leads 2 taken out on one side of the package 1 in a vertically elongated state with narrow wiring spacing (higher density can be achieved by mounting. (Published by Industrial Research Institute,
(Electronic Materials, May 1983 issue, p. 109) In manufacturing such SIL type resin packaged semiconductor devices, other types, DIL (Dual i
n Line Package) and FP (FlatP
As in the case of ackage), a multi-lead frame is used in which a tab 3 for mounting a semiconductor chip 4, a plurality of leads 2, and a frame are integrated. The tab 3 is supported by the tab lead 5 at the center of the frame, and since DIL and FP type lead frames have a symmetrical shape in which the leads are taken out from both sides, the tab can be supported on both sides using the axis of symmetry. Yes, such a structure is common.
ＳＩＬの場合、リードフレームは、第６図に示すように
フレーム６の中心近傍に置いたタブ３をとり囲む複数の
り一ド２は一方側へ取り出されるように設けられ、しか
もリード間隔が狭いためタブを両持で支持することが難
しく、リード取り出し側の反対側から１本のタブリード
により支持する構造が多く採用されている。In the case of SIL, the lead frame is arranged so that the leads 2 surrounding the tab 3 placed near the center of the frame 6 can be taken out to one side as shown in FIG. 6, and the lead spacing is narrow. It is difficult to support the tab on both sides, and a structure in which the tab is supported by one tab lead from the opposite side to the lead extraction side is often adopted.
しかし、このようなＳＩＬ形式のリードフレームを用い
る場合に半導体装置の組立工程で下記の問題があること
が本発明者の検討によりあきらかとされた。However, studies by the present inventors have revealed that when such an SIL type lead frame is used, the following problems occur in the assembly process of a semiconductor device.
第１に片持であるためタブの安定性がわるく、ワイヤボ
ンディング等のリードフレーム加熱時にタブ３が浮いて
ボンディング歩留がよくないということ。First, since it is cantilevered, the stability of the tab is poor, and the tab 3 floats during heating of the lead frame in wire bonding, etc., resulting in a poor bonding yield.
第２にタブリード５は片持であり、そ−ルド形状が細長
いため、タブリードが短く形成されることにより、樹脂
モールド後に外部からタブリード５を通じての水が浸入
しやすく耐湿性が著しく悪（１゜
また第６図に示すリードフレーム６の他にタブを支える
他の方法として採用されるものを説明する。Secondly, since the tab lead 5 is cantilevered and has an elongated shape, the short tab lead makes it easy for water to enter from the outside through the tab lead 5 after resin molding, resulting in extremely poor moisture resistance (1°). In addition to the lead frame 6 shown in FIG. 6, other methods of supporting the tab will be described.
１つは、第６図のようなタブ吊りリードを設げずＫ、１
本のインナーリードでタブを支える方法である。この方
法では上記問題が解決されないばかりか、１本のリード
が接地電位となって回路的な制約ができるため、使用上
不利となる。One is K,1 without providing a tab suspension lead as shown in Figure 6.
This method uses the inner lead of the book to support the tab. This method not only does not solve the above problem, but also has a disadvantage in use because one lead becomes a ground potential, resulting in circuit restrictions.
他の方法は、タブの対向する２辺をインナーリード間に
設けた２本のタブ吊りリードで支えるものであるが、こ
の場合にも、上記問題点は解決されない。なぜなら、こ
のタブ吊りリードは、タブの２点を支えているものの、
その支持する方向はダムから曲って延びたインナーリー
ドと平行な方向であるため、結局は２点で支えている効
果はあまりなく、前記の如くワイヤーボンド時の熱処理
により、タブが浮いてしまう。Another method is to support the two opposing sides of the tab with two tab suspension leads provided between the inner leads, but this also does not solve the above problem. This is because, although this tab suspension lead supports two points on the tab,
Since the supporting direction is parallel to the inner lead bent and extending from the dam, the effect of supporting at two points is not so great, and as mentioned above, the tab floats due to the heat treatment during wire bonding.
本発明はこれらの問題を克服するべくなされたＯ〔発明
の目的〕
本発明の一つの目的はＳＩＬパッケージ半導体装置にお
いて、タブ安定性を確保できるＳＩＬ用リードフレーム
を提供することにある。The present invention has been made to overcome these problems. [Object of the Invention] One object of the present invention is to provide a lead frame for SIL that can ensure tab stability in a SIL package semiconductor device.
本発明の他の一つの目的は耐湿性のすぐれた縦形パッケ
ージ半導体装置の提供にある。Another object of the present invention is to provide a vertically packaged semiconductor device with excellent moisture resistance.
本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention are:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、半導体チップを取付けるタブと、タブを支持
するタブリードと、タブの周囲に配置した複数のリード
とがフレーム内に一体のリードフレームとして形成され
た樹脂モールド半導体装置用のリードフレームにおいて
、複数のリードはそのアウターリード（外端部分）がリ
ードフレームの連結方向（進行方向）にそって単一方向
に設けられるとともにタブはアウターリードの方向と平
行なタブリードにより両持で支持されているものであっ
て、これによってタブの安定性を確保できる。又、両持
のタブリードを採用することによりタブリードの一部を
変形して、浸水経路を長くし、耐湿性の向上を図ること
ができ前記目的を達成できる。That is, in a lead frame for a resin molded semiconductor device in which a tab for attaching a semiconductor chip, a tab lead for supporting the tab, and a plurality of leads arranged around the tab are formed as an integrated lead frame within the frame, The outer lead (outer end portion) of the lead is provided in a single direction along the connecting direction (progressing direction) of the lead frame, and the tab is supported on both sides by the tab lead parallel to the direction of the outer lead. This ensures the stability of the tab. Further, by employing a tab lead with both ends, a part of the tab lead can be deformed to lengthen the water ingress path and improve moisture resistance, thereby achieving the above object.
〔実施例１〕
第１図は本発明の一実施例を示すものであって、１６ピ
ン縦形パツケ一ジ半導体装置に使用されるＳＩＬ形式の
リードフレームの平面図である。このリードフレームは
複数個のものが横長方向に連結されて長連（又は短連）
のリードフレームを形成し、この状態で半導体チップ・
ボンディング・ワイヤポンディング及び樹脂モールドの
各工程を行うようになっている。[Embodiment 1] FIG. 1 shows one embodiment of the present invention, and is a plan view of an SIL type lead frame used in a 16-pin vertical package semiconductor device. This lead frame has multiple pieces connected in the horizontal direction to form a long (or short) lead frame.
A lead frame is formed, and a semiconductor chip/chip is formed in this state.
Each process of bonding, wire bonding, and resin molding is performed.
同図においては、第６図忙示されたリードフレームと共
通の構成部分に対しては同一の指示番号記号を与えであ
る。In this figure, components common to those of the lead frame shown in FIG. 6 are given the same designation numbers and symbols.
この実施例のリードフレームと第６図のそれと異なると
ころはタブ３が両持のタブリード５ａ＋５ｂによってダ
ムと称するフレーム枝部７に支持されていることである
。第２図はこのタブ３及びタブリード５ ａ ＃ ５
ｂの部分を拡大して示すものである。The lead frame of this embodiment differs from that of FIG. 6 in that the tab 3 is supported on a frame branch 7 called a dam by tab leads 5a+5b supported on both sides. Figure 2 shows this tab 3 and tab lead 5a #5
This is an enlarged view of part b.
同図に示すよう忙タブリードはリードの外端部（アウタ
ーリード２ａ）に千行く設けられている。As shown in the figure, the tab lead is provided at the outer end (outer lead 2a) of the lead.
本実施例の場合、水の浸入を防止し、耐湿性を向上させ
るため一方のタブリード５ａは途中から細い二股部にな
ってダム７に接続され、他方のタブリード５ｂは極めて
細く形成され、その一部に切り込み８を設けである。な
お、上記ダム７は樹脂のストッパとなる部分で、これよ
り内側に樹脂そ−ルド体１が形成されるものである。In the case of this embodiment, in order to prevent water intrusion and improve moisture resistance, one tab lead 5a is formed into a thin bifurcated part in the middle and connected to the dam 7, and the other tab lead 5b is formed extremely thin, and one of the tab leads 5a is formed to be extremely thin. A notch 8 is provided in the portion. The dam 7 serves as a stopper for the resin, and the resin solder body 1 is formed inside this dam 7.
同図に示す如く、タブリード５ａｅｓｂを形成すること
により、タブ３に熱が加えられても両持でタブ３が支持
されているため、タブの位置変動がない。すなわち、タ
ブリード５ａｌｓｂが熱応力を十分吸収する。さら忙、
タブリード５ａは二叉忙なり、水分の浸入距離を長くす
るとともに、この内部に樹脂が入りタブリード５ａを上
下からがっちり押えこみ水の浸入を防止する。As shown in the figure, by forming the tab lead 5aesb, even if heat is applied to the tab 3, the tab 3 is supported by both sides, so that the position of the tab does not change. That is, the tab lead 5alsb sufficiently absorbs thermal stress. Very busy,
The tab lead 5a has two prongs, which increases the distance for water to penetrate, and a resin enters inside the tab lead 5a to firmly press the tab lead 5a from above and below to prevent water from entering.
第３図はタブ及びタブリードの変形例を示す第２図の断
面図であって、タブ面がリード面よりも低位になるよう
にタブリードの一部を折シ曲げる「タブ下げ」を行りた
ものである。FIG. 3 is a sectional view of FIG. 2 showing a modification of the tab and tab lead, in which "tab lowering" is performed in which a part of the tab lead is bent so that the tab surface is lower than the lead surface. It is something.
第７図は本発明の変形例の一つであって、タブ３を釣る
タブリード５ａｍ５ｂを非対称に設けた場合の形状を示
すものである。FIG. 7 is a modification of the present invention, and shows a shape in which tab leads 5am 5b for hooking the tab 3 are provided asymmetrically.
第９図は、本発明の他汐黄施例を示すタブ３及びタブリ
ード５ａ、５ｂの拡大図である。FIG. 9 is an enlarged view of the tab 3 and tab leads 5a and 5b showing another embodiment of the present invention.
同図において特徴的なことは、タブ３にスリットｌＯａ
、１０ｂを設けたことくある。The characteristic feature in the same figure is that tab 3 has a slit lOa.
, 10b are often installed.
このスリット１０ａ、１０ｂは樹脂モールドした場合に
、タブ３の上下面の樹脂をくいつかせるために設けであ
る。これにより、タブリード５ａ＋５ｂが短いＳＩＬ形
のパッケージであっても、リークバスが長くできかつ、
タブ上下面の樹脂が強固に接着しているため、耐湿性に
すぐれている。These slits 10a and 10b are provided to allow the resin on the upper and lower surfaces of the tab 3 to stick together when resin molding is performed. As a result, even if the tab lead 5a+5b is a short SIL type package, the leak bus can be lengthened.
The resin on the top and bottom of the tab is tightly bonded, so it has excellent moisture resistance.
なお、破線は半導体ペレット４を示す。Note that the broken line indicates the semiconductor pellet 4.
第１０図、第１１図、第１２図、第１３図は本発明のリ
ードフレームを用いた半導体装置の実施例を示す。FIG. 10, FIG. 11, FIG. 12, and FIG. 13 show examples of semiconductor devices using the lead frame of the present invention.
第１０図は、リード２が全て直線的に延びている半導体
装置の斜視図である。１は樹脂モールド体である。５ａ
はタブ吊りリードの切断面を示す。FIG. 10 is a perspective view of a semiconductor device in which all leads 2 extend linearly. 1 is a resin mold body. 5a
shows the cut surface of the tab suspension lead.
第１１図は、リード２がたがいに途中から反対方向に曲
った半導体装置の側面図である、第１２図は直線的に延
びたリード２と途中から曲ったリードを有する半導体装
置の側面図である。第１３図は、リード２０曲り方向は
同一でその曲り方が異なるリードを有する半導体装置の
側面図である。FIG. 11 is a side view of a semiconductor device in which the leads 2 are bent in opposite directions from the middle. FIG. 12 is a side view of a semiconductor device in which the leads 2 extend linearly and the leads are bent in the middle. be. FIG. 13 is a side view of a semiconductor device having leads whose leads 20 are bent in the same direction but in different ways.
実施例１で述べた本発明によれば下記の効果がもたらさ
れる。According to the present invention described in Example 1, the following effects are brought about.
（１） タブ３が両持のタブリード５ ａ ＋ ５
ｂによりフレームに支持されていることにより、タブの
安定性が良く、ワイヤボンディング不良の生じることが
なく、したがって歩留が向上する。(1) Tab lead 5 a + 5 with tab 3 on both sides
Since the tab is supported by the frame by b, the stability of the tab is good and wire bonding defects do not occur, thus improving the yield.
（２） タブリードの一部を細くし、また、二股部を
形成することによって水の浸入経路を実質的に長くし耐
湿性を向上する。(2) By making a portion of the tab reed thinner and forming a bifurcated portion, the water infiltration path is substantially lengthened and moisture resistance is improved.
（３）タブリードの一部を折り曲げて「タブ下げ」を行
うことにより、半導体チップ上面と周辺のリード面を同
じ高さにし、半導体チップ角部へのワイヤの接触をなく
しかつ浸水経路を長くし、耐湿性が向上する。(3) By bending a part of the tab lead and "lowering the tab," the top surface of the semiconductor chip and the surrounding lead surface are made at the same height, eliminating contact of the wire with the corner of the semiconductor chip and lengthening the water ingress path. , moisture resistance is improved.
（４）チップボンディング、ワイヤボンディング、ある
いは樹脂モールドを行う際に横長方向に連結した複数の
リードフレームはその連結方向にそって進行、停止移動
させながら行うが、タブリードがアクタ−リードの方向
と平行に、すなわち上記進行方向にそりて設けられるこ
とＫより上記諸工程のための位置規制に有利である。す
なわち、前記したようなリードフレームに「タブ下げ」
加工がなされである場合、ヒータを自薦するリードフレ
ーム移動台上でタブリードの折り曲げられた部分が加熱
されてタブリードの方向にすなわち、アウターリードの
方向に延び、リードフレーム全体にも若干の延びが生じ
るが、これがリードフレームの進行方向と同じであるた
めにリードフレームの横幅方向の延びの影響は少なく、
延びによる位置決め誤差は生じにくい。これに対してＤ
ＩＬやＦＰ形式のリードフレームの場合は複数のリード
のアウターリード方向と直角方向にタブリードが設けら
れ、タブリードはリードフレームの横幅方向に延びるこ
とにな９、位置決めの際若干問題がある。(4) When performing chip bonding, wire bonding, or resin molding, multiple lead frames connected in a horizontal direction are advanced and stopped along the connection direction, and the tab lead is parallel to the direction of the actor lead. In other words, being curved in the direction of movement is advantageous in regulating the position for the various steps described above. In other words, "tab lower" on the lead frame as described above.
If the tab lead is not processed, the bent portion of the tab lead is heated on a lead frame moving table equipped with a heater and extends in the direction of the tab lead, that is, in the direction of the outer lead, and the entire lead frame also stretches slightly. However, since this is the same as the lead frame's advancing direction, the influence of the lead frame's widthwise extension is small;
Positioning errors due to elongation are less likely to occur. On the other hand, D
In the case of an IL or FP type lead frame, a tab lead is provided in a direction perpendicular to the outer lead direction of a plurality of leads, and the tab lead extends in the width direction of the lead frame9, which causes some problems in positioning.
〔実施例２〕
第８図は本発明の他の一実施例を示し、縦形パッケージ
半導体装置に使用されるＳＩＬ形式のリードフレームの
平面図である。[Embodiment 2] FIG. 8 shows another embodiment of the present invention, and is a plan view of an SIL type lead frame used in a vertical package semiconductor device.
同図において、特徴的なことは、複数のリードのアクタ
−リード方向がリードフレームの連結方向（進行方向）
Ｋ対して直角方向（横幅方向）に形成されたリードフレ
ームの平面図である。In the figure, the characteristic feature is that the actor-lead direction of multiple leads is the connecting direction (progressing direction) of the lead frame.
FIG. 3 is a plan view of a lead frame formed in a direction perpendicular to K (width direction).
この実施例においても、タブ３は両持のタブリード５ａ
ｅｓｂによって支持され、タブリードの方向はアウター
リード方向と一致する。In this embodiment as well, the tab 3 has a double-sided tab lead 5a.
It is supported by esb, and the direction of the tab lead matches the direction of the outer lead.
実施例２で述べた本発明によれば、前記実施例１の発明
の効果（１） 、 （２） 、 （３１と同様の効果が
得られる。According to the present invention described in Example 2, effects similar to effects (1), (2), and (31) of the invention of Example 1 can be obtained.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、タブ及びタブリードについては、耐湿性を向
上するために、一部に穴や溝を設けたり、形状を変更す
る等の変形例をもつことができる。For example, tabs and tab leads can be modified by providing holes or grooves in some parts or changing the shape in order to improve moisture resistance.
本発明は縦形パッケージ用のリードフレーム。 The present invention is a lead frame for vertical packages.
ＳＩＬ形式リードフレーム一般に適用できるものである
。また本発明はＳｉＬリードフレームを樹脂封止後、ア
ウターリードを折り曲げた形状のパッケージにも当然適
用できる。It can be applied to SIL format lead frames in general. Furthermore, the present invention can naturally be applied to a package in which the outer leads are bent after the SiL lead frame is sealed with resin.
第１図は本発明による一実施例を示すリードフレームの
平面図、
第２図は第１図における一部拡大図、
第３図は第２図におけるＡ−ｉ視断面図、第４図は縦形
パッケージ半導体装置の断面図、第５図は同じく斜面図
、
第６図はＳＩＬ形式のリードフレームの平面図、第７図
は本発明によるリードフレームの変形例を示す一部拡大
図、
第８図は本発明による他の一実施例を示すリードフレー
ムの平面図、
第９図は、本発明のリードフレームの他の変形例を示し
、タブ、タブリード部分の拡大図、第１０図は、本発明
のリードフレームを用いた半導体装置の斜視図、
第１１図は、本発明のリードフレームを用いた半導体装
置の側面図、
第１２図は、本発明のリードフレームを用いた半導体装
置の側面図、
第１３図は、本発明のリードフレームを用いた半導体装
置の側面図である。
１・・・樹脂モールド体、２・・・リード、３・・・タ
ブ、４・・・半導体チップ、５ｔ５ａｅ５ｂ・・・タブ
リード、６・・・フレーム、７・・・ダム、８・・・溝
。
第 ７ 図
第 ８ 図
天」FIG. 1 is a plan view of a lead frame showing an embodiment of the present invention, FIG. 2 is a partially enlarged view of FIG. 1, FIG. 3 is a cross-sectional view taken along line A-i in FIG. 2, and FIG. 5 is a sectional view of a vertical package semiconductor device; FIG. 5 is a perspective view; FIG. 6 is a plan view of an SIL type lead frame; FIG. 7 is a partially enlarged view showing a modification of the lead frame according to the present invention; 9 is a plan view of a lead frame showing another embodiment of the present invention; FIG. 9 is a plan view of another modification of the lead frame of the present invention; FIG. 10 is an enlarged view of the tab and tab lead portion; FIG. 11 is a perspective view of a semiconductor device using the lead frame of the invention; FIG. 11 is a side view of a semiconductor device using the lead frame of the invention; FIG. 12 is a side view of a semiconductor device using the lead frame of the invention. , FIG. 13 is a side view of a semiconductor device using the lead frame of the present invention. DESCRIPTION OF SYMBOLS 1... Resin mold body, 2... Lead, 3... Tab, 4... Semiconductor chip, 5t5ae5b... Tab lead, 6... Frame, 7... Dam, 8... Groove . Figure 7 Figure 8 Figure 8
Claims (1)
るタブリードと、タブの周囲に配置された複数のリード
とが枠体内に一体のリードフレームとして形成され、複
数のリードフレームが連結された状態で上記タブ上に半
導体チップが取付けられるとともに封止される半導体装
置であって、上記リードフレームにおける複数のリード
の外端部分は、リードフレームの連結方向にそって単一
方向に設けられるとともに、上記タブはリードの外端部
分の方向と平行に設けられた両持のタブリードにより支
持されていることを特徴とする半導体装置。 ２、上記タブはその周囲に配置された複数のリードを含
む平面より低い位置にあるようにタブリードが折り曲げ
られている特許請求の範囲第１項に記載の半導体装置。 ３、半導体チップが取付けられるタブと、タブを支持す
るタブリードと、タブの周囲に配置された複数のリード
とが枠体内に一体のリードフレームとして形成され、複
数のリードフレームが横長に連結された状態で上記タブ
上に半導体チップが取付けられるとともに、封止される
半導体装置であって、上記リードフレームにおける複数
のリードの外端部分はリードフレームの横長の連結方向
に対し直角に単一方向に設けられるとともに、タブはリ
ードの外端部分の方向と平行なタブリードにより両持で
支持されていることを特徴とする半導体装置。[Claims] 1. A tab to which a semiconductor chip is attached, a tab lead that supports the tab, and a plurality of leads arranged around the tab are formed as an integrated lead frame within a frame, and the plurality of lead frames A semiconductor device in which a semiconductor chip is mounted and sealed on the tab in a connected state, wherein the outer end portions of the plurality of leads in the lead frame are arranged in a single direction along the connection direction of the lead frame. 1. A semiconductor device characterized in that the tab is supported by tab leads provided on both sides in parallel with the direction of the outer end portion of the lead. 2. The semiconductor device according to claim 1, wherein the tab lead is bent such that the tab lead is located at a lower position than a plane including a plurality of leads arranged around the tab. 3. A tab to which a semiconductor chip is attached, a tab lead that supports the tab, and a plurality of leads arranged around the tab are formed as an integrated lead frame within a frame, and the plurality of lead frames are connected horizontally. A semiconductor device is provided in which a semiconductor chip is mounted on the tab and sealed in a state in which the outer end portions of the plurality of leads in the lead frame are arranged in a single direction perpendicular to the horizontal connection direction of the lead frame. A semiconductor device characterized in that the tab is supported on both sides by a tab lead parallel to the direction of the outer end portion of the lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005690A JPS61166054A (en) | 1985-01-18 | 1985-01-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005690A JPS61166054A (en) | 1985-01-18 | 1985-01-18 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166054A true JPS61166054A (en) | 1986-07-26 |
Family
ID=11618094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005690A Pending JPS61166054A (en) | 1985-01-18 | 1985-01-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166054A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870474A (en) * | 1986-12-12 | 1989-09-26 | Texas Instruments Incorporated | Lead frame |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735358A (en) * | 1980-08-13 | 1982-02-25 | Hitachi Ltd | Lead frame and semiconductor device using said frame |
-
1985
- 1985-01-18 JP JP60005690A patent/JPS61166054A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735358A (en) * | 1980-08-13 | 1982-02-25 | Hitachi Ltd | Lead frame and semiconductor device using said frame |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870474A (en) * | 1986-12-12 | 1989-09-26 | Texas Instruments Incorporated | Lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4496965A (en) | Stacked interdigitated lead frame assembly | |
| EP0503769B1 (en) | Lead frame and resin sealed semiconductor device using the same | |
| EP0090608B1 (en) | Semiconductor device with moulded package | |
| KR20000026955A (en) | Semiconductor package and manufacturing method thereof | |
| JPH05251613A (en) | Semiconductor package | |
| US4797787A (en) | Lead frame and electronic device | |
| JPS63148670A (en) | Lead frame material | |
| EP0114531B1 (en) | Package for a semiconductor chip with lead terminals | |
| JPH047848A (en) | Manufacture of resin sealing type semiconductor equipment and resin sealing die and lead frame used therein | |
| KR100214544B1 (en) | Ball grid array semiconductor package | |
| CN1180478C (en) | Planar plastic packaged module of integrated circuit | |
| JPS61166054A (en) | Semiconductor device | |
| JPH01137660A (en) | Semiconductor device | |
| JPS60103652A (en) | Semiconductor device and lead frame used therefor | |
| KR910000018B1 (en) | Semiconductor device using the lead-frame and method of manufacture there of | |
| JPS60107848A (en) | Semiconductor device and lead frame used for said device | |
| KR100227149B1 (en) | Semicomductor package | |
| JPH0456143A (en) | Semiconductor device and manufacture thereof | |
| JP2692656B2 (en) | Surface mount type semiconductor device | |
| KR200169976Y1 (en) | Semiconductor package | |
| KR960003855B1 (en) | Mold encapsulation semiconductor and lead frame | |
| KR940001148B1 (en) | Semiconductor package | |
| KR930020648A (en) | Semiconductor lead frame | |
| KR950005966B1 (en) | Plastic mold type semiconductor device | |
| JPS61245556A (en) | Lead frame |