JPS61165134A - シングルチツプマイクロコンピユ−タの命令デコ−ダ回路 - Google Patents
シングルチツプマイクロコンピユ−タの命令デコ−ダ回路Info
- Publication number
- JPS61165134A JPS61165134A JP60006459A JP645985A JPS61165134A JP S61165134 A JPS61165134 A JP S61165134A JP 60006459 A JP60006459 A JP 60006459A JP 645985 A JP645985 A JP 645985A JP S61165134 A JPS61165134 A JP S61165134A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction decoder
- decoder
- chip microcomputer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は内蔵ROM(命令メモリ)を有するシングルチ
ップマイクロコンピュータに関するものである。
ップマイクロコンピュータに関するものである。
従来の技術
従来のシングルチップマイクロコンピュータは、独自の
固定命令群を命令デコーダで解読してコンピュータ動作
を実行していた。その動作は第2図2ページ に示すように、まず内蔵メモリ1から読出した命令コー
ドをいったん命令コードラッチ2にラッチし、適当なタ
イミングで命令デコーダ3に送りこみ、命令コードに対
応したコントロール信号群4を発生させるものである。
固定命令群を命令デコーダで解読してコンピュータ動作
を実行していた。その動作は第2図2ページ に示すように、まず内蔵メモリ1から読出した命令コー
ドをいったん命令コードラッチ2にラッチし、適当なタ
イミングで命令デコーダ3に送りこみ、命令コードに対
応したコントロール信号群4を発生させるものである。
発明が解決しようとする問題点
このような従来の命令デコーダは、論理ゲート、PLA
(プログラマブルロジックアレー)などで構成され、固
定命令に合わせて固定的な命令解読動作のみを行なって
いたので、ユーザーが複合命令や高機能命令を自由に作
れる余地はなく、多様化する応用には応えられないきら
いがあった。本発明はかかる点に鑑みて、なされたもの
で簡易な構成でユーザーが自由に命令を作れるシングル
チップマイクロコンピュータの命令デコーダ回路を提供
することを目的としている。
(プログラマブルロジックアレー)などで構成され、固
定命令に合わせて固定的な命令解読動作のみを行なって
いたので、ユーザーが複合命令や高機能命令を自由に作
れる余地はなく、多様化する応用には応えられないきら
いがあった。本発明はかかる点に鑑みて、なされたもの
で簡易な構成でユーザーが自由に命令を作れるシングル
チップマイクロコンピュータの命令デコーダ回路を提供
することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、従来の固定の命令
デコーダの一部をランダムアクセスメモリに置きかえ、
ソフトウェア的にプログラム可能3ベ−ノ な命令デコーダにしてよシ柔軟性を持たせたものT、B
°=。
デコーダの一部をランダムアクセスメモリに置きかえ、
ソフトウェア的にプログラム可能3ベ−ノ な命令デコーダにしてよシ柔軟性を持たせたものT、B
°=。
本発明は上記した構成により、特殊な複合命令や高機能
命令を解読するしくみをソフトウェア的にプログラム可
能なランダムアクセスメモリ構成の命令デコーダに埋め
込むことができ、固定命令と同様に扱えるので、多様化
する命令体系を構築できる。ランダムアクセスメモリ構
成の命令デコーダに書込むためには、シングルチップマ
イクロコンピュータが本来備えているデータ用のランダ
ムアクセスメモリと同一アドレス空間上のアドレスを力
えておけば、命令により書込み可能である。
命令を解読するしくみをソフトウェア的にプログラム可
能なランダムアクセスメモリ構成の命令デコーダに埋め
込むことができ、固定命令と同様に扱えるので、多様化
する命令体系を構築できる。ランダムアクセスメモリ構
成の命令デコーダに書込むためには、シングルチップマ
イクロコンピュータが本来備えているデータ用のランダ
ムアクセスメモリと同一アドレス空間上のアドレスを力
えておけば、命令により書込み可能である。
つまシッフトウエア的にプログラム可能である。
実施例
第1図は本発明のシングルチップマイクロコンピュータ
のデコーダ回路の一実施例を示すブロック図である。第
1図において、5は内蔵命令メモリ、6は命令コードラ
ッチ、7はエントリーアドレス回路、8は命令デコーダ
I、9は命令デコーダ■、10はコントロール信号群で
ある。内蔵命令メモリ5により読出された命令コードは
命令コードラッチ6にラッチされ、適当なタイミングで
エントリーアドレス回路7に送られる。この回路は命令
コードに応じたコントロール信号を発生する命令デコー
ダ上のアドレスを決める。つまり命令コード毎に命令デ
コーダ上のアドレスが決1りこのアドレスにより指定さ
れた命令デコーダからデータつまシ命令に応じた動作を
させるだめのコントロール信号が出てゆくわけである。
のデコーダ回路の一実施例を示すブロック図である。第
1図において、5は内蔵命令メモリ、6は命令コードラ
ッチ、7はエントリーアドレス回路、8は命令デコーダ
I、9は命令デコーダ■、10はコントロール信号群で
ある。内蔵命令メモリ5により読出された命令コードは
命令コードラッチ6にラッチされ、適当なタイミングで
エントリーアドレス回路7に送られる。この回路は命令
コードに応じたコントロール信号を発生する命令デコー
ダ上のアドレスを決める。つまり命令コード毎に命令デ
コーダ上のアドレスが決1りこのアドレスにより指定さ
れた命令デコーダからデータつまシ命令に応じた動作を
させるだめのコントロール信号が出てゆくわけである。
命令デコーダは、リードオンリメモリで構成される固定
の命令デコーダ■8と、ランダムアクセスメモリで構成
されソフトウェア的にプログラム可能な命令デコーダ■
9とから成る。従って命令デコーダ■9をシングルチッ
プマイクロコンピュータのプログラム作成時に最初のプ
ログラムステップで書込みすればセミカスタムの命令体
系をユーザーが作シ出すことが可能であり、応用の多様
化が促進される。
の命令デコーダ■8と、ランダムアクセスメモリで構成
されソフトウェア的にプログラム可能な命令デコーダ■
9とから成る。従って命令デコーダ■9をシングルチッ
プマイクロコンピュータのプログラム作成時に最初のプ
ログラムステップで書込みすればセミカスタムの命令体
系をユーザーが作シ出すことが可能であり、応用の多様
化が促進される。
発明の効果
5ページ
以上述べてきたように、本発明によれば命令デコーダの
一部をソフトウェア的にプログラム可能にすることによ
り、ユーザーが任意の命令を追加することができ、シン
グルチップマイクロコンピュータの応用分野の拡大に寄
与するという効果を得ることができる。
一部をソフトウェア的にプログラム可能にすることによ
り、ユーザーが任意の命令を追加することができ、シン
グルチップマイクロコンピュータの応用分野の拡大に寄
与するという効果を得ることができる。
5・τ・・・・内蔵命令メモリ、6・・・・・・命令コ
ードラッチ、7・・・・・・エントリーアドレス回路、
8・・・・・・命令デコーダ■、9・・・・・・命令デ
コーダ■、1o・・・・・・コントロール信号群。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 ]レトロ一ルイ言苦群
ードラッチ、7・・・・・・エントリーアドレス回路、
8・・・・・・命令デコーダ■、9・・・・・・命令デ
コーダ■、1o・・・・・・コントロール信号群。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 ]レトロ一ルイ言苦群
Claims (1)
- シングルチップマイクロコンピュータの命令コードをデ
コードする命令デコーダの中に、固定命令の命令デコー
ダ I とランダムアクセスメモリ構成により任意の命令
をデコードできる命令デコーダIIとを備えたことを特徴
とするシングルチップマイクロコンピュータの命令デコ
ーダ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60006459A JPS61165134A (ja) | 1985-01-17 | 1985-01-17 | シングルチツプマイクロコンピユ−タの命令デコ−ダ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60006459A JPS61165134A (ja) | 1985-01-17 | 1985-01-17 | シングルチツプマイクロコンピユ−タの命令デコ−ダ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61165134A true JPS61165134A (ja) | 1986-07-25 |
Family
ID=11639021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60006459A Pending JPS61165134A (ja) | 1985-01-17 | 1985-01-17 | シングルチツプマイクロコンピユ−タの命令デコ−ダ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61165134A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63111534A (ja) * | 1986-10-29 | 1988-05-16 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2007004475A (ja) * | 2005-06-23 | 2007-01-11 | Fujitsu Ltd | プロセッサ及びプログラム実行方法 |
-
1985
- 1985-01-17 JP JP60006459A patent/JPS61165134A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63111534A (ja) * | 1986-10-29 | 1988-05-16 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2007004475A (ja) * | 2005-06-23 | 2007-01-11 | Fujitsu Ltd | プロセッサ及びプログラム実行方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0232659B2 (ja) | ||
JPH03171231A (ja) | マイクロコンピュータシステム | |
EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
JPS61165134A (ja) | シングルチツプマイクロコンピユ−タの命令デコ−ダ回路 | |
JPS583040A (ja) | 情報処理装置 | |
JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
JP2754786B2 (ja) | 情報処理装置 | |
JP2915680B2 (ja) | Riscプロセッサ | |
JP2684664B2 (ja) | 情報処理装置 | |
JPS60129837A (ja) | 信号処理演算プロセツサ | |
JPH0259495B2 (ja) | ||
KR19990024475A (ko) | 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법 | |
JPS59134804U (ja) | シ−ケンス制御装置におけるシ−ケンス演算回路 | |
JPH0131218B2 (ja) | ||
JPS59134803U (ja) | シ−ケンス制御装置 | |
JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
JPS6198446A (ja) | 制御レジスタ | |
JPH0319570B2 (ja) | ||
JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
JPS59214960A (ja) | マイクロプロセツサバス制御回路 | |
JPH01248258A (ja) | 入出力ポート多重化方式 | |
JPS6191724A (ja) | マイクロプログラム制御装置 | |
JPS5815203U (ja) | プログラマブル・コントロ−ラ | |
JPS63265332A (ja) | プログラムジヤンプ方式 | |
JPS63128435A (ja) | マイクロプロセツサシステム |